CN110768778B - 一种单线通信电路、通信方法及通信系统 - Google Patents
一种单线通信电路、通信方法及通信系统 Download PDFInfo
- Publication number
- CN110768778B CN110768778B CN201911063257.0A CN201911063257A CN110768778B CN 110768778 B CN110768778 B CN 110768778B CN 201911063257 A CN201911063257 A CN 201911063257A CN 110768778 B CN110768778 B CN 110768778B
- Authority
- CN
- China
- Prior art keywords
- wire communication
- communication signal
- signal
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 366
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004458 analytical method Methods 0.000 claims abstract description 94
- 230000010355 oscillation Effects 0.000 claims abstract description 86
- 238000007405 data analysis Methods 0.000 claims abstract description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 3
- 230000005540 biological transmission Effects 0.000 claims description 65
- 238000012545 processing Methods 0.000 claims description 23
- 238000001914 filtration Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种单线通信电路,包括解析时钟产生单元和数据解析单元,解析时钟产生单元输出单线通信信号解析时钟至数据解析单元,解析时钟产生单元包括第一延时模块,用于接收外部的电线通信信号,对输入的单线通信信号进行第一延时,输出第一延时信号;控制信号产生模块,用于对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;时钟产生模块,用于接收所述震荡源控制信号,在所述震荡源控制信号的控制作用下,输出的信号作为单线通信信号解析时钟。该单线通信电路能够在保证通信速率和质量的基础上,简化了电路结构,降低成本。还公开了一种单线通信方法和单线通信系统。
Description
技术领域
本发明属于通信领域,具体涉及一种单线通信电路、通信方法及通信系统。
背景技术
随着科技的不断发展,通信成为不同设备或模块之间不可缺少的功能。目前存在的主要通信方式为有线通信和无线通信。实际上,无线通信物理层可以演化为单线通信,最终也会通过无线发射和接收模块将信号转换为有线通信。传统的有线通信方式主要有串行通信和并行通信。串行通信存在串行异步通信和串行同步通信两种通信方式,其中串行异步通信的收发端需要有一根传输线和一根地线连接。
单线通信作为串行异步通信的一种,其协议被定义在主设备与从设备之间,二者共享单线连接以便采用同时双向方式(全双工)向彼此传送数据。大多数情况下,发送数据设备(主设备或从设备)向接收数据设备(从设备或主设备)传输数据的方向中,发送数据设备根据要传送的信号(逻辑电平0或者逻辑电平1)来调制周期信号的负载周期,接收数据设备通过测量负载周期还原出发送设备发送的数据。
以图1为例,为了满足信号测量的稳定性,接收数据设备的电路内部需要一个频率相较单线信号频率高至少8倍以上的时钟信号和2个寄存器,其中,时钟信号用于同步单线信号,确保时序稳定性,2个寄存器用于测量信号的负载周期。
单线协议通信通常用在对于电路面积和功耗有要求的电路内,设计者通常希望能够以较小的面积和电路功耗实现更高的通信速率。单线信号解析电路作为单线协议系统组成的一部分,提升信号的解析速率通常意味着解析电路面积的增加和功耗的提高。因此,需要一种新的电路结构来解决这个问题。
申请公布号为CN108494433A的发明专利申请公开了一种单线通信方法及其电路实现,具体单线通信单路包括信号处理电路,该信号处理电路用于接收和处理外部脉冲信号CLK1,输出对应数据位DATA,并产生逐数据位的同步信号CLK2作为后续电路的同步触发信号,其中每个数据位DATA的确定都需要至少1个脉冲数量的CLK1信号,每个同步信号CLK2都由脉冲信号CLK1中的第一个脉冲产生,从输入脉冲信号CLK1到产生同步信号CLK2的时间应大于输入脉冲CLK1中脉冲出现到脉冲结束的总时间;同步信号CLK2应出现在第二组脉冲信号之前。该单线通信单路占用面积以及电路功耗仅能满足一些通信设备的需求。
发明内容
本发明的第一目的是提供一种单线通信电路,该单线通信电路能够在保证通信速率和质量的基础上,简化了电路结构,降低成本。
本发明的第二目的是提供一种单线通信方法,该单线通信方法提升了解析传输数据的准确性。
本发明的第三目的是提供一种单线通信系统,其包括所述单线通信电路,利用所述单线通信单路进行单线通信信号中的数据解析,该单线通信系统在简化电路结果和降低成本的基础上,保证了通信速率和质量。
为实现上述第一目的,本发明提供的一种单线通信电路,解析时钟产生单元和数据解析单元,所述解析时钟产生单元输出单线通信信号解析时钟至所述数据解析单元,所述数据解析单元依据所述单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出,所述解析时钟产生单元包括第一延时模块,控制信号产生模块以及时钟产生模块;
所述第一延时模块用于接收外部的单线通信信号,对输入的单线通信信号进行第一延时,输出第一延时信号;
所述控制信号产生模块用于对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
所述时钟产生模块用于接收所述震荡源控制信号,在所述震荡源控制信号的控制作用下,输出的信号作为单线通信信号解析时钟。
优选的方案为所述单线通信电路还包括滤波处理单元,所述滤波处理单元用于接收外部的单线通信信号,对输入的单线通信信号进行滤波,滤波后的单线通信信号输出至所述数据解析单元或所述解析时钟产生单元。
另一个优选的方案为所述滤波处理单元包括第二延时模块和第二逻辑运算模块;
所述第二延时模块用于接收外部的单线通信信号,对所述单线通信信号进行第二延时,输出第二延时信号;
所述第二逻辑运算模块用于对接收的所述单线通信信号和所述第二延时信号进行第二逻辑运算实现对所述单线通信信号的滤波,滤波后的单线通信信号输入至所述数据解析单元或所述解析时钟产生单元;
所述第二逻辑运算与所述第一逻辑运算不同。
优选的方案为所述时钟产生模块包括具有控制端口的模拟震荡源,所述模拟震荡源自发生成震荡脉冲信号,所述震荡脉冲信号在所述震荡源控制信号的控制作用下,形成单线通信信号解析时钟并输出。
优选的方案为所述时钟产生模块包括具有控制端口的数字分频电路,输入的原始震荡脉冲信号在所述震荡源控制信号的控制作用下,经过所述数字分频电路形成单线通信信号解析时钟并输出。
具体的方案为所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
优选的方案为所述数据解析单元包括数据寄存器,所述数据寄存器的输入为所述单线通信信号解析时钟和单线通信信号,所述数据寄存器依据所述单线通信信号解析时钟和单线通信信号寄存单线通信信号中的传输数据并输出。
为了实现上述第二目的,本发明提供了一种单线通信方法,包括解析时钟生成步骤和数据解析步骤,所述数据解析步骤依据所述解析时钟生成步骤生成的单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出,所述解析时钟生成步骤包括:
对输入的单线通信信号进行第一延时处理,生成第一延时信号;
对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
利用震荡源控制信号对模拟震荡脉冲信号进行控制,生成的信号作为单线通信信号解析时钟。
另外一个优选的方案为所述单线通信方法还包括:
滤波处理步骤,对输入的单线通信信号进行滤波,滤波后的单线通信信号提供给数据解析步骤进行数据解析。
当输入的单线通信信号存在噪声时,为了避免噪声影响寄存数据的准确性,所述单线通信方法中还增加了滤波处理步骤,通过对单线通信信号的滤波处理,去除会影响寄存数据结果的噪声,以提升寄存数据的准确性。
具体的方案为所述滤波处理步骤包括:
对输入的单线通信信号进行第二延时处理,生成第二延时信号;
对输入的单线通信信号和所述第二延时信号进行不同于所述第一逻辑运算的第二逻辑运算以实现对所述单线通信信号的滤波,滤波后的单线通信信号提供给数据解析步骤进行数据解析。
本发明选择通过对第二延时信号的和单线通信信号通过逻辑运算的方式,滤除掉单线通信信号中的噪声,在这里,由于进行第二逻辑运算的目的是滤除掉单线通信信号中的噪声,第一逻辑运算的目的是产生一个新脉冲信号作为震荡源的控制信号,因此,第一逻辑运算不同于第二逻辑运算。
优选的方案为所述模拟震荡脉冲信号由具有控制端口的模拟震荡源生成。
优选的方案为所述模拟震荡脉冲信号由具有控制端口的数字分频电路生成。
优选的方案为所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
为了实现上述第三目的,本发明提供了一种单线通信系统,包括数据发送端与数据接收端,所述数据发送端发送单线通信信号,所述单线通信信号传输至所述数据接收端后,所述数据接收端通过上述单线通信电路从所述单线通信信号中解析传输数据并输出。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动前提下,还可以根据这些附图获得其他附图。
图1是数据接收设备中的常见的数据解析电路的结构示意图;
图2是本发明单线通信电路实施例1的结构示意图;
图3是本发明单线通信单路实施例2的结构示意图;
图4是本发明单线通信单路实施例3的结构示意图;
图5是本发明单线通信电路实施例3的波形示意图;
图6是本发明单线通信方法实施例1的流程示意图;
图7是本发明单线通信方法实施例2的流程示意图;
图8是本发明单线通信方法实施例3的流程示意图;
图9是本发明单线通信系统实施例的结构示意图;
图10是本发明数字二分频电路实施例的结构式意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例对本发明进行进一步的详细说明。应当理解,此处所描述的具体实施方式仅仅用以解释本发明,并不限定本发明的保护范围。
单线通信电路实施例
如图2所示,实施例提供的单线通信电路包括解析时钟产生单元201和数据解析单元202,其中,解析时钟产生单元201根据外部的单线通信信号对模拟震荡脉冲信号进行控制生成单线通信信号解析时钟,并输出单线通信信号解析时钟至数据解析单元202,数据解析单元202依据单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出。
实施例中,外部的单线通信信号中发送第1bit有效数据的电平与单线通信信号空闲状态的电平相位相反。
具体地,解析时钟产生单元201包括第一延时模块2011,控制信号产生模块2012以及时钟产生模块2013。其中,第一延时模块2011用于接收外部的电线通信信号,对输入的单线通信信号进行第一延时,输出第一延时信号;控制信号产生模块2012用于对输入的单线通信信号和第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;时钟产生模块2013用于接收震荡源控制信号,在震荡源控制信号的控制作用下,输出的信号作为单线通信信号解析时钟。该单线通信信号解析时钟可以作为数据解析单元的同步时钟和/或后续其他电路的同步时钟。
第一延时模块2011主要用于对外部的单线脉冲信号做一个延时,产生一个延时信号,因此,第一延时模块2011可以采用由偶数个反相器串联形成的第一延时电路,举例第一延时模块2011可以为由4个CMOS反相器组成的第一延时电路,该延时电路的延时时间由每个反相器的延迟和信号线传输延迟决定。该延时电路占用的电路面积小,功耗小,成本低。
控制信号产生模块2012主要是依据输入的第一延时信号和外部输入的单线通信信号产生一个脉冲信号,为了节省计算消耗,控制信号产生模块2012主要是通过第一逻辑运算对第一延时信号和单线通信信号进行计算,产生了一个复位或者置位电平脉冲,以生成震荡源控制信号。实施例中,复位或者置位产生的过程是外部单线信号产生下降沿开始,经过第一延时模块和控制信号产生模块的逻辑后,产生了一个复位或者置位电平脉冲,持续t3时间的高电平或者低电平,给到震荡源,使震荡源处于复位或者置位状态。
时钟产生模块2013主要是利用震荡源控制信号控制作用生成新信号为单线通信信号解析时钟。震荡源控制信号会起到复位作用或置位作用,利用高电平或者低电平触发复位或者置位动作,当震荡源控制信号起复位作用时,控制输出低电平,当震荡源控制信号起置位作用时,控制输出高电平,以控制生成的单线通信信号解析时钟的状态。
时钟产生模块2013可以包括具有控制端口的模拟震荡源。该模拟震荡源能够自发生成模拟震荡脉冲信号,由于该模拟震荡源还具有控制端口,该模拟震荡源产生的模拟震荡脉冲信号在控制信号产生模块2012输出的震荡源控制信号的控制作用下,每个数据传输周期进行重新复位或置位,形成信号作为单线通信信号解析时钟并输出。模拟震荡源的种类不受限制,只要能够自发产生模拟震荡脉冲信号且具有控制端口即可以。举例说明,模拟震荡源可以为OSC IP。
时钟产生模块2013还可以包括具有控制端口的数字分频电路。由于该数字分频电路还具有控制端口,该数字分频电路的输入端输入的原始时钟在控制信号产生模块2012输出的震荡源控制信号的控制作用下,每个数据传输周期进行重新复位或置位,形成信号作为单线通信信号解析时钟并输出。数字分频电路的具体电路结构不受限制,只要具有控制端口即可以。举例说明,例如图10所示的数字二分频电路,CLKIn为输入原始时钟,Reset为异步低电平复位信号,也就是控制信号产生模块2012输出的震荡源控制信号,CLKOut为CLKIn的二分频时钟,也即是单线通信信号解析时钟。在Reset为复位电平状态(低电平)下,CLKOut输出电平为复位态电平;在Reset为非复位电平状态(高电平)下,CLKOut的输出电平随CLKIn的上升沿跳变。
模拟震荡源和数字分频电路的控制端口是一个能够接收震荡源控制信号的通信端口,根据该震荡源控制信号的高电平或者低电平实现对震荡脉冲信号的复位或置位。
单线通信电路通过一个延时模块和一个逻辑运算模块巧妙地从外部的单线通信信号中获得震荡源控制信号,再利用震荡源控制信号控制模拟震荡脉冲信号生成单线通信信号解析时钟,这样巧妙地将外部的单线通信信号和本地的解析时钟建立了联系,数据解析单元202基于该单线通信信号解析时钟在进行传输数据寄存时,可以省略计数器,通过周期复位的单线通信信号解析时钟中的有效沿即可以从单线通信信号中采集传输数据0或1。在保证通信速率和质量的基础上,简化了电路结构,降低成本。
当单线通信信号存在噪声时,为了避免噪声影响解析数据的准确性,如图3所示,单线通信电路中还增加了滤波处理单元301,通过对单线通信信号的滤波处理,去除会影响寄存数据结果的噪声,以提升解析数据的准确性。
具体地,滤波处理单元301包括第二延时模块3011和第二逻辑运算模块3012;第二延时模块3011用于接收外部的单线通信信号,对单线通信信号进行第二延时,输出第二延时信号;第二逻辑运算模块3012用于对接收的单线通信信号和第二延时信号进行第二逻辑运算实现对单线通信信号的滤波,滤波后的单线通信信号输入至数据解析单元202或解析时钟产生模块201。
一般情况下,第一延时模块2011和第二延时模块3011的延时时间不相等。第二延时模块3011的结构可以与第一延时模块2011相同,为了降低第二延时模块的电路面积和功耗以降低成本,第二延时模块3011可以选择为由偶数个反相器串联形成的第二延时电路,该延时电路的延时时间由每个反相器的延迟和信号线传输延迟决定,第二延时电路中的反相器的个数大于第一延时电路中的反相器的个数,举例第二延时模块3011可以为6个CMOS反相器组成的第二延时电路。
为了简化电路结构和降低成本,选择通过对第二延时信号的和单线通信信号通过逻辑运算的方式,滤除掉单线通信信号中的噪声,在这里,由于进行第二逻辑运算的目的是滤除掉单线通信信号中的噪声,第一逻辑运算的目的是产生一个新脉冲信号作为震荡源的控制信号,因此,第一逻辑运算不同于第二逻辑运算。
如图3所示,当滤波后的单线通信信号输入至数据解析单元202时,单线通信信号解析时钟信号来自于原始单线通信信号,即解析时钟产生单元的输入数据为原始单线通信信号,根据原始单线通信信号控制单线通信信号解析时钟的产生,单元数据解析单元202依据该单线通信信号解析时钟从滤波后的单线通信信号中解析传输数据。
如图4所示,当滤波后的单线通信信号输入至解析时钟产生模块201时,即先对输入的单线通信信号进行滤波,以去除噪声获得滤波后的单线通信信号,此时,解析时钟产生模块201依据输入的滤波后的单线通信信号产生单线通信信号解析时钟,数据解析单元202依据基于滤波后的单线通信信号生成的单线传输信号解析时钟从滤波后的单线通信信号中解析传输数据。
如图4所示,数据解析单元202还包括数据寄存器2021。其中,数据寄存器2021的输入为单线通信信号解析时钟和单线通信信号,数据寄存器2021依据单线通信信号解析时钟每个周期内的有效沿,从单线通信信号中寄存传输数据,当一个数据传输完成后,数据寄存器2021并行输出寄存的传输数据。
实施例还提供了一种与单线通信电路配套使用的单线通信格式,即单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
当单线通信电路中限定单线通信信号周期为t1+t2,单线通信信号解析时钟的时钟周期为t5+t6,当第一延时时间为t3时,为了保证寄存传输数据的准确性,限定单线通信信号周期与时钟周期要满足(t1+t2)<(t3+2×t5+t6),这样在确保发送数据时,1bit数据只对应到内部的一个有效周期,即在1bit数据的传输周期内,只会有一个有效的时钟沿,可以简化逻辑设计,且能保证传输数据采集的准确性。
图5示出了图3所示的单线通信电路的波形示意图。外部的单线通信信号的默认电平为高电平,t1+t2为外部单线通信信号的传输周期,第一延时时间为t3,第二延时时间为t4,t4>t3,t5+t6为单线通信信号解析时钟的时钟周期,且(t1+t2)<(t3+2×t5+t6)。
单线通信信号与第一延时信号进行逻辑运算,获得的震荡源控制信号,震荡源控制信号每个周期内的上升沿为一个复位沿,模拟震荡脉冲在该复位沿对应的时间开始复位,开始一个新脉冲周期,形成如图5所示的单线通信信号解析时钟。
第二延时信号和单线通信信号进行组合逻辑运算以实现对单线通信信号的滤波,形成如图5所示的滤波后的单线通信信号。
数据解析单元202解析的单线通信信号为原始单线通信信号时,限定t1>(t3+t5)和t2<(t3+t5)。t1>(t3+t5)保证单线通信信号解析时钟中每个时钟周期内的有效沿(图5中对应上升沿)对应的时间在数据0的低电平的持续时间内,也就是确保每个时钟周期内的有效沿可以采到单线通信信号的低电平,这样实现了对单线通信信号中包含的数据0的解析寄存。t2<(t3+t5)保证单线通信信号解析时钟中每个时钟周期内的有效沿(图5中对应上升沿)对应的时间在数据1的高电平的持续时间内,也就是确保每个时钟周期内的有效沿可以采到单线通信信号的高电平,这样实现了对单线通信信号中包含的数据1的解析寄存。
数据解析单元202解析的单线通信信号为滤波后的单线通信信号时,限定t1>(t3+t5)和t4<(t3+t5),t2<(t3+t5)。t1>(t3+t5)且t4<(t3+t5)可以确保每个时钟周期内的有效沿可以采到单线通信信号的低电平,这样实现了对单线通信信号中包含的数据0的解析寄存。t2<(t3+t5)可以确保每个时钟周期内的有效沿可以采到单线通信信号的高电平,这样实现了对单线通信信号中包含的数据1的解析寄存。
分析图5可知,在a点前,外部的单线通信信号线空闲;在a点时刻,单线通信信号线开始承载有效数据,且此时内部模拟震荡源复位,输出时钟电平默认值0。
在b时刻,模拟震荡源的复位端释放,模拟震荡源开始正常工作,等待t5时间。
在c时刻,单线通信信号解析时钟产生第一个上升沿,数据寄存器在时钟上升沿时刻,将滤波后的单线通信信号寄存(此刻为0),输出DATAOUT变为0。
在d时刻,第1bit数据发送完成,并开始传输第2bit的数据。
e时刻如同c时刻,f时刻如同d时刻。
在g时刻,第3bit数据发送完成,且不在发送数据,单线通信信号一直保持为默认电平。
单线通信方法实施例
实施例提供的单线通信方法,包括解析时钟生成步骤和数据解析步骤,其中,解析时钟生成步骤依据外部的单线通信信号生成单线通信信号的解析时钟,数据解析步骤依据解析时钟生成步骤生成的单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出。具体地,如图6所示,单线通信方法包括以下步骤:
S601,对输入的单线通信信号进行第一延时处理,生成第一延时信号;
S602,对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
S603,利用震荡源控制信号对模拟震荡脉冲信号进行控制,生成的信号作为单线通信信号解析时钟;
S604,依据单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出。
该单线通信方法基于外部的单线通信信号,通过简单的逻辑运算,生成了内部的单线通信信号解析时钟,利用该单线通信信号解析时钟解析单线通信信号中承载的传输数据,提升了解析传输数据的准确性。
为了避免噪声影响解析数据的准确性,另外实施例提供的单线通信方法,除了包括解析时钟生成步骤和数据解析步骤外,还包括滤波处理步骤,对输入的单线通信信号进行滤波,滤波后的单线通信信号提供给数据解析步骤进行数据解析。具体地,如图7所示,单线通信方法包括以下步骤:
S701,对输入的单线通信信号进行第一延时处理,生成第一延时信号;
S702,对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
S703,利用震荡源控制信号对模拟震荡脉冲信号进行控制,生成的信号作为单线通信信号解析时钟;
S704,对输入的单线通信信号进行滤波获得滤波后的单线通信信号;
S705,依据单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出。
该单线通信方法基于外部的单线通信信号,通过简单的逻辑运算,生成了内部的单线通信信号解析时钟,利用该单线通信信号解析时钟解析单线通信信号中承载的传输数据,提升了解析传输数据的准确性,此外,在对单线通信信号进行解析之前滤除了噪声信号的干扰,进一步提升了解释传输数据的准确性。
另外一个实施例中通过延时信号和原始单线通信信号的逻辑运算来滤除原始单线通信信号中的噪声,具体地,如图8所示,单线通信方法包括以下步骤:
S801,对输入的单线通信信号进行第一延时处理,生成第一延时信号;
S802,对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
S803,利用震荡源控制信号对模拟震荡脉冲信号进行控制,生成的信号作为单线通信信号解析时钟;
S804,对输入的单线通信信号进行第二延时处理,生成第二延时信号;
S805,对输入的单线通信信号和第二延时信号进行不同于第一逻辑运算的第二逻辑运算以实现对单线通信信号的滤波,获得滤波后的单线通信信号;
S806,依据单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出。
该单线通信方法在提升解析传输数据的准确性的同时,还降低了计算开销,节省成本。
上述单线通信方法中,第一逻辑运算的目的是产生一个新脉冲信号作为震荡源的复位信号,第二逻辑运算的目的是滤除掉单线通信信号中的噪声,因此,第一逻辑运算不同于第二逻辑运算。
上述单线通信方法中,模拟震荡脉冲信号可以由具有控制端口的模拟震荡源生成。或者模拟震荡脉冲信号还可以由具有控制端口的数字分频电路生成。
由于该模拟震荡源或数字分频电路具有控制端口,该模拟震荡源产生的模拟震荡脉冲信号或输入的模拟震荡脉冲信号在震荡源控制信号的控制作用下,每个周期内进行重新复位或置位,形成的信号作为单线通信信号解析时钟并输出。模拟震荡源的种类和数字分频电路的具体电路结构不受限制,只要具有控制端口即可以。
单线通信方法中还限定所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。这样在确保发送数据时,1bit数据只对应到内部的一个有效周期,即在1bit数据的传输周期内,只会有一个有效的时钟沿,可以简化逻辑设计,且能保证传输数据采集的准确性。
单线通信系统实施例
如图9所示,实施例提供的单线通信系统900,包括数据发送端901与数据接收端902,数据发送端901发送承载传输数据的单线通信信号,单线通信信号传输至数据接收端902后,数据接收端902通过是上述单线通信电路9021从单线通信信号中解析传输数据并输出。
单线通信电路9021与图2~5所示的单线通信电路结构相同,从单线通信信号中解析传输数据的过程也相同,此处不再赘述。
该单线通信系统利用上述单线通信单路进行单线通信信号中的数据解析,该单线通信系统在简化电路结果和降低成本的基础上,保证了通信速率和质量。
以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明,应理解的是以上所述仅为本发明的最优选实施例,并不用于限制本发明,凡在本发明的原则范围内所做的任何修改、补充和等同替换等,均应包含在本发明的保护范围之内。
Claims (23)
1.一种单线通信电路,包括解析时钟产生单元和数据解析单元,所述解析时钟产生单元输出单线通信信号解析时钟至所述数据解析单元,所述数据解析单元依据所述单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出,其特征在于,所述解析时钟产生单元包括第一延时模块,控制信号产生模块以及时钟产生模块;
所述第一延时模块用于接收外部的单线通信信号,对输入的单线通信信号进行第一延时,输出第一延时信号;
所述控制信号产生模块用于对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
所述时钟产生模块用于接收所述震荡源控制信号,在所述震荡源控制信号的控制作用下,输出信号作为单线通信信号解析时钟。
2.如权利要求1所述的单线通信电路,其特征在于,所述单线通信电路还包括滤波处理单元,所述滤波处理单元用于接收外部的单线通信信号,对输入的单线通信信号进行滤波,滤波后的单线通信信号输出至所述数据解析单元或所述解析时钟产生单元。
3.如权利要求2所述的单线通信电路,其特征在于,所述滤波处理单元包括第二延时模块和第二逻辑运算模块;
所述第二延时模块用于接收外部的单线通信信号,对所述单线通信信号进行第二延时,输出第二延时信号;
所述第二逻辑运算模块用于对接收的所述单线通信信号和所述第二延时信号进行第二逻辑运算实现对所述单线通信信号的滤波,滤波后的单线通信信号输入至所述数据解析单元或所述解析时钟产生单元;
所述第二逻辑运算与所述第一逻辑运算不同。
4.如权利要求1~3任一项所述的单线通信电路,其特征在于,所述时钟产生模块包括具有控制端口的模拟震荡源,所述模拟震荡源自发生成震荡脉冲信号,所述震荡脉冲信号在所述震荡源控制信号的控制作用下,形成单线通信信号解析时钟并输出。
5.如权利要求1~3任一项所述的单线通信电路,其特征在于,所述时钟产生模块包括具有控制端口的数字分频电路,输入的原始震荡脉冲信号在所述震荡源控制信号的控制作用下,经过所述数字分频电路形成单线通信信号解析时钟并输出。
6.如权利要求1~3任一项所述的单线通信电路,其特征在于,所述数据解析单元包括数据寄存器,所述数据寄存器的输入为所述单线通信信号解析时钟和单线通信信号,所述数据寄存器依据所述单线通信信号解析时钟和单线通信信号寄存单线通信信号中的传输数据并输出。
7.如权利要求4所述的单线通信电路,其特征在于,所述数据解析单元包括数据寄存器,所述数据寄存器的输入为所述单线通信信号解析时钟和单线通信信号,所述数据寄存器依据所述单线通信信号解析时钟和单线通信信号寄存单线通信信号中的传输数据并输出。
8.如权利要求5所述的单线通信电路,其特征在于,所述数据解析单元包括数据寄存器,所述数据寄存器的输入为所述单线通信信号解析时钟和单线通信信号,所述数据寄存器依据所述单线通信信号解析时钟和单线通信信号寄存单线通信信号中的传输数据并输出。
9.如权利要求1~3任一项所述的单线通信电路,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
10.如权利要求4所述的单线通信电路,其特征在于,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
11.如权利要求5所述的单线通信电路,其特征在于,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
12.如权利要求6所述的单线通信电路,其特征在于,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
13.如权利要求7所述的单线通信电路,其特征在于,其特征在于,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
14.如权利要求8所述的单线通信电路,其特征在于,其特征在于,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
15.一种单线通信方法,包括解析时钟生成步骤和数据解析步骤,所述数据解析步骤依据所述解析时钟生成步骤生成的单线通信信号解析时钟从输入的单线通信信号中解析出传输数据并输出,其特征在于,所述解析时钟生成步骤包括:
对输入的单线通信信号进行第一延时处理,生成第一延时信号;
对输入的单线通信信号和所述第一延时信号进行第一逻辑运算,生成新脉冲信号作为震荡源控制信号;
利用震荡源控制信号对模拟震荡脉冲信号进行控制,生成的信号作为单线通信信号解析时钟。
16.如权利要求15所述的单线通信方法,其特征在于,所述单线通信方法还包括:
滤波处理步骤,对输入的单线通信信号进行滤波,滤波后的单线通信信号提供给数据解析步骤进行数据解析。
17.如权利要求16所述的单线通信方法,其特征在于,所述滤波处理步骤包括:
对输入的单线通信信号进行第二延时处理,生成第二延时信号;
对输入的单线通信信号和所述第二延时信号进行不同于所述第一逻辑运算的第二逻辑运算以实现对所述单线通信信号的滤波,滤波后的单线通信信号提供给数据解析步骤进行数据解析。
18.如权利要求15~17任一项所述的单线通信方法,其特征在于,所述模拟震荡脉冲信号由具有控制端口的模拟震荡源生成。
19.如权利要求15~17任一项所述的单线通信方法,其特征在于,所述模拟震荡脉冲信号由具有控制端口的数字分频电路生成。
20.如权利要求15~17任一项所述的单线通信方法,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
21.如权利要求18所述的单线通信方法,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
22.如权利要求19所述的单线通信方法,其特征在于,所述单线通信信号中,时间为t1和t2的高低电平或低高电平组成1bit数据的传输周期;所述单线通信信号解析时钟中,时间为t5和t6的高低电平或低高电平组成时钟周期;时间t3为第一延时时间;时间t1、t2、t3、t5以及t6同时满足(t1+t2)<(t3+2×t5+t6)。
23.一种单线通信系统,包括数据发送端与数据接收端,所述数据发送端发送单线通信信号,其特征在于,所述单线通信信号传输至所述数据接收端后,所述数据接收端通过权利要求1~14任一项所述的单线通信电路从所述单线通信信号中解析传输数据并输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911063257.0A CN110768778B (zh) | 2019-10-31 | 2019-10-31 | 一种单线通信电路、通信方法及通信系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911063257.0A CN110768778B (zh) | 2019-10-31 | 2019-10-31 | 一种单线通信电路、通信方法及通信系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110768778A CN110768778A (zh) | 2020-02-07 |
CN110768778B true CN110768778B (zh) | 2024-05-07 |
Family
ID=69335658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911063257.0A Active CN110768778B (zh) | 2019-10-31 | 2019-10-31 | 一种单线通信电路、通信方法及通信系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110768778B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112003817B (zh) * | 2020-06-30 | 2021-10-15 | 上海美仁半导体有限公司 | 一种信号转换方法、芯片以及家用电器 |
CN115269491B (zh) * | 2022-07-18 | 2024-03-22 | 北京中科银河芯科技有限公司 | 一种单线通信装置以及单线通信方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1455898A (zh) * | 2001-01-15 | 2003-11-12 | 印芬龙科技股份有限公司 | 数据接收电路 |
CN103576740A (zh) * | 2012-08-07 | 2014-02-12 | 国民技术股份有限公司 | 一种usb设备的时钟检测系统及其时钟检测方法 |
CN107104661A (zh) * | 2017-04-10 | 2017-08-29 | 上海顺久电子科技有限公司 | 高速时钟产生电路 |
CN108228514A (zh) * | 2016-12-15 | 2018-06-29 | 深圳开阳电子股份有限公司 | 一种单总线传输方法及系统 |
CN108494433A (zh) * | 2018-05-29 | 2018-09-04 | 深圳市力生美半导体股份有限公司 | 一种单线通信方法及其电路实现 |
CN208272972U (zh) * | 2018-05-29 | 2018-12-21 | 深圳市力生美半导体股份有限公司 | 一种单线通信电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN210518362U (zh) * | 2019-10-31 | 2020-05-12 | 浙江地芯引力科技有限公司 | 一种单线通信电路及通信系统 |
CN220154843U (zh) * | 2023-02-02 | 2023-12-08 | 深圳比特微电子科技有限公司 | 流水线时钟驱动电路、计算芯片、算力板和计算设备 |
-
2019
- 2019-10-31 CN CN201911063257.0A patent/CN110768778B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1455898A (zh) * | 2001-01-15 | 2003-11-12 | 印芬龙科技股份有限公司 | 数据接收电路 |
CN103576740A (zh) * | 2012-08-07 | 2014-02-12 | 国民技术股份有限公司 | 一种usb设备的时钟检测系统及其时钟检测方法 |
CN108228514A (zh) * | 2016-12-15 | 2018-06-29 | 深圳开阳电子股份有限公司 | 一种单总线传输方法及系统 |
CN107104661A (zh) * | 2017-04-10 | 2017-08-29 | 上海顺久电子科技有限公司 | 高速时钟产生电路 |
CN108494433A (zh) * | 2018-05-29 | 2018-09-04 | 深圳市力生美半导体股份有限公司 | 一种单线通信方法及其电路实现 |
CN208272972U (zh) * | 2018-05-29 | 2018-12-21 | 深圳市力生美半导体股份有限公司 | 一种单线通信电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110768778A (zh) | 2020-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
CN110768778B (zh) | 一种单线通信电路、通信方法及通信系统 | |
US20080192871A1 (en) | Method and system of cycle slip framing in a deserializer | |
CN111510277B (zh) | 一种多通道信号同步系统、电路及方法 | |
CN210518362U (zh) | 一种单线通信电路及通信系统 | |
JP2007523519A (ja) | シリアル通信が改善された装置 | |
CN108347245B (zh) | 时钟分频器 | |
CN115543051A (zh) | Fpga全局复位同步电路、芯片、验证仿真系统及方法 | |
JP2011066621A (ja) | データ転送装置 | |
US6664859B1 (en) | State machine based phase-lock-loop for USB clock recovery | |
US7816965B2 (en) | Cooperation circuit | |
CN210428430U (zh) | Spi通信控制电路及spi芯片 | |
CN113491082B (zh) | 一种数据处理装置 | |
CN203722758U (zh) | 一种用于分布式视频系统的同步装置 | |
CN101026448A (zh) | 一种同步通信系统时钟再生方法及系统 | |
US20070255867A1 (en) | Early HSS Rx Data Sampling | |
US9355558B2 (en) | High bandwidth configurable serial link | |
TW202130129A (zh) | 將在多個數位/ 類比轉換器的輸出上的類比資料同步的方法 | |
CN105389155A (zh) | 一种利用spi接口实现tdm音频数据接收的方法及系统 | |
JP3493111B2 (ja) | 半導体集積回路装置 | |
CN114614823B (zh) | 一种芯片时钟同步方法、数据采集卡及数据采集系统 | |
Jinyan et al. | The design and realization of CAN bit timing logic | |
KR20230022858A (ko) | 아날로그-디지털 또는 디지털-아날로그 변환기들의 동기화 방법 및 대응하는 시스템 | |
CN118801890A (zh) | 一种数据同步电路及数据处理电路 | |
JP3580763B2 (ja) | データ送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |