CN108494433A - 一种单线通信方法及其电路实现 - Google Patents
一种单线通信方法及其电路实现 Download PDFInfo
- Publication number
- CN108494433A CN108494433A CN201810528954.8A CN201810528954A CN108494433A CN 108494433 A CN108494433 A CN 108494433A CN 201810528954 A CN201810528954 A CN 201810528954A CN 108494433 A CN108494433 A CN 108494433A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- type flip
- flip flop
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 33
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims abstract description 30
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims abstract description 30
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims abstract description 28
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims abstract description 28
- 230000001360 synchronised effect Effects 0.000 claims abstract description 10
- 230000003750 conditioning effect Effects 0.000 claims abstract description 7
- 238000007688 edging Methods 0.000 claims description 26
- 238000013500 data storage Methods 0.000 claims description 11
- 230000001960 triggered effect Effects 0.000 claims description 11
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 claims description 7
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 claims description 7
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 claims description 6
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 238000012546 transfer Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 210000001367 artery Anatomy 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004321 preservation Methods 0.000 description 3
- 210000003462 vein Anatomy 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000155 isotopic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种单线通信方法及其电路实现，所述单线通信电路包括信号处理电路，所述信号处理电路用于接收和处理外部脉冲信号CLK1，然后输出对应数据位DATA，并产生同步信号CLK2作为后续电路的同步触发信号，使用一根输入信号传输线，便能通过时分复用的方式实现模块间的通信，同时在没有时钟传输线的情况下，利用通信信号产生逐数据的同步信号，来触发单线通信系统进行数据位的传输与存储，从而降低通信信号的格式要求及收发方的时钟频率要求，提高通信效率与质量。该单线通信电路还尤其适用于前级为无线通信模块的通信系统，并能有效降低无线通信模块的结构复杂性和成本。
Description
技术领域
本发明涉及通信技术领域，特别涉及一种单线通信方法及其电路实现。
背景技术
随着科技的不断发展，通信成为不同设备或模块之间不可缺少的功能。目前存在的主要通信方式为有线通信和无线通信，其区别在于信号发送端和接收端是否有信号线连接，对于无线通信，其电路模块的结构复杂，还需使用天线完成信号的发送与接收，成本较高，且易受环境干扰。实际上，无线通信物理层可以演化为单线通信，最终也会通过无线发射和接收模块将信号转换为有线通信。传统的有线通信方式主要有串行通信和并行通信，其中并行通信可实现数据的不同位在不同端口之间一对一同步传输，因此传输效率较高，但并行通信在进行远距离通信或多位数据通信时，会造成成本的大大增加；串行通信除时钟线和地线外，只通过一根传输线进行通信，它支持数据位的依次传输，成本较低。
串行通信存在串行异步通信和串行同步通信两种通信方式，其中串行异步通信的收发端需要有一根传输线和一根地线连接，串行同步通信需要有一根传输线、一根时钟线和一根地线连接。对于串行异步通信，由于收发端没有连接时钟线，发送端与接收端的时钟信号不统一，因此通信系统对接收方的时钟信号要求较高。串行异步通信只允许一次发送一个数据，且传输的数据位有限，还需增加附加的信息位，若采用串行异步通信进行大数据量传输，不但传输速率低，通信效率与通信正确性也会下降。对于串行同步通信，由于收发端有时钟线连接，发送端与接收端时钟信号同步，因此可实现一次传输多个数据，传输效率高且正确性高，但由于发送端发送信号的同时往往还需传送时钟信号，导致收发器的结构复杂，成本上升。
发明内容
本发明的目的在于针对现有技术中的上述缺陷，提供一种单线通信方法及其电路，在传输线少、成本较低且电路结构简单的基础上实现模块间的高效通信。
为实现上述发明目的，本发明采用了如下技术方案：一种单线通信方法及其电路实现，所述单线通信电路包括信号处理电路，所述信号处理电路用于接收和处理外部脉冲信号CLK1，然后输出对应数据位DATA，并产生逐数据位的同步信号CLK2作为后续电路的同步触发信号。所述单线通信电路包括信号处理电路，所述信号处理电路用于接收和处理外部脉冲信号CLK1，然后输出对应数据位DATA，并产生同步信号CLK2作为后续电路的同步触发信号，其中每个数据位DATA的确定都需要至少1个脉冲数量的CLK1信号，而每个同步信号CLK2都由脉冲信号CLK1中的第一个脉冲产生。为保证通信信号的正确识别，从输入所述脉冲信号CLK1到产生所述同步信号CLK2的时间应大于所述输入脉冲CLK1中脉冲出现到脉冲结束的总时间，即t1＞Tpulsei，i＝1，2，3，4；所述同步信号CLK2应出现在第二组脉冲信号之前，即Ti(i＝1，2，3)＞t2。
此外，本发明还提出如下附属技术方案：所述信号处理电路包括相互连接的边沿触发电路和延时电路，输入脉冲CLK1经所述触发沿电路处理后得到数据位DATA，所述延时电路产生的复位信号RST1作为边沿触发电路的复位信号，所述边沿触发电路经所述延时电路产生的所述同步信号CLK2作为后续电路的触发信号。
所述边沿触发电路可选为相互连接的D触发器1和D触发器2，所述D触发器1和D触发器2通过一条信号线接收外部信号，所述D触发器1的D输入端为电源电压VDD，所述D触发器2的D输入端为D触发器1的Q输出端。
所述边沿触发电路用以区分单脉冲信号和多脉冲信号，所述D触发器1和所述D触发器2将所述输入脉冲CLK1转换为高低电平。
所述边沿触发电路还可选为相互连接的D触发器3和D触发器4，所述D触发器3和D触发器4通过一条信号线接收外部信号，所述D触发器3的D输入端为电源电压VDD，所述D触发器4的D输入端为D触发器4的QB输出端。
所述边沿触发电路用以区分奇数个脉冲信号和偶数个脉冲信号，所述D触发器3和所述D触发器4将所述输入脉冲CLK1转换为高低电平。
所述单线通信电路还包括数据存储与输出电路，所述数据存储与输出电路经所述同步信号CLK2触发，用于寄存所述信号处理电路的输出结果DATA，当一个数据传输完成后，所述数据存储与输出电路将寄存的数据并行输出，给后续模块使用。
所述数据存储与输出电路包括相互连接的移位寄存器和计数器，所述边沿触发电路与所述移位寄存器连接，所述延时电路分别与所述移位寄存器和所述计数器连接。
所述移位寄存器通过所述同步信号CLK2触发，将所述边沿触发电路输出的数据DATA进行移位寄存。
所述计数器通过所述同步信号CLK2触发计数，并最终产生计数完成信号COUT和复位信号RST2，所述计数完成信号COUT作为后续模块的触发信号，所述复位信号RST2用于复位所述移位寄存器和所述计数器。
所述单线通信电路可较好地衔接于无线通信模块之后，无线通信模块输出端与信号处理电路的信号输入端连接，所述信号处理电路用于处理解调后的无线信号。
相比于现有技术，本发明的优点是，只需要使用一根输入信号传输线，便能通过时分复用的方式实现模块间的通信，同时在没有时钟传输线的情况下，利用通信信号产生逐数据位的同步信号，来触发单线通信系统进行数据的传输与存储，从而降低通信信号的格式要求及收发方的时钟频率要求，提高通信效率与质量。由于无线通信的物理层可以演化为单线通信，因此该单线通信电路还尤其适用于前级为无线通信模块的通信系统，简单的电路结构及优异的信号处理方式降低了系统对单线通信的要求，同时降低无线通信模块的结构复杂度和成本。
附图说明
图1是单线通信电路及波形示意图。
图2是信号处理电路和数据存储与输出电路内部构成示意图。
图3是单线通信电路内部元件连接示意图。
图4是又一种单线通信电路内部元件连接示意图。
图5是单线通信电路输入与输出信号的波形图。
图6是单线通信电路和无线通信模块的连接示意图
具体实施方式
以下结合较佳实施例及其附图对本发明技术方案作进一步非限制性的详细说明。
如图1所示，一种单线通信方法及其电路实现，单线通信电路包括信号处理电路，所述信号处理电路用于接收和处理外部脉冲信号CLK1，输出对应数据位DATA，并产生逐数据位的同步信号CLK2作为后续模块的同步触发信号。只需要使用一根输入信号传输线，便能通过时分复用的方式实现模块间的通信，同时利用通信信号产生同步信号，来触发单线通信系统进行数据的传输与存储，从而降低通信信号的格式要求及收发方的时钟频率要求，提高通信效率与质量。
信号处理电路用于接收和处理外部脉冲信号CLK1，然后输出对应数据位DATA，并产生同步信号CLK2作为后续电路的同步触发信号，其中每个数据位DATA的确定都需要至少1个脉冲数量的CLK1信号，而每个同步信号CLK2都由脉冲信号CLK1中的第一个脉冲产生。为保证通信信号的正确识别，从输入所述脉冲信号CLK1到产生所述同步信号CLK2的时间应大于所述输入脉冲CLK1中脉冲出现到脉冲结束的总时间，即t1＞Tpulsei，i＝1，2，3，4；所述同步信号CLK2应出现在第二组脉冲信号之前，即Ti(i＝1，2，3)＞t2。
如图2所示，信号处理电路包括边沿触发器和延时电路，数据存储与输出电路包括移位寄存器和计数器，边沿触发电路与延时电路、移位寄存器分别连接，延时电路分别还与移位寄存器和所述计数器连接，移位寄存器与计数器连接，边沿触发电路用于接收和处理不同的脉冲信号CLK1，并将处理结果输入数据存储与输出电路。当边沿触发电路处理完脉冲信号CLK1后，延时电路产生同步信号CLK2和复位信号RST1，同步信号CLK2用于触发数据存储与输出电路，具体的，移位寄存器通过同步信号CLK2触发，将边沿触发电路输出的数据DATA进行移位寄存，复位信号RST1用于复位边沿触发电路，方便新的脉冲信号输入。
CLK2同步信号同时作为计数器的触发信号，当计数完成，计数器输出计数完成信号COUT和复位信号RST2，计数完成信号COUT可作为后续模块的触发信号，复位信号RST2用于复位移位寄存器和计数器，方便新一轮的信号传输，根据实际所需的数据位数，可选择不同位数的移位寄存器和计数器。
如图3所示，边沿触发电路包括D触发器1和D触发器2，D触发器1、D触发器2和移位寄存器依次相连，D触发器1的D输入端为电源电压VDD，D触发器1的Q输出端和D触发器2的D输入端相连，D触发器2的Q输出端与移位寄存器相连，当单线通信系统接收到CLK1脉冲信号时，若接收到的是单脉冲信号，D触发器1和D触发器2同时被触发一次，虽然D触发器1被触发，但其输出端Q并没有被触发器2接收，因此D触发器2的D输入端输入低电平，DATA1输出低电平；当接收到的是双脉冲或多脉冲信号，D触发器1和D触发器2同时被触发两次或以上，D触发器2的D输入端为D触发器1的Q输出端，由于D触发器1的D输入端接电源电压，所以Q输出端输出高电平，DATA1输出高电平，输入的脉冲转换成高低电平后输出的DATA1信号进入移位寄存器进行移位保存。
优选的，根据边沿触发电路不同，所述信号处理电路可处理不同的脉冲信号，判断其代表“O”或“1”，再将结果输入数据存储与输出电路。如图4所示，边沿触发电路还可由D触发器3和D触发器4构成，具体连接与图3所示边沿触发电路一致，该边沿触发电路构成的信号处理电路可区分奇数个脉冲信号和偶数个脉冲信号，若接收到的是奇数个脉冲信号，D触发器3和D触发器4同时被触发奇数次，D触发器3的QB输出端始终输出低电平，由于D触发器4的初始状态为复位状态，因此被触发奇数后，D触发器4的Q输出端输出高电平，DATA2输出高电平，当接收到的是偶数个脉冲信号，D触发器3和D触发器4同时被触发偶数次，D触发器3的QB输出端始终输出低电平，由于D触发器4的初始状态为复位状态，因此被触发偶数后，D触发器4的Q输出端输出低电平，DATA2输出低电平，输入的脉冲转换成高低电平后输出的DATA2信号进入移位寄存器进行移位保存。
延时电路分别与D触发器1(或D触发器3)、移位寄存器相连，当有脉冲信号输入，D触发器1(或D触发器3)的Q输出端输出高电平，QB输出端输出低电平，此时QB输出端输出的低电平通过延时电路得到同步信号CLK2，作为移位寄存器和计数器的触发信号，延时电路同时产生RST1信号，RST1信号作为复位信号输入到D触发器1和D触发器2(或D触发器3和D触发器4)中，D触发器1和D触发器2(或D触发器3和D触发器4)复位。
输入脉冲转换为高低电平后输入DATA信号进入移位寄存器进行移位保存，延时电路与计数器相连，移位寄存器和计数器相连，CLK2信号同时作为移位寄存器的触发信号和计数器的计数信号。如图5所示，DATA1代表单线通信电路1的信号处理电路的数据输出，DATA2代表单线通信电路2的信号处理电路的数据输出，当计数个数到达预计位后，计数器COUT端产生脉冲，作为下一个模块输入脉冲，并将移位寄存器中的N位数据输入N位寄存器中为后续模块使用，数据存入寄存器(图未示)后，计数器会产生一个RST2复位信号并输入移位寄存器和计数器中，将其复位。
如图6所示，单线通信电路较好地衔接于无线通信模块之后，无线通信模块输出端与信号处理电路的信号输入端连接。无线信号被天线接收后，传送到无线通信模块中被解调，最后输出CLK1信号被信号处理电路接收与处理，输出对应数据位DATA，并产生同步信号CLK2作为后续模块的同步触发信号。
本发明的有益效果是，信号处理电路通过设置延时电路，使边沿触发电路发送和数据存储与输出电路接收存在时间差，寄存器里的数据在被后面使用时，前面通信模块又可以重新开始工作，接收数据，采用单线通信和简单的电路实现了不同模块间的通信，成本较低，可移植性高，适应性强，具有较高的经济效益。此外，该单线通信电路还适用于前级为无线通信模块的通信系统，简单的电路结构及优异的信号处理方式降低了系统对单线通信的要求，同时降低无线通信模块的结构复杂度和成本。
需要指出的是，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (11)
1.一种单线通信方法及其电路实现，其特征在于：所述单线通信电路包括信号处理电路，所述信号处理电路用于接收和处理外部脉冲信号CLK1，输出对应数据位DATA，并产生逐数据位的同步信号CLK2作为后续电路的同步触发信号，其中每个数据位DATA的确定都需要至少1个脉冲数量的CLK1信号，每个同步信号CLK2都由脉冲信号CLK1中的第一个脉冲产生，为保证通信信号的正确识别，从输入所述脉冲信号CLK1到产生所述同步信号CLK2的时间应大于所述输入脉冲CLK1中脉冲出现到脉冲结束的总时间，即t1＞Tpulsei，i＝1，2，3，4；所述同步信号CLK2应出现在第二组脉冲信号之前，即Ti(i＝1，2，3)＞t2。
2.根据权利要求1所述单线通信电路，其特征在于：所述信号处理电路包括相互连接的边沿触发电路和延时电路，输入脉冲CLK1经所述触发沿电路处理后得到数据位DATA，所述延时电路产生的复位信号RST1作为边沿触发电路的复位信号，所述边沿触发电路经所述延时电路产生的所述同步信号CLK2作为后续电路的触发信号。
3.根据权利要求2所述单线通信电路，其特征在于：所述边沿触发电路可选为相互连接的D触发器1和D触发器2，所述D触发器1和D触发器2通过一条信号线接收外部信号，所述D触发器1的D输入端为电源电压VDD，所述D触发器2的D输入端为D触发器1的Q输出端。
4.根据权利要求3所述单线通信电路，其特征在于：所述边沿触发电路用以区分单脉冲信号和多脉冲信号，所述D触发器1和所述D触发器2将所述输入脉冲CLK1转换为高低电平。
5.根据权利要求2所述单线通信电路，其特征在于：所述边沿触发电路还可选为相互连接的D触发器3和D触发器4，所述D触发器3和D触发器4通过一条信号线接收外部信号，所述D触发器3的D输入端为电源电压VDD，所述D触发器4的D输入端为D触发器3的QB输出端。
6.根据权利要求5所述单线通信电路，其特征在于：所述边沿触发电路用以区分奇数个脉冲信号和偶数个脉冲信号，所述D触发器3和所述D触发器4将所述输入脉冲CLK1转换为高低电平。
7.根据权利要求1所述单线通信电路，其特征在于：所述单线通信电路还包括数据存储与输出电路，所述数据存储与输出电路经所述同步信号CLK2触发，用于寄存所述信号处理电路的输出结果DATA，当一个数据传输完成后，所述数据存储与输出电路将寄存的数据并行输出，给后续模块使用。
8.根据权利要求7所述单线通信电路，其特征在于：所述数据存储与输出电路包括相互连接的移位寄存器和计数器，所述边沿触发电路与所述移位寄存器连接，所述延时电路分别与所述移位寄存器和所述计数器连接。
9.根据权利要求8所述单线通信电路，其特征在于：所述移位寄存器通过所述同步信号CLK2触发，将所述边沿触发电路输出的数据DATA进行移位寄存。
10.根据权利要求8所述单线通信电路，其特征在于：所述计数器通过所述同步信号CLK2触发计数，并最终产生计数完成信号COUT和复位信号RST2，所述计数完成信号COUT作为后续模块的触发信号，所述复位信号RST2用于复位所述移位寄存器和所述计数器。
11.根据权利要求1所述单线通信电路，其特征在于：所述单线通信电路还可较好地衔接于无线通信模块之后，所述无线通信模块经天线接收外部无线信号，所述无线通信模块输出端与所述信号处理电路的信号输入端连接，所述信号处理电路用于处理解调后的无线信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528954.8A CN108494433B (zh) | 2018-05-29 | 2018-05-29 | 一种单线通信方法及其电路实现 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528954.8A CN108494433B (zh) | 2018-05-29 | 2018-05-29 | 一种单线通信方法及其电路实现 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108494433A true CN108494433A (zh) | 2018-09-04 |
| CN108494433B CN108494433B (zh) | 2024-05-03 |
Family
ID=63351213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810528954.8A Active CN108494433B (zh) | 2018-05-29 | 2018-05-29 | 一种单线通信方法及其电路实现 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108494433B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110768778A (zh) * | 2019-10-31 | 2020-02-07 | 浙江地芯引力科技有限公司 | 一种单线通信电路、通信方法及通信系统 |
| CN111090965A (zh) * | 2018-10-23 | 2020-05-01 | 武汉上水微电子科技有限公司 | 一种使用单管脚实现数据和时钟的方法 |
| CN112118006A (zh) * | 2020-09-15 | 2020-12-22 | 中国科学院计算技术研究所 | 用于超导单磁通量子集成电路的n进制计数器 |
| CN113282531A (zh) * | 2021-05-28 | 2021-08-20 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087828A (en) * | 1990-02-14 | 1992-02-11 | Daiichi Denshi Kogyo Kabushiki Kaisha | Timing circuit for single line serial data |
| US5287389A (en) * | 1990-10-15 | 1994-02-15 | Mitsubishi Denki Kabushiki Kaisha | Frame alignment circuit |
| US5734329A (en) * | 1995-07-13 | 1998-03-31 | Dell Usa L.P. | Method and apparatus for superimposing self-clocking multifunctional communications on a static digital signal line |
| US7053667B1 (en) * | 2003-09-12 | 2006-05-30 | Analog Devices, Inc. | Single wire digital interface |
| US20080031167A1 (en) * | 2006-08-02 | 2008-02-07 | Richtek Technologies Corporation, R.O.C. | Single-wire asynchronous serial interface |
| CN101640525A (zh) * | 2009-08-24 | 2010-02-03 | 深圳市明微电子股份有限公司 | 一种具有极小传输延时的自动整形方法及电路 |
| CN208272972U (zh) * | 2018-05-29 | 2018-12-21 | 深圳市力生美半导体股份有限公司 | 一种单线通信电路 |
-
2018
- 2018-05-29 CN CN201810528954.8A patent/CN108494433B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087828A (en) * | 1990-02-14 | 1992-02-11 | Daiichi Denshi Kogyo Kabushiki Kaisha | Timing circuit for single line serial data |
| US5287389A (en) * | 1990-10-15 | 1994-02-15 | Mitsubishi Denki Kabushiki Kaisha | Frame alignment circuit |
| US5734329A (en) * | 1995-07-13 | 1998-03-31 | Dell Usa L.P. | Method and apparatus for superimposing self-clocking multifunctional communications on a static digital signal line |
| US7053667B1 (en) * | 2003-09-12 | 2006-05-30 | Analog Devices, Inc. | Single wire digital interface |
| US20080031167A1 (en) * | 2006-08-02 | 2008-02-07 | Richtek Technologies Corporation, R.O.C. | Single-wire asynchronous serial interface |
| CN101640525A (zh) * | 2009-08-24 | 2010-02-03 | 深圳市明微电子股份有限公司 | 一种具有极小传输延时的自动整形方法及电路 |
| CN208272972U (zh) * | 2018-05-29 | 2018-12-21 | 深圳市力生美半导体股份有限公司 | 一种单线通信电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111090965A (zh) * | 2018-10-23 | 2020-05-01 | 武汉上水微电子科技有限公司 | 一种使用单管脚实现数据和时钟的方法 |
| CN110768778A (zh) * | 2019-10-31 | 2020-02-07 | 浙江地芯引力科技有限公司 | 一种单线通信电路、通信方法及通信系统 |
| CN110768778B (zh) * | 2019-10-31 | 2024-05-07 | 浙江地芯引力科技有限公司 | 一种单线通信电路、通信方法及通信系统 |
| CN112118006A (zh) * | 2020-09-15 | 2020-12-22 | 中国科学院计算技术研究所 | 用于超导单磁通量子集成电路的n进制计数器 |
| CN113282531A (zh) * | 2021-05-28 | 2021-08-20 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
| CN113282531B (zh) * | 2021-05-28 | 2023-08-11 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108494433B (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108494433A (zh) | 一种单线通信方法及其电路实现 | |
| Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
| CN101431390B (zh) | 一种数据串行传输的电路和方法 | |
| CN103684678A (zh) | 一种用于uart的波特率自适应方法、装置及uart | |
| CN102611545A (zh) | 一种基于硬件的rs485自动收发控制方法及电路 | |
| CN208272972U (zh) | 一种单线通信电路 | |
| CN107346997B (zh) | 一种数据传输方法以及终端 | |
| CN103684943A (zh) | 一种具有电源传输和数据通信功能的总线系统 | |
| CN107171728A (zh) | 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统 | |
| CN105224485A (zh) | 一种普适的串行数据的接收方法及装置 | |
| CN105262542A (zh) | 一种用于profibus的光纤接口转换模块的实现方法 | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| CN101431389A (zh) | 一种电路及其信号的传输方法 | |
| CN109981207A (zh) | 时钟校准方法 | |
| CN102970300A (zh) | 一种异步通信协议 | |
| CN100384096C (zh) | 具信道导向连接的发送和接收装置 | |
| CN108268416B (zh) | 一种异步接口转同步接口控制电路 | |
| CN105488010B (zh) | 一种背板实时同步接口协议 | |
| CN103973592A (zh) | 信元处理方法及装置 | |
| CN203761399U (zh) | 单纤双向对称速率的光通信设备及系统 | |
| CN203086499U (zh) | 一种无线网络通讯装置 | |
| US8254494B2 (en) | Method and device for implementing data transmission | |
| CN206470748U (zh) | 数据传输装置及喷墨打印系统 | |
| CN103034601B (zh) | 手持式电子装置及其数据传输方式 | |
| CN105991160B (zh) | 一种信号处理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |