CN111090965A - 一种使用单管脚实现数据和时钟的方法 - Google Patents
一种使用单管脚实现数据和时钟的方法 Download PDFInfo
- Publication number
- CN111090965A CN111090965A CN201811235612.3A CN201811235612A CN111090965A CN 111090965 A CN111090965 A CN 111090965A CN 201811235612 A CN201811235612 A CN 201811235612A CN 111090965 A CN111090965 A CN 111090965A
- Authority
- CN
- China
- Prior art keywords
- pin
- clock
- integrated circuit
- data
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明实施例公开了一种使用单管脚实现数据和时钟应用的方法,包括:与传统方式相比,将IC(集成电路)需要的多个通讯PIN(管脚)合并为一个,本发明通过复用IC(集成电路)的一个管脚,同时作为数据和时钟来使用,解决了当IC(集成电路)有用管脚有限的情况,使用一个管脚,就可以对IC(集成电路)进行通信。
Description
技术领域
本发明公开了一种使用单管脚实现数据和时钟的方法,包括:与传统方式相比,将IC(集成电路)需要的多个通讯PIN(管脚)合并为一个,本发明通过复用IC(集成电路)的一个管脚,同时作为数据和时钟来使用,解决了当IC(集成电路)有用管脚有限的情况,使用一个管脚,就可以对IC(集成电路)进行通信。
背景技术
传统的通信方式,需要IC(集成电路)具有两个甚至多个PIN (管脚)才能实现通信,在某些情况下,IC(集成电路)可以使用的 PIN(管脚)十分有限,在最极端时还需要考虑只有一个PIN(管脚),这时如何使用单管脚实现数据和时钟就特别有意义。
发明内容
本发明实施例所要解决的技术问题在于,针对IC(集成电路) 可以使用的PIN(管脚)十分有限,在最极端时还需要考虑只有一个 PIN(管脚)。
为了解决上述技术问题,本发明实施例提供了一种IC(集成电路)单一管脚实现时钟与数据通信的方法,该利用一种IC(集成电路)单一管脚实现时钟与数据的方法如下:
通过复用IC(集成电路)的一个管脚,同时作为数据和时钟来使用,解决了当IC(集成电路)有用管脚有限的情况,使用一个管脚,就可以对IC(集成电路)进行通信。
具体实施例见附图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供了使用单管脚实现数据和时钟的方法,如说明书附图 1为不含本发明的总体结构示意图,图2为本发明提供的使用单管脚实现数据和时钟的方法的电路结构示意图。该使用单管脚实现数据和时钟的方法包括:
时钟产生电路和触发器。
其中图3为一种时钟产生的电路的实施例,当PIN(管脚)的上升沿来临时,上升沿One-Shot电路就开始工作,控制一个40uS的计数器使能,在上升沿时刻之后的40us形成一个时钟信号,然后当每个上升沿来临时都将延迟40us产生下一个时钟信号,由此便可得到One-Shot电路产生芯片需要的时钟。
图4是整个电路工作的波形图,可以看出每当PIN(管脚)的上升沿来到时,延迟40uS会产生时钟信号,最后通过D触发器来储存数据的信息。
图5是本发明实施单管脚实现数据和时钟方法的集成电路内部结构。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种使用单管脚实现数据和时钟应用的方法,其特征包括:通过IC(集成电路)的单一管脚的复用完成传统IC(集成电路)需要多个PIN(管脚)才能达到的通信效果,通过复用IC(集成电路)的一个管脚,同时作为数据和时钟来使用,解决了当IC(集成电路)有用管脚有限的情况,使用一个管脚,就可以对IC(集成电路)进行通信。
2.根据权利要求1所述的一种使用单管脚实现数据和时钟的方法,其特征在于,时钟的产生由IC(集成电路)内部提供。
3.根据权利要求1所述的一种使用单管脚实现数据和时钟的方法,其特征在于,数据和时钟都由同一个PIN(管脚)来提供。
4.根据权利要求1所述的一种使用单管脚实现数据和时钟的方法,其特征在于,IC(集成电路)通常可用的PIN(管脚)比较少。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811235612.3A CN111090965A (zh) | 2018-10-23 | 2018-10-23 | 一种使用单管脚实现数据和时钟的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811235612.3A CN111090965A (zh) | 2018-10-23 | 2018-10-23 | 一种使用单管脚实现数据和时钟的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111090965A true CN111090965A (zh) | 2020-05-01 |
Family
ID=70392497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811235612.3A Pending CN111090965A (zh) | 2018-10-23 | 2018-10-23 | 一种使用单管脚实现数据和时钟的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111090965A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349599A (ja) * | 1999-06-01 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
CN1600285A (zh) * | 2004-10-15 | 2005-03-30 | 清华大学 | 数字式电子人工耳专用集成电路芯片 |
CN101303683A (zh) * | 2007-03-15 | 2008-11-12 | 美国快捷半导体有限公司 | 控制接口和协议 |
CN104822197A (zh) * | 2015-04-20 | 2015-08-05 | 南京矽力杰半导体技术有限公司 | 一种模拟调光控制方法、控制电路及应用其的led驱动电路 |
CN204760242U (zh) * | 2015-05-08 | 2015-11-11 | 虞王君 | 一种机械开关除抖装置 |
CN107959563A (zh) * | 2016-10-18 | 2018-04-24 | 豪威科技股份有限公司 | 用于mipi c-phy接收器的突发模式时钟数据恢复电路 |
CN108494433A (zh) * | 2018-05-29 | 2018-09-04 | 深圳市力生美半导体股份有限公司 | 一种单线通信方法及其电路实现 |
-
2018
- 2018-10-23 CN CN201811235612.3A patent/CN111090965A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349599A (ja) * | 1999-06-01 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
CN1600285A (zh) * | 2004-10-15 | 2005-03-30 | 清华大学 | 数字式电子人工耳专用集成电路芯片 |
CN101303683A (zh) * | 2007-03-15 | 2008-11-12 | 美国快捷半导体有限公司 | 控制接口和协议 |
CN104822197A (zh) * | 2015-04-20 | 2015-08-05 | 南京矽力杰半导体技术有限公司 | 一种模拟调光控制方法、控制电路及应用其的led驱动电路 |
CN204760242U (zh) * | 2015-05-08 | 2015-11-11 | 虞王君 | 一种机械开关除抖装置 |
CN107959563A (zh) * | 2016-10-18 | 2018-04-24 | 豪威科技股份有限公司 | 用于mipi c-phy接收器的突发模式时钟数据恢复电路 |
CN108494433A (zh) * | 2018-05-29 | 2018-09-04 | 深圳市力生美半导体股份有限公司 | 一种单线通信方法及其电路实现 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6459313B1 (en) | IO power management: synchronously regulated output skew | |
US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
DE602004007402D1 (de) | Effiziente verbindung zwischen modulen wechselbarer elektronischer schaltungskarten | |
US8132036B2 (en) | Reducing latency in data transfer between asynchronous clock domains | |
US20190313938A1 (en) | Circuit for meeting setup and hold times of a control signal with respect to a clock | |
CN107562163A (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
CN113204514B (zh) | 一种提高芯片的spi接口频率的方法 | |
US8812893B1 (en) | Apparatus and methods for low-skew channel bonding | |
CN109684255A (zh) | 一种fpga管脚复用电路及控制方法 | |
US8975921B1 (en) | Synchronous clock multiplexer | |
CN111090965A (zh) | 一种使用单管脚实现数据和时钟的方法 | |
CN102594305A (zh) | 一种应用于智能卡时钟管脚的数字滤毛刺电路 | |
US20170317862A1 (en) | Data transmission beetween asychronous environments | |
US20080198956A1 (en) | Method and apparatus for signal synchronizing | |
CN104639124A (zh) | 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路 | |
US8890594B1 (en) | System for functional reset across multiple clock domains | |
CN112636722A (zh) | 一种时钟振荡器电路、电荷泵电路及Flash芯片 | |
CN110120805B (zh) | 逻辑功能块、逻辑电路、集成电路及电子装置 | |
CN208580401U (zh) | 一种基于spi通信的端口复用系统 | |
US9197197B2 (en) | Duty cycle protection circuit | |
CN106982056B (zh) | 一种保持分频时钟相位一致的方法及分频电路 | |
CN111785309B (zh) | 非型闪存接口电路的实现方法、电路、存储介质和终端 | |
CN105653748A (zh) | 一种时钟树资源的分配方法和时钟树架构 | |
JP2014219786A (ja) | 信号同期化回路 | |
KR100244430B1 (ko) | 반도체 칩의 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200501 |
|
WD01 | Invention patent application deemed withdrawn after publication |