JP3580763B2 - データ送受信装置 - Google Patents
データ送受信装置 Download PDFInfo
- Publication number
- JP3580763B2 JP3580763B2 JP2000218564A JP2000218564A JP3580763B2 JP 3580763 B2 JP3580763 B2 JP 3580763B2 JP 2000218564 A JP2000218564 A JP 2000218564A JP 2000218564 A JP2000218564 A JP 2000218564A JP 3580763 B2 JP3580763 B2 JP 3580763B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- write
- synchronized
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は動作クロック周波数が異なるマスタ部とスレーブ部間でハンドシェークによってデータを送受信するデータ送受信装置に関する。
【０００２】
【従来の技術】
動作クロック周波数が異なるマスタ部とスレーブ部間でハンドシェークによってデータを送受信する、従来のデータ送受信装置の構成を図６に示す。この従来のデータ送受信装置は、マスタ部からスレーブ部にデータを送信するものであって、マスタ側ライト制御回路２およびフリップフロップ回路２１〜２４を有するマスタ部と、スレーブ側ライト制御回路４２およびフリップフロップ回路６１〜６５を有するスレーブ部と、制御信号用バス３２，３６と、データバス３４と、を備えている。
【０００３】
フリップフロップ回路２１はマスタ側の動作クロック信号でＷＲＩＴＥ信号を同期化して制御信号用バス３２を介してフリップフロップ回路６１に送出する。フリップフロップ回路６１は制御信号用バス３２を介して送られてきたＷＲＩＴＥ信号を、スレーブ側の動作クロック信号で同期化してフリップフロップ回路６２に送出する。フリップフロップ回路６２はフリップフロップ回路６１の出力を、スレーブ側の動作クロック信号で同期化してスレーブ側ライト制御回路４２に送出する。
【０００４】
フリップフロップ回路２２はライトデータＷＲＩＴＥＤＡＴＡをマスタ側の動作クロック信号で同期化してデータバス３４を介してフリップフロップ回路６３に送出する。フリップフロップ回路６３は、データバス３４を介して送られてきたライトデータＷＲＩＴＥＤＡＴＡをスレーブ側の動作クロック信号で同期化してフリップフロップ回路６４に送出する。フリップフロップ回路６４は、フリップフロップ回路６３の出力をスレーブ側の動作クロック信号で同期化してスレーブ側ライト制御回路４２に送出する。
【０００５】
フリップフロップ回路６５はデータの書込みを許可するＲＥＡＤＹ信号を、スレーブ側の動作クロック信号で同期化して制御信号用バス３６を介してフリップフロップ回路２３に送出する。フリップフロップ回路２３は制御信号用バス３６を介して送られてくるＲＥＡＤＹ信号をマスタ側の動作クロック信号で同期化してフリップフロップ回路２４に送出する。フリップフロップ回路２４はフリップフロップ回路２３の出力を、マスタ側の動作クロック信号で同期化してマスタ側ライト制御回路２に送出する。
【０００６】
次にこの従来のデータ送受信装置の動作を図７（ａ）を参照して説明する。
【０００７】
１）マスタ側ライト制御回路２はスレーブ側ライト制御回路４２からフリップフロップ回路６５および制御信号用バス３６を介して送られてくるＲＥＡＤＹ信号を２段のフリップフロップ回路２３，２４を用いてマスタ側動作クロック信号で同期化している。そしてこの同期化したＲＥＡＤＹ信号の値が「０」になっているときに書込み動作（ライト動作）を開始する。ライト動作を開始するときは、マスタ側ライト制御回路２はライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ２２を介してデータバス３４に送出するとともにＷＲＩＴＥ信号の値を「１」にし、フリップフロップ回路２１を介して制御用バス３２に送出する（図７（ａ）のタイミングＴ１参照）。
【０００８】
２）スレーブ側ライト制御回路４２は、制御用バス３２を介して送られてきて２段のフリップフロップ回路６１，６２で同期化されたＷＲＩＴＥ信号の値が「１」になっているのを検出すると、データバス３４を介して送られてきて２段のフリップフロップ６３，６４で同期化されたライトデータＷＲＩＴＥＤＡＴＡを取込む。そして、ライトデータＷＲＩＴＥＤＡＴＡの取込みが完了すると、ＲＥＡＤＹ信号の値を「１」にし、フリップフロップ回路６５を介して制御信号用バス３６に送出する（図７（ａ）のタイミングＴ２参照）。
【０００９】
３）マスタ側ライト制御回路２は２段のフリップフロップ回路２３，２４で同期化されたＲＥＡＤＹ信号の値が「１」になったのを検出すると、ライトデータＷＲＩＴＥＤＡＴＡが受信されたことを知り、ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回路２１を介して制御信号用バス３２に送出する（図７（ａ）のタイミングＴ３参照）。
【００１０】
４）スレーブ側ライト制御回路４２は、制御信号用バス３２およびフリップフロップ６１，６２を介して受信したＷＲＩＴＥ信号の値が「０」になっているのを検出すると、ＲＥＡＤＹ信号の値を「０」にし、フリップフロップ回路６５を介して制御信号用バス３６に送出する（図７（ａ）のタイミングＴ４参照）。
【００１１】
５）ライト動作が行われていないときはＷＲＩＴＥ信号とＲＥＡＤＹ信号の値は共に「０」になっている（図７（ａ）のタイミングＴ５参照）。
【００１２】
以上の１）〜５）の手順を行うことにより、１回の書込み動作が行われる。そして再び書込み動作を行う場合は、１）〜５）の手順を繰り返す。
【００１３】
次にマスタ部がスレーブ部からデータを受け取るとき、つまりリード動作を行うときの従来のデータ送受信装置の構成を図８に示す。この従来のデータ送受信装置は、マスタ側リード制御回路３およびフリップフロップ回路２５〜２９を有するマスタ部と、スレーブ側リード制御回路４３およびフリップフロップ回路６６〜６９を有するスレーブ部と、制御信号用バス３３，３７と、データバス３５とを備えている。
【００１４】
マスタ側リード制御回路３はＲＥＡＤ信号をマスタ側動作クロック信号を用いてフリップフロップ回路２５で同期化し、制御信号用バス３３に送出する。この制御信号用バス３３を介して送られてきたＲＥＡＤ信号は、スレーブ側動作クロック信号を用いてフリップフロップ回路６６，６７において同期化され、スレーブ側リード制御回路４３に取り込まれる。
【００１５】
スレーブ側リード制御回路４３は、リードデータＲＥＡＤＤＡＴＡを、フリップフロップ回路６８においてスレーブ側動作クロック信号で同期化し、データバス３５に送出する。
【００１６】
データバス３５を介して送られてきたリードデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信号を用いてフリップフロップ回路２６，２７において同期化され、マスタ側リード制御回路３に取り込まれる。
【００１７】
また、スレーブリード制御回路４３はＲＥＡＤＹ信号を、フリップフロップ回路６９においてスレーブ側動作クロック信号で同期化し、制御信号用バス３７に送出する。
【００１８】
制御信号用バス３７に送られてきたＲＥＡＤＹ信号は、マスタ側動作クロック信号を用いてフリップフロップ回路２８，２９において同期化され、マスタ側リード制御回路３に取り込まれる。
【００１９】
次に図８に示す従来のデータ送受信装置の動作を図７（ｂ）を参照して説明する。
【００２０】
ａ）マスタ側リード制御回路３は、スレーブ側リード制御回路４３から、フリップフロップ回路６９，制御信号用バス３７、およびフリップフロップ回路２８，２９を介して送られてくるＲＥＡＤＹ信号の値が「０」になっていることを確認し、ＲＥＡＤ信号の値を「１」にしてリード動作を開始し、ＲＥＡＤ信号をフリップフロップ回路２５を介して制御信号用バス３３に送出する（図７（ｂ）のタイミングＴ１参照）。
【００２１】
ｂ）スレーブ側リード制御回路４３はフリップフロップ回路６６，６７を介して受信したＲＥＡＤ信号の値が「１」になっている、すなわちリード要求があったことを検出し、リードデータの準備をする。リードデータの用意が整うと、リードデータＲＥＡＤＤＡＴＡをフリップフロップ回路６８を介してデータバス３５に送出するとともに、ＲＥＡＤＹ信号の値を「１」にし、このＲＥＡＤＹ信号をフリップフロップ回路６９を介して制御信号用バス３７に送出する（図７（ｂ）のタイミングＴ２参照）。
【００２２】
ｃ）マスタ側リード制御回路３は、フリップフロップ回路２８，２９を介して送られてきたＲＥＡＤＹ信号の値が「１」になっている、すなわちリードデータＲＥＡＤＤＡＴＡが送信されてきていることを確認し、フリップフロップ回路２６，２７を介してリードデータＲＥＡＤＤＡＴＡの値を取り込み、この取り込みが完了すると、ＲＥＡＤ信号の値を「０」にし、フリップフロップ回路２５を介して制御信号用バス３３に送出する（図７（ｂ）のタイミングＴ３参照）。
【００２３】
ｄ）スレーブ側リード制御回路４３は、フリップフロップ回路６６，６７を介して受信したＲＥＡＤ信号の値が「０」になっていることを確認し、ＲＥＡＤＹ信号の値を「０」にし、このＲＥＡＤＹ信号をフリップフロップ回路６９を介して制御信号用バス３７に送出する（図７（ｂ）のタイミングＴ４参照）。
【００２４】
ｅ）リード動作が行われていないときはＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」になっている（図７（ｂ）のタイミングＴ５参照）。
【００２５】
以上のａ）〜ｅ）の手順を行うことにより１回の読込み動作が行われる。そして再び読込み動作を行う場合は、ａ）〜ｅ）の手順を繰り返す。
【００２６】
【発明が解決しようとする課題】
上述の図６や図８に示す従来のデータ送受信装置においては、ＷＲＩＴＥ信号やＲＥＡＤ信号などの制御信号を同期化するための期間や、受信データを同期化するための期間が存在する。受信データを同期化するための期間は、正しいデータを受けとるために本質的に必要であるが、その後に制御信号を同期化するための期間は、データ送受信が行われていないので、無駄に時間を消費していることになる。複数回のリード・ライトを繰り返す場合、その回数だけ多くの時間を消費することになる。
【００２７】
本発明は上記事情を考慮してなされたものであって、リード動作またはライト動作を可及的に短時間で行うことのできるデータ送受信装置を提供することを目的をする。
【００２８】
【課題を解決するための手段】
本発明によるデータ送受信装置の第１の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときに書き込み要求を示すＷＲＩＴＥ信号およびライトデータを前記第１のクロック信号で同期化して制御信号用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側ライト制御回路を有するマスタ部と、前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロック信号で同期化された前記ライトデータを取り込み、前記ライトデータの取り込みが完了したときに前記ＲＥＡＤＹ信号を活性状態にして出力するスレーブ側ライト制御回路と、前記制御信号用バス上で前記ＷＲＩＴＥ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側ライト制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側ライト制御回路に送出するフリップフロップ回路とを有するスレーブ部と、を備えたことを特徴とする。
【００２９】
このように構成された本発明によるデータ送受信装置によれば、制御信号用バス上でＷＲＩＴＥ信号が活性状態から不活性状態に変化したときにスレーブ部のフリップフロップ回路がリセットされ、これによりＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の場合に比べて、ＷＲＩＴＥ信号が不活性状態になってからＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮することが可能となり、ライト動作を可及的に短時間で行うことができる。
【００３０】
また、本発明によるデータ送受信装置の第２の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときにリード要求を示すＲＥＡＤ信号を前記第１のクロック信号で同期化して制御信号用バスに送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記第１のクロック信号で同期化されたリードデータを取り込み、このリードデータの取り込みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの不活性状態のＲＥＡＤ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側リード制御回路を有するマスタ部と、前記ＲＥＡＤ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状態のときに前記リードデータを前記第２のクロック信号で同期化してデータバスに送出し、前記リードデータの送信が完了したときに前記ＲＥＡＤＹ信号を活性状態にして送出するスレーブ側リード制御回路と、前記制御信号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側リード制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側リード制御回路に送出するフリップフロップ回路とを有するスレーブ部と、を備えたことを特徴とする。
【００３１】
このように構成された本発明によるデータ送受信装置によれば、制御信号用バス上でＲＥＡＤ信号が活性状態から不活性状態に変化したときにスレーブ部のフリップフロップ回路がリセットされ、これによりＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の場合に比べて、ＲＥＡＤ信号が不活性状態になってからＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮することが可能となり、リード動作を可及的に短時間で行うことができる。
【００３２】
【発明の実施の形態】
本発明によるデータ送受信装置の実施の形態を図面を参照して説明する。
【００３３】
（第１の実施の形態）
本発明によるデータ送受信装置の第１の実施の形態の構成を図１に示す。この実施の形態のデータ送受信装置は、マスタ部１と、スレーブ部４０と、制御信号用バス３２，３６と、データバス３４とを備え、マスタ部１からスレーブ部４０にデータを送信するものである。マスタ部１はマスタ側ライト制御回路２と、フリップフロップ回路１１〜１４とを有している。スレーブ部４０はスレーブ側ライト制御回路４２と、フリップフロップ回路５１〜５５とを有している。
【００３４】
マスタ側ライト制御回路２は、ライト要求を示すＷＲＩＴＥ信号を、マスタ側動作クロック信号を用いてフリップフロップ回路１１で同期化し、制御信号用バス３２に送出する。この同期化されたＷＲＩＴＥ信号はスレーブ側動作クロック信号を用いてフリップフロップ回路５１，５２において同期化され、スレーブ側ライト制御回路４２に取り込まれる。なお、フリップフロップ回路５１，５２はフリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３５】
また、マスタ側ライト制御回路２はライトデータＷＲＩＴＥＤＡＴＡをマスタ側動作クロック信号を用いてフリップフロップ回路１２において同期化し、データバス３４に送出する。この同期化されたライトデータＷＲＩＴＥＤＡＴＡは、スレーブ側動作クロック信号を用いてフリップフロップ回路５３，５４において同期化され、スレーブ側ライト制御回路４２に取り込まれる。
【００３６】
なお、フリップフロップ回路１２，５３，５４はフリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３７】
スレーブ側ライト制御回路４２は、ＲＥＡＤＹ信号を、スレーブ側動作クロック信号を用いてフリップフロップ回路５５において同期化し、制御信号用バス３６に送出する。このＲＥＡＤＹ信号はマスタ側動作クロック信号を用いて２段のフリップフロップ回路１３，１４において同期化され、マスタ側ライト制御回路２に取り込まれる。なお、フリップフロップ回路１３，１４，５５は、フリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３８】
次に本実施の形態の動作を図２を参照して説明する。
【００３９】
１）マスタ側ライト制御回路２はフリップフロップ回路１３，１４によって同期化されたＲＥＡＤＹ信号の値が「０」になっていることを確認し、ライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ回路１２によって同期化し、データバス３４に送出するとともに、ＷＲＩＴＥ信号の値を「１」にし、フリップフロップ回路１１を介して制御信号用バス３２に送出する（図２（ａ）のタイミングｔ１参照）。
【００４０】
２）スレーブ側ライト制御回路４２はフリップフロップ回路５１，５２によって同期化されたＷＲＩＴＥ信号の値が「１」になったこと、すなわちライト要求されていることを検出し、ライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ回路５３，５４を介して取り込む。そしてライトデータＷＲＩＴＥＤＡＴＡの取り込みが完了すると、ＲＥＡＤＹ信号の値を「１」にしてフリップフロップ回路５５を介して制御信号用バス３６に送出する（図２（ａ）のタイミングｔ２参照）。
【００４１】
３）マスタ側ライト制御回路２は、フリップフロップ回路１３，１４によって同期化されたＲＥＡＤＹ信号の値が「１」になること、すなわちライトデータＷＲＩＴＥＤＡＴＡが受信されたことを検出すると、ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回路１１に送出する（図２（ａ）のタイミングｔ３参照）。
【００４２】
４）すると、値が「０」のＷＲＩＴＥ信号はマスタ側動作クロック信号を用いてフリップフロップ回路１１によって同期化され、制御信号用バス３２に送出される。そして、このＷＲＩＴＥ信号によってスレーブ側のフリップフロップ回路５１〜５５が全てリセットされる。すなわちフリップフロップ回路５５の出力であるＲＥＡＤＹ信号の値は「０」となる（図２（ａ）のタイミングｔ４参照）。
【００４３】
５）ライト動作が行われていないときは、ＷＲＩＴＥ信号とＲＥＡＤＹ信号の値はともに「０」となっている（図２（ａ）のタイミングｔ５参照）。
【００４４】
なお、図２（ｂ）には上記タイミングｔ１〜ｔ５に対応する従来のデータ送受信装置のライト動作のタイミングＴ１〜Ｔ５を比較のために並記している。
【００４５】
この図２に示すタイミングチャートから分かるように、本実施の形態のデータ送受信装置においては、値が「０」のＷＲＩＴＥ信号によってスレーブ側のフリップフロップ５１、５２、５５が同時にリセットされるため、従来の場合に比べて、ＷＲＩＴＥ信号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」になるまでの期間を短縮することが可能となり、ライト動作を可及的に短時間で行うことができる。
【００４６】
（第２の実施の形態）
次に、本発明によるデータ送受信装置の第２の実施の形態の構成を図３に示す。この実施の形態のデータ送受信装置は、マスタ部１Ａと、スレーブ部４０Ａと、制御信号用バス３３，３７と、データバス３５とを備え、マスタ部１Ａがスレーブ部４０Ａからデータを受信するものである。マスタ部１Ａはマスタ側リード制御回路３と、フリップフロップ回路１５〜１９とを有している。スレーブ部４０Ａはスレーブ側リード制御回路４３と、フリップフロップ回路５６〜５９とを有している。
【００４７】
マスタ側リード制御回路３は、リード要求を示すＲＥＡＤ信号を、マスタ側動作クロック信号を用いてフリップフロップ回路１５で同期化し、制御信号用バス３３に送出する。この同期化されたＲＥＡＤ信号はスレーブ側動作クロック信号を用いてフリップフロップ回路５６，５７において同期化され、スレーブ側リード制御回路４３に取り込まれる。なお、フリップフロップ回路５６，５７はフリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００４８】
また、スレーブ側リード制御回路４３はリードデータＲＥＡＤＤＡＴＡをスレーブ側動作クロック信号を用いてフリップフロップ回路５８において同期化し、データバス３５に送出する。この同期化されたリードデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信号を用いてフリップフロップ回路１６，１７において同期化され、マスタ側リード制御回路３に取り込まれる。
【００４９】
なお、フリップフロップ回路１６，１７，５８はフリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００５０】
スレーブ側リード制御回路４３は、ＲＥＡＤＹ信号を、スレーブ側動作クロック信号を用いてフリップフロップ回路５９において同期化し、制御信号用バス３７に送出する。このＲＥＡＤＹ信号はマスタ側動作クロック信号を用いて２段のフリップフロップ回路１８，１９において同期化され、マスタ側リード制御回路３に取り込まれる。なお、フリップフロップ回路１８，１９，５９は、フリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００５１】
次に本実施の形態の動作を図４を参照して説明する。
【００５２】
１）マスタ側リード制御回路３はフリップフロップ回路１８，１９によって同期化されたＲＥＡＤＹ信号の値が「０」になっていることを確認し、リード動作を開始する。このリード動作の開始はＲＥＡＤ信号の値を「１」にすることによって行い、このＲＥＡＤ信号をフリップフロップ回路１５を介して制御信号用バス３３に送出する（図４（ａ）のタイミングｔ１参照）。
【００５３】
２）スレーブ側リード制御回路４３はフリップフロップ回路５６，５７によって同期化されたＲＥＡＤ信号の値が「１」になったこと、すなわちリード要求されていることを検出し、リードデータＲＥＡＤＤＡＴＡをフリップフロップ回路５８によって同期化し、データバス３５に送出するとともに、ＲＥＡＤＹ信号の値を「１」にしてフリップフロップ回路５９を介して制御信号用バス３７に送出する（図４（ａ）のタイミングｔ２参照）。
【００５４】
３）マスタ側リード制御装置３は、フリップフロップ回路１８，１９によって同期化されたＲＥＡＤＹ信号の値が「１」になること、すなわちリードデータＲＥＡＤＤＡＴＡが送信されたことを検出すると、リードデータＲＥＡＤＤＡＴＡを直ちに取り込み、このリードデータの取り込みが完了するとＲＥＡＤ信号の値を「０」にし、フリップフロップ回路１５に送出する（図４（ａ）のタイミングｔ３参照）。
【００５５】
４）すると、値が「０」のＲＥＡＤ信号はマスタ側動作クロック信号を用いてフリップフロップ回路１５によって同期化され、制御信号用バス３３に送出される。そして、このＲＥＡＤ信号によってスレーブ側のフリップフロップ回路５６〜５９が全てリセットされる。すなわちフリップフロップ回路５９の出力であるＲＥＡＤＹ信号の値は「０」となる（図４（ａ）のタイミングｔ４参照）。
【００５６】
５）リード動作が行われていないときは、ＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」となっている（図４（ａ）のタイミングｔ５参照）。
【００５７】
なお、図４（ｂ）には上記タイミングｔ１〜ｔ５に対応する従来のデータ送受信装置のリード動作のタイミングＴ１〜Ｔ５を比較のために並記している。
【００５８】
この図４（ａ）に示すタイミングチャートから分かるように、本実施の形態のデータ送受信装置においては、値が「０」のＲＥＡＤ信号によってスレーブ側のフリップフロップ５６、５７、５８、５９が同時にリセットされるため、従来の場合に比べて、ＲＥＡＤ信号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」になるまでの期間を短縮することが可能となり、リード動作を可及的に短時間で行うことができる。
【００５９】
（第３の実施の形態）
次に、本発明によるデータ送受信装置の第３の実施の形態を説明する。この第３の実施の形態のデータ送受信装置は、第１の実施の形態のデータ送受信装置と、第２の実施の形態のデータ送受信装置とを備えた構成となっている。この第３の実施の形態のデータ送受信装置は、リード動作及びライト動作を可及的に短時間で行うことができることは言うまでもない。なお、この第３の実施の形態においては、ライト用およびリード用それぞれにＲＥＡＤＹ信号が存在している。これらの２つのＲＥＡＤＹ信号を、１つにまとめた場合を第４の実施の形態として説明する。
【００６０】
（第４の実施の形態）
本発明によるデータ送受信装置の第４の実施の形態の構成を図５に示す。この第４の実施の形態のデータ送受信装置は、マスタ部１Ｂと、スレーブ部４０Ｂと、制御信号用バス３２，３３，３６と、データバス３４，３５とを、備えている。マスタ部１Ｂは、マスタ側制御部５と、フリップフロップ回路１１〜１７と、ＯＲ回路２０と、を備えている。マスタ側制御部５は、マスタ側ライト制御回路２と、マスタ側リード制御回路３とを有している。スレーブ部４０Ｂは、スレーブ側制御部４５と、フリップフロップ回路５１〜５８と、ＯＲ回路６０とを備えている。スレーブ側制御部４５は、スレーブ側ライト制御回路４２と、スレーブ側リード制御回路４３と、ＯＲ回路４４と、を有している。
【００６１】
ＯＲ回路２０は、ＷＲＩＴＥ信号とＲＥＡＤ信号との論理和をフリップフロップ回路１３，１４のリセット端子に送出する。したがって、ライト動作のときには、ＷＲＩＴＥ信号が「１」から「０」に遷移することによってフリップフロップ回路１３，１４がリセットされ、リード動作のときには、ＲＥＡＤ信号が「１」から「０」に遷移することによってフリップフロップ回路１３，１４がリセットされ、第１および第２の実施の形態の場合と同様な動作をするように構成されていることになる。
【００６２】
ＯＲ回路４４は、スレーブ側ライト制御回路４２またはスレーブ側リード制御回路４３からＲＥＡＤＹ信号をフリップフロップ回路５５に送出する。
【００６３】
ＯＲ回路６０は、ＷＲＩＴＥ信号とＲＥＡＤ信号との論理和をフリップフロップ回路５５のリセット端子に送出する。ライト動作のときには、ＷＲＩＴＥ信号が「１」から「０」に遷移することによってフリップフロップ回路５５がリセットされ、リード動作のときには、ＲＥＡＤ信号が「１」から「０」に遷移することによってフリップフロップ回路５５がリセットされ、第１および第２の実施の形態の場合と同様な動作をするように構成されていることになる。
【００６４】
他の構成要素は、第１および第２の実施の形態で説明したと同様な動作をする。
【００６５】
この実施の形態のデータ送受信装置もライト動作およびリード動作を可及的に短時間で行うことができる。また、ＲＥＡＤＹ信号を共通化したことにより、ハードウエア資源を節約することができる。
【００６６】
上記第１乃至第４の実施の形態においては、マスタ部およびスレーブ部のいずれも受信信号を、それぞれの動作クロック信号の立ち上がりエッジを用いて２個のフリップフロップ回路で同期化していたが、上記２個のフリップフロップ回路のうち、１個のフリップフロップ回路を上記クロック信号の立ち上がりエッジで動作させ、他のフリップフロップ回路を上記クロック信号の立ち下がりエッジで動作させる（例えば上記他のフリップフロップ回路にインバータ回路を介して上記クロック信号を入力する）ように、構成しても良い。このように構成すると同期化の期間を上記実施の形態の場合より平均して０．５クロック期間短くすることができる。
【００６７】
【発明の効果】
以上述べたように、本発明によれば、ライト動作またはリード動作を可及的に短時間で行うことができる。
【図面の簡単な説明】
【図１】本発明によるデータ送受信装置の第１の実施の形態の構成を示すブロック図。
【図２】第１の実施の形態の動作を説明するタイミングチャート。
【図３】本発明によるデータ送受信装置の第２の実施の形態の構成を示すブロック図。
【図４】第２の実施の形態の動作を説明するタイミングチャート。
【図５】本発明によるデータ送受信装置の第４の実施の形態の構成を示すブロック図。
【図６】従来のデータ送受信装置の構成を示すブロック図。
【図７】従来のデータ送受信装置の動作を説明するタイミングチャート。
【図８】従来のデータ送受信装置の構成を示すブロック図。
【符号の説明】
１ マスタ部
２ マスタ側ライト制御回路
３ マスタ側リード制御回路
５ マスタ側制御部
１１〜１９ フリップフロップ回路
３２，３３，３６，３７ 制御信号用バス
３４，３５ データバス
４０ スレーブ部
４２ スレーブ側ライト制御回路
４３ スレーブ側リード制御回路
４５ スレーブ側制御部
５１〜５９ フリップフロップ回路
【発明の属する技術分野】
本発明は動作クロック周波数が異なるマスタ部とスレーブ部間でハンドシェークによってデータを送受信するデータ送受信装置に関する。
【０００２】
【従来の技術】
動作クロック周波数が異なるマスタ部とスレーブ部間でハンドシェークによってデータを送受信する、従来のデータ送受信装置の構成を図６に示す。この従来のデータ送受信装置は、マスタ部からスレーブ部にデータを送信するものであって、マスタ側ライト制御回路２およびフリップフロップ回路２１〜２４を有するマスタ部と、スレーブ側ライト制御回路４２およびフリップフロップ回路６１〜６５を有するスレーブ部と、制御信号用バス３２，３６と、データバス３４と、を備えている。
【０００３】
フリップフロップ回路２１はマスタ側の動作クロック信号でＷＲＩＴＥ信号を同期化して制御信号用バス３２を介してフリップフロップ回路６１に送出する。フリップフロップ回路６１は制御信号用バス３２を介して送られてきたＷＲＩＴＥ信号を、スレーブ側の動作クロック信号で同期化してフリップフロップ回路６２に送出する。フリップフロップ回路６２はフリップフロップ回路６１の出力を、スレーブ側の動作クロック信号で同期化してスレーブ側ライト制御回路４２に送出する。
【０００４】
フリップフロップ回路２２はライトデータＷＲＩＴＥＤＡＴＡをマスタ側の動作クロック信号で同期化してデータバス３４を介してフリップフロップ回路６３に送出する。フリップフロップ回路６３は、データバス３４を介して送られてきたライトデータＷＲＩＴＥＤＡＴＡをスレーブ側の動作クロック信号で同期化してフリップフロップ回路６４に送出する。フリップフロップ回路６４は、フリップフロップ回路６３の出力をスレーブ側の動作クロック信号で同期化してスレーブ側ライト制御回路４２に送出する。
【０００５】
フリップフロップ回路６５はデータの書込みを許可するＲＥＡＤＹ信号を、スレーブ側の動作クロック信号で同期化して制御信号用バス３６を介してフリップフロップ回路２３に送出する。フリップフロップ回路２３は制御信号用バス３６を介して送られてくるＲＥＡＤＹ信号をマスタ側の動作クロック信号で同期化してフリップフロップ回路２４に送出する。フリップフロップ回路２４はフリップフロップ回路２３の出力を、マスタ側の動作クロック信号で同期化してマスタ側ライト制御回路２に送出する。
【０００６】
次にこの従来のデータ送受信装置の動作を図７（ａ）を参照して説明する。
【０００７】
１）マスタ側ライト制御回路２はスレーブ側ライト制御回路４２からフリップフロップ回路６５および制御信号用バス３６を介して送られてくるＲＥＡＤＹ信号を２段のフリップフロップ回路２３，２４を用いてマスタ側動作クロック信号で同期化している。そしてこの同期化したＲＥＡＤＹ信号の値が「０」になっているときに書込み動作（ライト動作）を開始する。ライト動作を開始するときは、マスタ側ライト制御回路２はライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ２２を介してデータバス３４に送出するとともにＷＲＩＴＥ信号の値を「１」にし、フリップフロップ回路２１を介して制御用バス３２に送出する（図７（ａ）のタイミングＴ１参照）。
【０００８】
２）スレーブ側ライト制御回路４２は、制御用バス３２を介して送られてきて２段のフリップフロップ回路６１，６２で同期化されたＷＲＩＴＥ信号の値が「１」になっているのを検出すると、データバス３４を介して送られてきて２段のフリップフロップ６３，６４で同期化されたライトデータＷＲＩＴＥＤＡＴＡを取込む。そして、ライトデータＷＲＩＴＥＤＡＴＡの取込みが完了すると、ＲＥＡＤＹ信号の値を「１」にし、フリップフロップ回路６５を介して制御信号用バス３６に送出する（図７（ａ）のタイミングＴ２参照）。
【０００９】
３）マスタ側ライト制御回路２は２段のフリップフロップ回路２３，２４で同期化されたＲＥＡＤＹ信号の値が「１」になったのを検出すると、ライトデータＷＲＩＴＥＤＡＴＡが受信されたことを知り、ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回路２１を介して制御信号用バス３２に送出する（図７（ａ）のタイミングＴ３参照）。
【００１０】
４）スレーブ側ライト制御回路４２は、制御信号用バス３２およびフリップフロップ６１，６２を介して受信したＷＲＩＴＥ信号の値が「０」になっているのを検出すると、ＲＥＡＤＹ信号の値を「０」にし、フリップフロップ回路６５を介して制御信号用バス３６に送出する（図７（ａ）のタイミングＴ４参照）。
【００１１】
５）ライト動作が行われていないときはＷＲＩＴＥ信号とＲＥＡＤＹ信号の値は共に「０」になっている（図７（ａ）のタイミングＴ５参照）。
【００１２】
以上の１）〜５）の手順を行うことにより、１回の書込み動作が行われる。そして再び書込み動作を行う場合は、１）〜５）の手順を繰り返す。
【００１３】
次にマスタ部がスレーブ部からデータを受け取るとき、つまりリード動作を行うときの従来のデータ送受信装置の構成を図８に示す。この従来のデータ送受信装置は、マスタ側リード制御回路３およびフリップフロップ回路２５〜２９を有するマスタ部と、スレーブ側リード制御回路４３およびフリップフロップ回路６６〜６９を有するスレーブ部と、制御信号用バス３３，３７と、データバス３５とを備えている。
【００１４】
マスタ側リード制御回路３はＲＥＡＤ信号をマスタ側動作クロック信号を用いてフリップフロップ回路２５で同期化し、制御信号用バス３３に送出する。この制御信号用バス３３を介して送られてきたＲＥＡＤ信号は、スレーブ側動作クロック信号を用いてフリップフロップ回路６６，６７において同期化され、スレーブ側リード制御回路４３に取り込まれる。
【００１５】
スレーブ側リード制御回路４３は、リードデータＲＥＡＤＤＡＴＡを、フリップフロップ回路６８においてスレーブ側動作クロック信号で同期化し、データバス３５に送出する。
【００１６】
データバス３５を介して送られてきたリードデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信号を用いてフリップフロップ回路２６，２７において同期化され、マスタ側リード制御回路３に取り込まれる。
【００１７】
また、スレーブリード制御回路４３はＲＥＡＤＹ信号を、フリップフロップ回路６９においてスレーブ側動作クロック信号で同期化し、制御信号用バス３７に送出する。
【００１８】
制御信号用バス３７に送られてきたＲＥＡＤＹ信号は、マスタ側動作クロック信号を用いてフリップフロップ回路２８，２９において同期化され、マスタ側リード制御回路３に取り込まれる。
【００１９】
次に図８に示す従来のデータ送受信装置の動作を図７（ｂ）を参照して説明する。
【００２０】
ａ）マスタ側リード制御回路３は、スレーブ側リード制御回路４３から、フリップフロップ回路６９，制御信号用バス３７、およびフリップフロップ回路２８，２９を介して送られてくるＲＥＡＤＹ信号の値が「０」になっていることを確認し、ＲＥＡＤ信号の値を「１」にしてリード動作を開始し、ＲＥＡＤ信号をフリップフロップ回路２５を介して制御信号用バス３３に送出する（図７（ｂ）のタイミングＴ１参照）。
【００２１】
ｂ）スレーブ側リード制御回路４３はフリップフロップ回路６６，６７を介して受信したＲＥＡＤ信号の値が「１」になっている、すなわちリード要求があったことを検出し、リードデータの準備をする。リードデータの用意が整うと、リードデータＲＥＡＤＤＡＴＡをフリップフロップ回路６８を介してデータバス３５に送出するとともに、ＲＥＡＤＹ信号の値を「１」にし、このＲＥＡＤＹ信号をフリップフロップ回路６９を介して制御信号用バス３７に送出する（図７（ｂ）のタイミングＴ２参照）。
【００２２】
ｃ）マスタ側リード制御回路３は、フリップフロップ回路２８，２９を介して送られてきたＲＥＡＤＹ信号の値が「１」になっている、すなわちリードデータＲＥＡＤＤＡＴＡが送信されてきていることを確認し、フリップフロップ回路２６，２７を介してリードデータＲＥＡＤＤＡＴＡの値を取り込み、この取り込みが完了すると、ＲＥＡＤ信号の値を「０」にし、フリップフロップ回路２５を介して制御信号用バス３３に送出する（図７（ｂ）のタイミングＴ３参照）。
【００２３】
ｄ）スレーブ側リード制御回路４３は、フリップフロップ回路６６，６７を介して受信したＲＥＡＤ信号の値が「０」になっていることを確認し、ＲＥＡＤＹ信号の値を「０」にし、このＲＥＡＤＹ信号をフリップフロップ回路６９を介して制御信号用バス３７に送出する（図７（ｂ）のタイミングＴ４参照）。
【００２４】
ｅ）リード動作が行われていないときはＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」になっている（図７（ｂ）のタイミングＴ５参照）。
【００２５】
以上のａ）〜ｅ）の手順を行うことにより１回の読込み動作が行われる。そして再び読込み動作を行う場合は、ａ）〜ｅ）の手順を繰り返す。
【００２６】
【発明が解決しようとする課題】
上述の図６や図８に示す従来のデータ送受信装置においては、ＷＲＩＴＥ信号やＲＥＡＤ信号などの制御信号を同期化するための期間や、受信データを同期化するための期間が存在する。受信データを同期化するための期間は、正しいデータを受けとるために本質的に必要であるが、その後に制御信号を同期化するための期間は、データ送受信が行われていないので、無駄に時間を消費していることになる。複数回のリード・ライトを繰り返す場合、その回数だけ多くの時間を消費することになる。
【００２７】
本発明は上記事情を考慮してなされたものであって、リード動作またはライト動作を可及的に短時間で行うことのできるデータ送受信装置を提供することを目的をする。
【００２８】
【課題を解決するための手段】
本発明によるデータ送受信装置の第１の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときに書き込み要求を示すＷＲＩＴＥ信号およびライトデータを前記第１のクロック信号で同期化して制御信号用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側ライト制御回路を有するマスタ部と、前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロック信号で同期化された前記ライトデータを取り込み、前記ライトデータの取り込みが完了したときに前記ＲＥＡＤＹ信号を活性状態にして出力するスレーブ側ライト制御回路と、前記制御信号用バス上で前記ＷＲＩＴＥ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側ライト制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側ライト制御回路に送出するフリップフロップ回路とを有するスレーブ部と、を備えたことを特徴とする。
【００２９】
このように構成された本発明によるデータ送受信装置によれば、制御信号用バス上でＷＲＩＴＥ信号が活性状態から不活性状態に変化したときにスレーブ部のフリップフロップ回路がリセットされ、これによりＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の場合に比べて、ＷＲＩＴＥ信号が不活性状態になってからＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮することが可能となり、ライト動作を可及的に短時間で行うことができる。
【００３０】
また、本発明によるデータ送受信装置の第２の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときにリード要求を示すＲＥＡＤ信号を前記第１のクロック信号で同期化して制御信号用バスに送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記第１のクロック信号で同期化されたリードデータを取り込み、このリードデータの取り込みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの不活性状態のＲＥＡＤ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側リード制御回路を有するマスタ部と、前記ＲＥＡＤ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状態のときに前記リードデータを前記第２のクロック信号で同期化してデータバスに送出し、前記リードデータの送信が完了したときに前記ＲＥＡＤＹ信号を活性状態にして送出するスレーブ側リード制御回路と、前記制御信号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側リード制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側リード制御回路に送出するフリップフロップ回路とを有するスレーブ部と、を備えたことを特徴とする。
【００３１】
このように構成された本発明によるデータ送受信装置によれば、制御信号用バス上でＲＥＡＤ信号が活性状態から不活性状態に変化したときにスレーブ部のフリップフロップ回路がリセットされ、これによりＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の場合に比べて、ＲＥＡＤ信号が不活性状態になってからＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮することが可能となり、リード動作を可及的に短時間で行うことができる。
【００３２】
【発明の実施の形態】
本発明によるデータ送受信装置の実施の形態を図面を参照して説明する。
【００３３】
（第１の実施の形態）
本発明によるデータ送受信装置の第１の実施の形態の構成を図１に示す。この実施の形態のデータ送受信装置は、マスタ部１と、スレーブ部４０と、制御信号用バス３２，３６と、データバス３４とを備え、マスタ部１からスレーブ部４０にデータを送信するものである。マスタ部１はマスタ側ライト制御回路２と、フリップフロップ回路１１〜１４とを有している。スレーブ部４０はスレーブ側ライト制御回路４２と、フリップフロップ回路５１〜５５とを有している。
【００３４】
マスタ側ライト制御回路２は、ライト要求を示すＷＲＩＴＥ信号を、マスタ側動作クロック信号を用いてフリップフロップ回路１１で同期化し、制御信号用バス３２に送出する。この同期化されたＷＲＩＴＥ信号はスレーブ側動作クロック信号を用いてフリップフロップ回路５１，５２において同期化され、スレーブ側ライト制御回路４２に取り込まれる。なお、フリップフロップ回路５１，５２はフリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３５】
また、マスタ側ライト制御回路２はライトデータＷＲＩＴＥＤＡＴＡをマスタ側動作クロック信号を用いてフリップフロップ回路１２において同期化し、データバス３４に送出する。この同期化されたライトデータＷＲＩＴＥＤＡＴＡは、スレーブ側動作クロック信号を用いてフリップフロップ回路５３，５４において同期化され、スレーブ側ライト制御回路４２に取り込まれる。
【００３６】
なお、フリップフロップ回路１２，５３，５４はフリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３７】
スレーブ側ライト制御回路４２は、ＲＥＡＤＹ信号を、スレーブ側動作クロック信号を用いてフリップフロップ回路５５において同期化し、制御信号用バス３６に送出する。このＲＥＡＤＹ信号はマスタ側動作クロック信号を用いて２段のフリップフロップ回路１３，１４において同期化され、マスタ側ライト制御回路２に取り込まれる。なお、フリップフロップ回路１３，１４，５５は、フリップフロップ回路１１によって同期化された値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３８】
次に本実施の形態の動作を図２を参照して説明する。
【００３９】
１）マスタ側ライト制御回路２はフリップフロップ回路１３，１４によって同期化されたＲＥＡＤＹ信号の値が「０」になっていることを確認し、ライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ回路１２によって同期化し、データバス３４に送出するとともに、ＷＲＩＴＥ信号の値を「１」にし、フリップフロップ回路１１を介して制御信号用バス３２に送出する（図２（ａ）のタイミングｔ１参照）。
【００４０】
２）スレーブ側ライト制御回路４２はフリップフロップ回路５１，５２によって同期化されたＷＲＩＴＥ信号の値が「１」になったこと、すなわちライト要求されていることを検出し、ライトデータＷＲＩＴＥＤＡＴＡをフリップフロップ回路５３，５４を介して取り込む。そしてライトデータＷＲＩＴＥＤＡＴＡの取り込みが完了すると、ＲＥＡＤＹ信号の値を「１」にしてフリップフロップ回路５５を介して制御信号用バス３６に送出する（図２（ａ）のタイミングｔ２参照）。
【００４１】
３）マスタ側ライト制御回路２は、フリップフロップ回路１３，１４によって同期化されたＲＥＡＤＹ信号の値が「１」になること、すなわちライトデータＷＲＩＴＥＤＡＴＡが受信されたことを検出すると、ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回路１１に送出する（図２（ａ）のタイミングｔ３参照）。
【００４２】
４）すると、値が「０」のＷＲＩＴＥ信号はマスタ側動作クロック信号を用いてフリップフロップ回路１１によって同期化され、制御信号用バス３２に送出される。そして、このＷＲＩＴＥ信号によってスレーブ側のフリップフロップ回路５１〜５５が全てリセットされる。すなわちフリップフロップ回路５５の出力であるＲＥＡＤＹ信号の値は「０」となる（図２（ａ）のタイミングｔ４参照）。
【００４３】
５）ライト動作が行われていないときは、ＷＲＩＴＥ信号とＲＥＡＤＹ信号の値はともに「０」となっている（図２（ａ）のタイミングｔ５参照）。
【００４４】
なお、図２（ｂ）には上記タイミングｔ１〜ｔ５に対応する従来のデータ送受信装置のライト動作のタイミングＴ１〜Ｔ５を比較のために並記している。
【００４５】
この図２に示すタイミングチャートから分かるように、本実施の形態のデータ送受信装置においては、値が「０」のＷＲＩＴＥ信号によってスレーブ側のフリップフロップ５１、５２、５５が同時にリセットされるため、従来の場合に比べて、ＷＲＩＴＥ信号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」になるまでの期間を短縮することが可能となり、ライト動作を可及的に短時間で行うことができる。
【００４６】
（第２の実施の形態）
次に、本発明によるデータ送受信装置の第２の実施の形態の構成を図３に示す。この実施の形態のデータ送受信装置は、マスタ部１Ａと、スレーブ部４０Ａと、制御信号用バス３３，３７と、データバス３５とを備え、マスタ部１Ａがスレーブ部４０Ａからデータを受信するものである。マスタ部１Ａはマスタ側リード制御回路３と、フリップフロップ回路１５〜１９とを有している。スレーブ部４０Ａはスレーブ側リード制御回路４３と、フリップフロップ回路５６〜５９とを有している。
【００４７】
マスタ側リード制御回路３は、リード要求を示すＲＥＡＤ信号を、マスタ側動作クロック信号を用いてフリップフロップ回路１５で同期化し、制御信号用バス３３に送出する。この同期化されたＲＥＡＤ信号はスレーブ側動作クロック信号を用いてフリップフロップ回路５６，５７において同期化され、スレーブ側リード制御回路４３に取り込まれる。なお、フリップフロップ回路５６，５７はフリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００４８】
また、スレーブ側リード制御回路４３はリードデータＲＥＡＤＤＡＴＡをスレーブ側動作クロック信号を用いてフリップフロップ回路５８において同期化し、データバス３５に送出する。この同期化されたリードデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信号を用いてフリップフロップ回路１６，１７において同期化され、マスタ側リード制御回路３に取り込まれる。
【００４９】
なお、フリップフロップ回路１６，１７，５８はフリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００５０】
スレーブ側リード制御回路４３は、ＲＥＡＤＹ信号を、スレーブ側動作クロック信号を用いてフリップフロップ回路５９において同期化し、制御信号用バス３７に送出する。このＲＥＡＤＹ信号はマスタ側動作クロック信号を用いて２段のフリップフロップ回路１８，１９において同期化され、マスタ側リード制御回路３に取り込まれる。なお、フリップフロップ回路１８，１９，５９は、フリップフロップ回路１５によって同期化された、値が「０」のＲＥＡＤ信号によってリセットされる。
【００５１】
次に本実施の形態の動作を図４を参照して説明する。
【００５２】
１）マスタ側リード制御回路３はフリップフロップ回路１８，１９によって同期化されたＲＥＡＤＹ信号の値が「０」になっていることを確認し、リード動作を開始する。このリード動作の開始はＲＥＡＤ信号の値を「１」にすることによって行い、このＲＥＡＤ信号をフリップフロップ回路１５を介して制御信号用バス３３に送出する（図４（ａ）のタイミングｔ１参照）。
【００５３】
２）スレーブ側リード制御回路４３はフリップフロップ回路５６，５７によって同期化されたＲＥＡＤ信号の値が「１」になったこと、すなわちリード要求されていることを検出し、リードデータＲＥＡＤＤＡＴＡをフリップフロップ回路５８によって同期化し、データバス３５に送出するとともに、ＲＥＡＤＹ信号の値を「１」にしてフリップフロップ回路５９を介して制御信号用バス３７に送出する（図４（ａ）のタイミングｔ２参照）。
【００５４】
３）マスタ側リード制御装置３は、フリップフロップ回路１８，１９によって同期化されたＲＥＡＤＹ信号の値が「１」になること、すなわちリードデータＲＥＡＤＤＡＴＡが送信されたことを検出すると、リードデータＲＥＡＤＤＡＴＡを直ちに取り込み、このリードデータの取り込みが完了するとＲＥＡＤ信号の値を「０」にし、フリップフロップ回路１５に送出する（図４（ａ）のタイミングｔ３参照）。
【００５５】
４）すると、値が「０」のＲＥＡＤ信号はマスタ側動作クロック信号を用いてフリップフロップ回路１５によって同期化され、制御信号用バス３３に送出される。そして、このＲＥＡＤ信号によってスレーブ側のフリップフロップ回路５６〜５９が全てリセットされる。すなわちフリップフロップ回路５９の出力であるＲＥＡＤＹ信号の値は「０」となる（図４（ａ）のタイミングｔ４参照）。
【００５６】
５）リード動作が行われていないときは、ＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」となっている（図４（ａ）のタイミングｔ５参照）。
【００５７】
なお、図４（ｂ）には上記タイミングｔ１〜ｔ５に対応する従来のデータ送受信装置のリード動作のタイミングＴ１〜Ｔ５を比較のために並記している。
【００５８】
この図４（ａ）に示すタイミングチャートから分かるように、本実施の形態のデータ送受信装置においては、値が「０」のＲＥＡＤ信号によってスレーブ側のフリップフロップ５６、５７、５８、５９が同時にリセットされるため、従来の場合に比べて、ＲＥＡＤ信号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」になるまでの期間を短縮することが可能となり、リード動作を可及的に短時間で行うことができる。
【００５９】
（第３の実施の形態）
次に、本発明によるデータ送受信装置の第３の実施の形態を説明する。この第３の実施の形態のデータ送受信装置は、第１の実施の形態のデータ送受信装置と、第２の実施の形態のデータ送受信装置とを備えた構成となっている。この第３の実施の形態のデータ送受信装置は、リード動作及びライト動作を可及的に短時間で行うことができることは言うまでもない。なお、この第３の実施の形態においては、ライト用およびリード用それぞれにＲＥＡＤＹ信号が存在している。これらの２つのＲＥＡＤＹ信号を、１つにまとめた場合を第４の実施の形態として説明する。
【００６０】
（第４の実施の形態）
本発明によるデータ送受信装置の第４の実施の形態の構成を図５に示す。この第４の実施の形態のデータ送受信装置は、マスタ部１Ｂと、スレーブ部４０Ｂと、制御信号用バス３２，３３，３６と、データバス３４，３５とを、備えている。マスタ部１Ｂは、マスタ側制御部５と、フリップフロップ回路１１〜１７と、ＯＲ回路２０と、を備えている。マスタ側制御部５は、マスタ側ライト制御回路２と、マスタ側リード制御回路３とを有している。スレーブ部４０Ｂは、スレーブ側制御部４５と、フリップフロップ回路５１〜５８と、ＯＲ回路６０とを備えている。スレーブ側制御部４５は、スレーブ側ライト制御回路４２と、スレーブ側リード制御回路４３と、ＯＲ回路４４と、を有している。
【００６１】
ＯＲ回路２０は、ＷＲＩＴＥ信号とＲＥＡＤ信号との論理和をフリップフロップ回路１３，１４のリセット端子に送出する。したがって、ライト動作のときには、ＷＲＩＴＥ信号が「１」から「０」に遷移することによってフリップフロップ回路１３，１４がリセットされ、リード動作のときには、ＲＥＡＤ信号が「１」から「０」に遷移することによってフリップフロップ回路１３，１４がリセットされ、第１および第２の実施の形態の場合と同様な動作をするように構成されていることになる。
【００６２】
ＯＲ回路４４は、スレーブ側ライト制御回路４２またはスレーブ側リード制御回路４３からＲＥＡＤＹ信号をフリップフロップ回路５５に送出する。
【００６３】
ＯＲ回路６０は、ＷＲＩＴＥ信号とＲＥＡＤ信号との論理和をフリップフロップ回路５５のリセット端子に送出する。ライト動作のときには、ＷＲＩＴＥ信号が「１」から「０」に遷移することによってフリップフロップ回路５５がリセットされ、リード動作のときには、ＲＥＡＤ信号が「１」から「０」に遷移することによってフリップフロップ回路５５がリセットされ、第１および第２の実施の形態の場合と同様な動作をするように構成されていることになる。
【００６４】
他の構成要素は、第１および第２の実施の形態で説明したと同様な動作をする。
【００６５】
この実施の形態のデータ送受信装置もライト動作およびリード動作を可及的に短時間で行うことができる。また、ＲＥＡＤＹ信号を共通化したことにより、ハードウエア資源を節約することができる。
【００６６】
上記第１乃至第４の実施の形態においては、マスタ部およびスレーブ部のいずれも受信信号を、それぞれの動作クロック信号の立ち上がりエッジを用いて２個のフリップフロップ回路で同期化していたが、上記２個のフリップフロップ回路のうち、１個のフリップフロップ回路を上記クロック信号の立ち上がりエッジで動作させ、他のフリップフロップ回路を上記クロック信号の立ち下がりエッジで動作させる（例えば上記他のフリップフロップ回路にインバータ回路を介して上記クロック信号を入力する）ように、構成しても良い。このように構成すると同期化の期間を上記実施の形態の場合より平均して０．５クロック期間短くすることができる。
【００６７】
【発明の効果】
以上述べたように、本発明によれば、ライト動作またはリード動作を可及的に短時間で行うことができる。
【図面の簡単な説明】
【図１】本発明によるデータ送受信装置の第１の実施の形態の構成を示すブロック図。
【図２】第１の実施の形態の動作を説明するタイミングチャート。
【図３】本発明によるデータ送受信装置の第２の実施の形態の構成を示すブロック図。
【図４】第２の実施の形態の動作を説明するタイミングチャート。
【図５】本発明によるデータ送受信装置の第４の実施の形態の構成を示すブロック図。
【図６】従来のデータ送受信装置の構成を示すブロック図。
【図７】従来のデータ送受信装置の動作を説明するタイミングチャート。
【図８】従来のデータ送受信装置の構成を示すブロック図。
【符号の説明】
１ マスタ部
２ マスタ側ライト制御回路
３ マスタ側リード制御回路
５ マスタ側制御部
１１〜１９ フリップフロップ回路
３２，３３，３６，３７ 制御信号用バス
３４，３５ データバス
４０ スレーブ部
４２ スレーブ側ライト制御回路
４３ スレーブ側リード制御回路
４５ スレーブ側制御部
５１〜５９ フリップフロップ回路
Claims (5)
- ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときに書き込み要求を示すＷＲＩＴＥ信号およびライトデータを前記第１のクロック信号で同期化して制御信号用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側ライト制御回路を有するマスタ部と、
前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロック信号で同期化された前記ライトデータを取り込み、前記ライトデータの取り込みが完了したときに前記ＲＥＡＤＹ信号を活性状態にして出力するスレーブ側ライト制御回路と、前記制御信号用バス上で前記ＷＲＩＴＥ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側ライト制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側ライト制御回路に送出するフリップフロップ回路とを有するスレーブ部と、
を備えたことを特徴とするデータ送受信装置。 - マスタ部は、前記制御信号用バスを介して送られてくる前記ＲＥＡＤＹ信号を前記第１のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を前記マスタ側ライト制御回路に送出する縦続接続された２個のフリップフロップ回路を有し、前記２個のフリップフロップ回路は前記ＷＲＩＴＥ信号が活性状態から不活性状態に変化するときにリセットされることを特徴とする請求項１記載のデータ送受信装置。
- ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときにリード要求を示すＲＥＡＤ信号を前記第１のクロック信号で同期化して制御信号用バスに送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記第１のクロック信号で同期化されたリードデータを取り込み、このリードデータの取り込みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの不活性状態のＲＥＡＤ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側リード制御回路を有するマスタ部と、
前記ＲＥＡＤ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状態のときに前記リードデータを前記第２のクロック信号で同期化してデータバスに送出し、前記リードデータの送信が完了したときに前記ＲＥＡＤＹ信号を活性状態にして送出するスレーブ側リード制御回路と、前記制御信号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側リード制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側リード制御回路に送出するフリップフロップ回路とを有するスレーブ部と、
を備えたことを特徴とするデータ送受信装置。 - マスタ部は、前記制御信号用バスを介して送られてくる前記ＲＥＡＤＹ信号を前記第１のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を前記マスタ側リード制御回路に送出する縦続接続された２個のフリップフロップ回路を有し、前記２個のフリップフロップ回路は前記ＲＥＡＤ信号が活性状態から不活性状態に変化するときにリセットされることを特徴とする請求項３記載のデータ送受信装置。
- ＲＥＡＤＹ信号を第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときに書き込み要求を示すＷＲＩＴＥ信号およびライトデータを前記第１のクロック信号で同期化して制御信号用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側ライト制御回路と、前記ＲＥＡＤＹ信号を前記第１のクロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態のときにリード要求を示すＲＥＡＤ信号を前記第１のクロック信号で同期化して制御信号用バスに送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化したことを検出した場合に前記第１のクロック信号で同期化されたリードデータを取り込み、このリードデータの取り込みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの不活性状態のＲＥＡＤ信号を前記第１のクロック信号で同期化して前記制御信号用バスに送出するマスタ側リード制御回路と、を有するマスタ部と、
前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数が異なる第２のクロック信号で同期化して取り込み、前記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロック信号で同期化された前記ライトデータを取り込み、前記ライトデータの取り込みが完了したときに前記ＲＥＡＤＹ信号を活性状態にして出力するスレーブ側ライト制御回路と、前記ＲＥＡＤ信号を前記第２のクロック信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状態のときに前記リードデータを前記第２のクロック信号で同期化してデータバスに送出し、前記リードデータの送信が完了したときに前記ＲＥＡＤＹ信号を活性状態にして送出するスレーブ側リード制御回路と、前記制御信号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状態に変化するときにリセットされ、かつ前記スレーブ側リード制御回路から出力された前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側リード制御回路に送出するフリップフロップ回路とを有するスレーブ部と、
備えたことを特徴とするデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218564A JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218564A JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033723A JP2002033723A (ja) | 2002-01-31 |
| JP3580763B2 true JP3580763B2 (ja) | 2004-10-27 |
Family
ID=18713489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218564A Expired - Fee Related JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580763B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4447341B2 (ja) | 2004-01-30 | 2010-04-07 | パナソニック株式会社 | 情報処理装置 |
-
2000
- 2000-07-19 JP JP2000218564A patent/JP3580763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033723A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856696B2 (ja) | ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置 | |
| JP4565459B2 (ja) | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 | |
| JP4272515B2 (ja) | 位相補正回路 | |
| US20060149989A1 (en) | Method and apparatus for generating a second signal having a clock based on a second clock from a first signal having a first clock | |
| US7793021B2 (en) | Method for synchronizing a transmission of information and a device having synchronizing capabilities | |
| JP3919990B2 (ja) | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 | |
| US6097775A (en) | Method and apparatus for synchronously transferring signals between clock domains | |
| CN110768778B (zh) | 一种单线通信电路、通信方法及通信系统 | |
| JP3580763B2 (ja) | データ送受信装置 | |
| CN116126771A (zh) | 一种两线spi的通信系统及方法 | |
| JP2005293353A (ja) | データ転送回路 | |
| EP3739463B1 (en) | Circuit for asynchronous data transfer | |
| KR20150037898A (ko) | 클록 도메인 간의 데이터 전송 | |
| JP3604637B2 (ja) | 非同期転送装置および非同期転送方法 | |
| JP3161420B2 (ja) | 非同期インタフェースシステム | |
| JP4290412B2 (ja) | データ転送装置 | |
| JP5910557B2 (ja) | 通信システム | |
| JP3463212B2 (ja) | データ伝達装置 | |
| JP2625008B2 (ja) | 並列同期化回路 | |
| JP2008294708A (ja) | クロック乗せ替え回路 | |
| JP4750505B2 (ja) | クロック切り換え回路 | |
| JP3246487B2 (ja) | 半導体集積回路とその制御信号の生成方法 | |
| JP3408402B2 (ja) | 磁気カードリーダのデータ処理方法 | |
| JPH05108564A (ja) | データ転送バスシステム | |
| JP3037174B2 (ja) | シリアルデータ伝送装置及びシリアルデータ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |