JP5910557B2 - 通信システム - Google Patents

Description

本発明は、１つのマスタノードと複数のスレーブノードとが、少なくともクロック信号線がデイジーチェイン接続されている通信線を介して通信を行う通信システムに関する。

メインマイコンと、複数のＩＣとが共通の通信線を介して接続される通信システムにおいては、通信相手を特定するため、複数のＩＣの夫々に固有のＩＤを設定する必要がある。ＩＤを設定する方式には、各ＩＣに設定用の端子を設けることも考えられるが、コスト的に問題がある。特許文献１には、以下のような構成が開示されている。メインマイコンが、通信ラインにベースとなるアドレスを出力し、そのアドレスを受信したＩＣは、当該アドレスを自身のＩＤとして設定する。そして、そのアドレスをインクリメントした値を次段のＩＣに送信し、次段のＩＣは、そのアドレスを自身のＩＤとして設定すると共に、インクリメントした値を次段のＩＣに送信する、という処理を順次行う。これにより、各ＩＣに固有のＩＤが設定される。

特開２００９−１５６６３３号公報

しかしながら、特許文献１の方式では、アドレスを送信するために複数の信号線が必要であると共に、アドレスを設定するために各ＩＣの内部で複雑な処理を行う必要があり、省配線化やＩＣの小型化・簡素化等の観点から問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単な構成及び設定処理によって、各スレーブノードに固有のＩＤを設定できる通信システムを提供することにある。

請求項１記載の通信システムによれば、通信線の１つは、マスタノードと複数のスレーブノードとの間にデイジーチェイン接続されているクロック信号線である。マスターノードは、電源投入後のＩＤ設定期間においてスレーブノードに対するクロック信号の出力を開始し、スレーブノードは、クロック信号が入力されると、クロック信号遅延手段が、当該クロック信号を１クロック周期以上遅延させて次段のスレーブノードに出力すると共に、カウント手段がクロック信号の入力パルス数をカウントする。

そして、ＩＤ設定手段は、終了判定手段がＩＤ設定期間の終了を判定すると、カウント手段における入力パルス数のカウント値に基づいて、自身のスレーブノードＩＤを設定する。したがって、スレーブノードは、マスタノードより送信されるクロック信号の入力パルス数をカウントするだけで、自身のスレーブノードＩＤを設定できる。この場合、クロック信号は、次段のスレーブノードに１クロック周期以上遅延された状態で伝送されるので、複数のマスタノードがそれぞれ異なるスレーブノードＩＤを設定できる。

第１実施形態であり、（ａ）は通信システムの概略的な動作を示すタイミングチャート、（ｂ）は通信システムの構成を示す図 マイコンと複数のＩＣとの間における通信線の接続形態例を示す図 通信システムの概略的な動作を示すフローチャート （ａ）はＩＣの構成を示す機能ブロック図、（ｂ）は１クロックディレイ信号処理部の詳細構成を示す図 ＩＣ側の動作を中心に示すタイミングチャート マイコン及びＩＣの処理を示すフローチャート カウンタ値に応じたＩＤの設定例を示す図 第２実施形態を示す図４（ａ）相当図 第３実施形態を示す図４（ａ）相当図 図６相当図

（第１実施形態）
先ず、構成及び動作の概要について図１から図３を参照して説明する。図１（ｂ）において、マイコン１（マスタノード）と複数のＩＣ２（スレーブノード）とは、通信線のうち少なくともクロック信号線３がデイジーチェイン接続されている。例えば図２（ａ）は、クロック信号線３及び通信データ線４の双方がデイジーチェイン接続されている場合であり、図２（ｂ）は、クロック信号線３のみがデイジーチェイン接続されている場合である。これらの何れの接続形態を採用しても良い。

マイコン１は、例えば通信システムの起動時に、各ＩＣ２をＩＤ設定モードに移行させる。例えば、通信データ線４を介してコマンドを送信したり、或いはクロック信号線３に送信する信号パターンをコマンドに対応した特殊なパターンとすることで、各ＩＣ２にＩＤ設定モードへの移行を促す（図３；Ｓ１）。それから、マイコン１は、ＩＣ２（１）に対してクロック信号ＳＣＫを出力する（Ｓ２）。ＩＣ２（１）は、入力されたクロック信号ＳＣＫの最初のクロックパルスをマスクして（或いは、１クロック分遅延させて）次段のＩＣ２（２）に出力する。

すると、ＩＣ２（２）も、自身に入力されたクロック信号ＳＣＫの１クロック目をマスクして次段のＩＣ２（３）に出力する。以降、下流のＩＣ２も順次同じ動作を行う。そして、最下流に位置するＩＣ２（ｎ）に、クロック信号ＳＣＫが２クロック分入力された時点で、その次段に接続されているマイコン１に一順したクロック信号ＳＣＫが入力される。すると、マイコン２は、その時点でクロック信号ＳＣＫの出力を所定期間に亘り停止させることでＩＤ設定モードが終了する（Ｓ４，Ｓ５）。

以上のＩＤ設定期間において、各ＩＣ２が自身に入力されるクロック信号ＳＣＫのクロック数をカウントすることで（Ｓ３）、それぞれのカウント値が各ＩＣ２のユニークなＩＤとなる。図１（ａ）に示す例では、ＩＣ２（１）のＩＤは「５」，ＩＣ２（２）のＩＤは「４」となり、順次デクリメントされたＩＤが設定されている。

次に、より詳細な構成及び動作について図４から図７を参照して説明する。図４（ａ）に示すように、ＩＣ２は、１クロックディレイ信号処理部１１（クロック信号遅延手段），クロック停止判定回路１２（終了判定手段），ＡＮＤゲート１３，カウンタ１４（カウント手段），制御回路３０（ＩＤ設定手段）を備えている。１クロックディレイ信号処理部１１は、クロック停止判定回路１２の出力信号がハイレベルを示すと、上述のように、マイコン１（或いは上流のＩＣ２）より入力されるクロック信号ＳＣＫを１クロック分遅延させて、次段のＩＣ２に出力する。

クロック停止判定回路１２は、マイコン１からのコマンドによりＩＤ設定モードへの移行を認識すると、出力信号であるモード設定信号をハイレベルにする。そして、以降にＩＤ設定用のクロック信号ＳＣＫの出力が開始されたのち、クロック信号ＳＣＫの出力が停止したことを認識すると、モード設定信号をローレベルに変化させる。モード設定信号は、１クロックディレイ信号処理部１１，ＡＮＤゲート１３及び制御回路３０に入力されている。

図４（ｂ）に示すように、１クロックディレイ信号処理部１１においてフリップフロップ１５及び１６は直列接続されており、その初段に位置するフリップフロップ１５の入力端子Ｄにはモード設定信号が与えられている。同様に、フリップフロップ１７及び１８も直列接続されており、その初段に位置するフリップフロップ１７の入力端子Ｄにはクロック信号ＳＣＫが与えられている。フリップフロップ１５及び１６の出力端子Ｑは、ＡＮＤゲート１９の正論理入力端子，負論理入力端子にそれぞれ接続されており、フリップフロップ１７及び１８の出力端子Ｑは、ＡＮＤゲート２０の正論理入力端子，負論理入力端子にそれぞれ接続されている。

マルチプレクサ２１の出力端子は、カウント用フリップフロップ（或いはレジスタ）２２のデータ入力端子に接続されており、フリップフロップ２２の出力端子は、加算器２３を介してマルチプレクサ２１の入力端子に接続されている。加算器２３は、入力されるデータ値に「１」を加算して出力する。マルチプレクサ２１のもう一方の入力端子には、データ値「０」が与えられている。そして、マルチプレクサ２１の切り替え制御は、ＡＮＤゲート１９の出力信号によって行われ、同信号がローレベルであれば加算器２３側が選択され、同信号がハイレベルであればデータ値「０」側が選択される。

ＡＮＤゲート２０の出力端子は、ＡＮＤゲート２４を介してフリップフロップ２２のクロック端子に接続されており、ＡＮＤゲート２４の他方の入力端子にはモード設定信号が与えられている。フリップフロップ２２のリセット端子には、ワンショットパルス回路２５の出力端子が接続されている。ワンショットパルス回路２５は、モード設定信号の立ち上がりエッジが入力されると、ローレベルのワンショットパルスを出力する。

フリップフロップ２２の出力端子は、コンパレータ２６の入力端子に接続されている。尚、各フリップフロップ１５〜１８，２２のクロック端子には、クロック信号ＳＣＫよりも短い周期のクロック信号（ＩＣ２のシステムクロック）が与えられている。コンパレータ２６は、入力されるデータ値が「０」の場合、ＡＮＤゲート２７の入力端子に信号「１」を出力する。ＡＮＤゲート２７のもう一方の入力端子には、クロック信号ＳＣＫが与えられている。ＡＮＤゲート２７は、次段のＯＲゲート２８（無効化手段）の入力端子にマスク信号SCK＿MASKを出力する。ＯＲゲート２８のもう一方の入力端子には、クロック信号ＳＣＫが与えられている。そして、ＯＲゲート２８を介して次段のＩＣ２にクロック信号ＳＣＫが出力される。

次に、本実施形態の詳細な作用について図５から図７を参照して説明する。図６に示すように、マイコン１は、電源が投入されて処理を開始すると、各ＩＣ２のＩＤ設定処理回路を起動する（Ｍ１）。ここでの「ＩＤ設定処理回路」とは、ＩＣ２のカウンタ１４によよってＩＤを設定させるクロック停止判定回路１２である。従って、「ＩＤ設定処理回路を起動」とは、前述したように、コマンドを送信してＩＤ設定モードに移行させることを意味する。これにより、各ＩＣ２のＩＤ設定処理回路が起動される（Ｓ１１，Ｓ２１，Ｓ３１）。

それから、マイコン１は、クロック信号ＳＣＫの送信を開始する（Ｍ２）。すると、各ＩＣ２は、カウンタ１４によりクロック信号ＳＣＫの入力パルス数をカウントし、１クロックディレイ信号処理部１１においてクロック信号ＳＣＫを１クロック分遅延させて、次段のＩＣ２に伝達する（Ｓ１２，Ｓ２２，Ｓ３２）。そして、各ＩＣ２は、ＩＤを設定するため、カウンタ１４によりカウント動作を行う（Ｓ１３，Ｓ２３，Ｓ３３）。

一方、マイコン１は、ＩＣ２（３）からのクロック信号ＳＣＫの入力がなければ（Ｍ３；未完了）ステップＭ２に戻りクロック信号ＳＣＫの出力を継続する。ＩＣ２（３）からのクロック信号ＳＣＫの入力があると（Ｍ３；完了）、マイコン１は、ＩＤ設定期間の終了を認識する（終了判定手段）。そして、クロック信号ＳＣＫの出力を停止してＩＤ確定処理信号を送信する（Ｍ４）。すると、各ＩＣ２はＩＤ確定処理信号を受信して各自のＩＤを確定する（Ｓ１４，Ｓ２４，Ｓ３４）。

最初に各ＩＣ２が電源投入時の起動シーケンスとしてＩＤ設定モードに移行する。または、マイコン１が各ＩＣ２にＩＤ設定モードへの移行を認識させる特殊なパターンでクロック送信を行うか、若しくはＩＤ設定モードへの移行コマンドとなる信号がその他の伝達手段を用いて伝達されると、それがＩＤ設定モードへの移行コマンドとなる。これにより、図５に示すように、各ＩＣ２ではクロック停止判定回路１２がモード設定信号をハイレベルにする。ＡＮＤゲート１９の出力信号は、ＩＣ２の起動時は各フリップフロップ１５〜１８等がリセットされているのでＡＮＤゲート１９の出力信号はハイレベルを示すが、モード設定信号がハイレベルに変化すると、フリップフロップ１５〜１８等のクロック端子に入力されているクロック信号の周期分だけハイレベルに変化する。その後はローレベルに戻る。

また、モード設定信号がハイレベルに変化すると、ワンショットパルス回路２５がローレベルのワンショットパルスを出力するので、フリップフロップ２２はリセットされる。そして、マスク信号SCK＿MASKは、フリップフロップ２２の出力データ値が「０」を示す期間だけハイレベルとなるので、ＯＲゲート２８によりクロック信号ＳＣＫの最初のローレベル変化がマスクされる。したがって、次段のＩＣ２には、クロック信号ＳＣＫが１クロック分遅延した状態で出力される。ＡＮＤゲート１３は、モード設定信号がハイレベルを示す期間にクロック信号ＳＣＫをカウンタ１４に出力するので、ＩＣ２（１），２（２），２（３）におけるカウンタ１４のカウント値は、それぞれ「４」，「３」，「２」となる。そして、マイコン１よりＩＤ確定信号が送信されると、それぞれのカウント値「４」，「３」，「２」に応じたＩＤが各ＩＣ２に設定される。

尚、図５に示すＩＤ確定信号は、例えばマイコン１がコマンドとして送信するものであったり、或いはクロック信号ＳＣＫの出力を停止した状態が所定期間継続したことからＩＣ２側で判断して、内部信号とし生成出力しても良い。各ＩＣ２のＩＤは、制御回路３０がカウンタ１４のカウンタ値を読み出して設定するが、図７（ａ）に示すように、カウンタ１４のカウンタ値をそのまま各ＩＣ２のＩＤとしても良い。制御回路３０は、設定したＩＤを用いてマイコン１との間で行う通信を制御する。

また、図７（ｂ）に示すように、変換テーブルを使用することで、各カウンタ値に対応した任意の値を設定しても良い（図７（ｂ）は昇順で設定した例）。尚、図７（ｂ）に示す変換テーブルは、ハードウェア，例えばＩＤ設定回路として構成しても良い。また、以降に通常の通信を行う場合、マスク信号SCK＿MASKはローレベルを維持するので、ＯＲゲート２８により１クロックディレイ信号処理部１１の機能は無効化される。

以上のように本実施形態によれば、通信線の１つが、マイコン１と複数のＩＣ２との間にデイジーチェイン接続されているクロック信号線３である通信システムにおいて、マイコン１は、電源投入後のＩＤ設定期間においてＩＣ２に対するクロック信号ＳＣＫの出力を開始し、ＩＣ２は、クロック信号ＳＣＫが入力されると、１クロックディレイ信号処理部１１が、クロック信号ＳＣＫを１クロック周期遅延させて次段のＩＣ２に出力すると共に、カウンタ１４がクロック信号ＳＣＫの入力パルス数をカウントする。

そして、ＩＣ２の制御回路３０は、マイコン１又はクロック停止判定回路１２がＩＤ設定期間の終了を判定すると、カウンタ１４における入力パルス数のカウント値に基づいて、自身のＩＣ２のＩＤを設定する。したがって、ＩＣ２は、マイコン１より送信されるクロック信号ＳＣＫの入力パルス数をカウントするだけで自身のＩＤを設定できる。

また、マイコン１は、デイジーチェイン接続の最後に位置するＩＣ２よりクロック信号ＳＣＫの入力があったことを認識するとクロック信号ＳＣＫの出力を停止し、クロック停止判定回路１２は、クロック信号ＳＣＫの入力が所定時間以上なければＩＤ設定モードの終了を判定するので、ＩＣ２側でＩＤ設定モードの終了判定を行うことができる。
また、ＩＣ２は、通常の通信を行う際には、ＯＲゲート２８により１クロックディレイ信号処理部１１の機能を無効化して、入力されるクロック信号ＳＣＫを遅延させずに次段のＩＣ２に出力するので、通常の通信処理においてクロック信号ＳＣＫを徒に遅延させることは回避される。

（第２実施形態）
図８に示すように、第２実施形態の１クロックディレイ信号処理部３１（クロック信号遅延手段）は、モード切替回路３２，シフトレジスタ３３，内部クロック回路３４，ＡＮＤゲート３５及び３６，ＯＲゲート３７で構成されている。クロック信号ＳＣＫは、ＡＮＤゲート３５の入力端子の一方に与えられると共に、シフトレジスタ３３を介してＡＮＤゲート３６の入力端子の一方に与えられている。

モード切替回路３２は、入力されるモード設定信号に応じてＡＮＤゲート３５，３６の入力端子の他方（ＡＮＤゲート３６側は負論理）に制御信号（モード設定信号の反転信号）を出力する。ＯＲゲート３７の入力端子は、ＡＮＤゲート３５，３６の出力端子に接続されており、ＯＲゲート３７を介して次段のＩＣ２にクロック信号ＳＣＫが出力される。

シフトレジスタ３３は、入力されるクロック信号ＳＣＫを、内部クロック回路３４が出力するシフトクロック（クロック信号ＳＣＫよりも短い周期）によりシフトさせてＡＮＤゲート３６に出力する。従って、クロック信号ＳＣＫは、シフトレジスタ３３におけるシフト動作に応じた時間だけ遅延される。

そして、モード切替回路３２の出力信号がローレベルであればＡＮＤゲート３６側より遅延されたクロック信号ＳＣＫが出力され、上記信号がハイレベルであればＡＮＤゲート３５側よりクロック信号ＳＣＫが出力される。すなわち、各ゲート３５〜３７は無効化手段に対応する。
以上のように第２実施形態によれば、より簡単な回路構成で、クロック信号ＳＣＫを遅延させて次段のＩＣ２に出力することができる。

（第３実施形態）
図９に示すように、第３実施形態のＩＣ４１（スレーブノード）は、１クロックディレイ信号処理部１１と、第２実施形態において１クロックディレイ信号処理部３１が有していたＡＮＤゲート３５及び３６，ＯＲゲート３７に加え、クロック停止判定回路４２，モード切替回路４３，ＡＮＤゲート４４（クロック停止手段）及びカウンタ４５（カウント手段，終了判定手段）を備えている。マイコン１（或いは上流のＩＣ２）からのクロック信号ＳＣＫは、クロック停止判定回路４２と、ＡＮＤゲート３５及び４５の入力端子の一方とに与えられている。

クロック停止判定回路４２は、カウンタ４５よりクロック停止信号が入力されると、モード切替回路４３に停止判定信号を出力する。また、クロック停止判定回路４２は、クロック停止信号の入力とは別個にクロック信号ＳＣＫの入力の有無を関している。そして、クロック信号ＳＣＫの二値レベル変化が無い状態が所定時間継続した場合も、モード切替回路４３に停止判定信号を出力する。

モード切替回路４３は停止判定信号がインアクティブであればＡＮＤゲート３５及び３６にローレベル信号を出力し、停止判定信号がアクティブであればハイレベル信号を出力する。また、上記の停止判定信号はＡＮＤゲート４４の負論理入力端子にも与えられている。

ＡＮＤゲート４４は、停止判定信号がインアクティブ（ハイ）であればクロック信号ＳＣＫをカウンタ４５に出力し、停止判定信号がアクティブ（ロー）になるとクロック信号ＳＣＫの出力を阻止する。カウンタ４５は、カウンタ１４と同様にクロック信号ＳＣＫの入力パルス数をカウントするが、そのカウント値の最大値を内部に保持している。そして、カウント値が最大値に達すると停止判定信号をアクティブにする。

ＡＮＤゲート４４を介して出力されるクロック信号ＳＣＫは、１クロックディレイ信号処理部１１を介してＡＮＤゲート３６の入力端子に与えられている。したがって、モード切替回路４３が出力するモード切替信号がローレベルであれば、１クロックディレイ信号処理部１１により１クロック遅延されたクロック信号ＳＣＫがＯＲゲート３７より出力され、モード切替信号がハイレベルであれば、マイコン１より入力されたクロック信号ＳＣＫが、直接ＯＲゲート３７より出力される。

次に、第３実施形態の作用について説明する。第３実施形態では、マイコン１はＩＤ設定期間においてクロック信号ＳＣＫの出力を停止することなく、ＩＣ２側でＩＤ設定期間の終了を判定し、その判定を行ったＩＣ２が下流のＩＣ２に対するクロック信号ＳＣＫの出力を阻止する。図１０に示すように、マイコン１は、第１実施形態と同様にクロック信号ＳＣＫの送信を開始する（Ｍ１，Ｍ２）。

各ＩＣ２は（以下、ＩＣ２（１）について説明）、クロック信号ＳＣＫの入力パルス数をカウントしつつ（Ｓ１２）、そのカウント値が設定値に達したか否かを判断する（Ｓ１５）。ここでの設定値は前述した「最大値」であり、全てのＩＣ２についてＩＤを設定することが可能な値に設定される。設定値に達していなければ（ＮＯ）ステップＳ１７に移行して、クロック停止判定回路４２においてクロック信号ＳＣＫの入力が停止したか否かを判断する。そして、停止していなければ（ＮＯ）ステップＳ１２に戻る。

ステップＳ１５において、カウント値が設定値に達すると（ＹＥＳ）、カウンタ４５が停止判定信号をアクティブ（ロー）にする。これにより、ＡＮＤゲート４４において下流のＩＣ２に対するクロック信号ＳＣＫの出力が停止される（Ｓ１６）。そして、ＩＣ２（１）の図９では図示しない制御回路は、ステップＳ１７で「ＹＥＳ」と判断し、その時点のカウンタ４５のカウント値を自身のＩＤとして確定する（Ｓ１４’）。また、クロック停止判定回路４２及びモード切替回路４３を介してモード切替が行われ、ＡＮＤゲート３５及びＯＲゲート３７を介して遅延が無いクロック信号ＳＣＫが出力される。

すなわち、ステップＳ１５において「ＹＥＳ」と判断し、ステップＳ１６でクロック信号ＳＣＫの出力を停止させるのは、実質的にＩＣ２（１）のみである。そして、その下流側に接続されているＩＣ２（２），ＩＣ２（３）では、ＩＣ２（１）がクロック信号ＳＣＫの出力を停止させたことに伴い、ステップＳ２７，Ｓ３７で「ＹＥＳ」と判断することになる。それにより、それぞれ自身のＩＤを確定して設定する。そして、マイコン１は、ＩＣ２（３）を介して入力されるクロック信号ＳＣＫの二値レベル変化が所定時間以上無いことを以てクロック信号ＳＣＫの停止を判断し、ＩＤ設定期間の終了を判定する（Ｍ４’）。

尚、このように、ステップＳ１５，Ｓ１７の２段階で判定を行うようにしているのは、各ＩＣ２が、デイジーチェーン接続においてどの位置に接続された場合でも、その接続位置に応じて、クロック信号ＳＣＫの出力を自身が停止させたり、上流のＩＣ２がクロック信号ＳＣＫの出力を停止させたことを判定可能にするためである。

以上のように第３実施形態によれば、ＩＣ２は、カウンタ４５が、自身がカウントしたカウント値が所定値に達することでＩＤ設定期間の終了を判定すると、次段のＩＣ２に対するクロック信号ＳＣＫの出力をＡＮＤゲート４４により停止させる。したがって、このように構成した場合も、ＩＤ設定期間の終了を、マイコン１及び各ＩＣ２において認識することができる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
フリップフロップ２２をカウント手段として利用しても良い。
ＩＣにおいて、クロック信号を２クロック周期以上遅延させても良い。
また、各ＩＣにおいてクロック信号を遅延させても、通常の通信に支障を来たさなければ、遅延させたクロック信号を用いて通信を行っても良い。
第３実施形態において、カウント手段と終了判定手段とを、独立に構成しても良い。

図面中、１はマイコン（マスタノード，終了判定手段）、２はＩＣ（スレーブノード）、３はクロック信号線（通信線）、４は通信データ線（通信線）、１１は１クロックディレイ信号処理部（クロック信号遅延手段）、１２はクロック停止判定回路（終了判定手段）、１４はカウンタ（カウント手段）、２８はＯＲゲート（無効化手段）、３０は制御回路（ＩＤ設定手段）を示す。

Claims (4)

1. １つのマスタノード（１）と複数のスレーブノード（２）とが、通信線を介して通信を行う通信システムであって、
   前記通信線の１つは、前記マスタノードと前記複数のスレーブノードとの間にデイジーチェイン接続されて、前記マスタノードにより出力されるクロック信号が伝送されるクロック信号線（３）であり、
   前記マスターノードは、電源投入後のＩＤ設定期間において前記スレーブノードに対するクロック信号の出力を開始し、
   前記スレーブノードは、前記クロック信号が入力されると、当該クロック信号を１クロック周期以上遅延させて次段のスレーブノードに出力するクロック信号遅延手段（１１，３１）と、
   前記クロック信号の入力パルス数をカウントするカウント手段（１４，４５）と、
   前記ＩＤ設定期間の終了を判定する終了判定手段（１，１２）が前記ＩＤ設定期間の終了を判定すると、前記カウント手段における前記入力パルス数のカウント値に基づいて、自身のスレーブノードＩＤを設定するＩＤ設定手段（３０）とを備えることを特徴とする通信システム。
2. 前記マスターノードは、前記デイジーチェイン接続の最後に位置するスレーブノードより前記クロック信号の入力があったことを認識すると、前記クロック信号の出力を停止し、
   前記終了判定手段（１２）は、前記クロック信号の入力が所定時間以上なければ、前記ＩＤ設定期間の終了を判定することを特徴とする請求項１記載の通信システム。
3. 前記終了判定手段（４５）は、前記カウント手段によるカウント値が所定値に達すると、前記ＩＤ設定期間の終了を判定し、
   前記スレーブノードは、前記終了判定手段が前記ＩＤ設定期間の終了を判定すると、次段のスレーブノードに対するクロック信号の出力を停止するクロック停止手段（４４）を備えることを特徴とする請求項１記載の通信システム。
4. 前記スレーブノードは、前記クロック信号遅延手段を無効化する無効化手段（２８）を備え、
   通常の通信を行う際には、入力されるクロック信号を遅延させずに次段のスレーブノードに出力することを特徴とする請求項１から３の何れか一項に記載の通信システム。

Images