TW201411361A - 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置 - Google Patents
具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置 Download PDFInfo
- Publication number
- TW201411361A TW201411361A TW102119146A TW102119146A TW201411361A TW 201411361 A TW201411361 A TW 201411361A TW 102119146 A TW102119146 A TW 102119146A TW 102119146 A TW102119146 A TW 102119146A TW 201411361 A TW201411361 A TW 201411361A
- Authority
- TW
- Taiwan
- Prior art keywords
- latching
- input
- data
- clock signal
- latch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本發明提供一種閂鎖裝置,經配置以回應於時脈訊號接收、維持並且輸出資料值,該時脈訊號在第一值與第二值之間週期地切換。該閂鎖裝置包含:輸入閂鎖元件,經配置以接收輸入資料值;及輸出閂鎖元件,經配置以輸出資料值;其中輸入閂鎖元件經配置以接收第一時脈訊號並且輸出閂鎖元件經配置以接收第二時脈訊號,第一時脈訊號及第二時脈訊號具有相同頻率及相位但是相對於彼此反相。輸入閂鎖元件及輸出閂鎖元件各自經配置以為透明的並且回應於接收的時脈訊號的第一值在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於接收的時脈訊號的第二值維持資料值,使得回應於第一時脈訊號及第二時脈訊號,經由輸入閂鎖元件及輸出閂鎖元件至輸出端計時(clock)輸入資料值。該閂鎖裝置進一步包含:選擇裝置,用於回應於指示功能模式或診斷模式之診斷賦能訊號的值而選擇操作資料值或診斷資料值以輸入至輸入閂鎖元件;及進一步閂鎖元件,經配置以由第二時脈訊號計時且經配置以為透明的並且回應於具有第一值的第二時脈訊號在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於具有第二值的第二時脈訊號維持資料值。
Description
本技術領域係關於資料處理,且詳言之,係關於資料處理電路中的序列元件。
已知回應於資料處理電路中之時脈訊號儲存資料的序列儲存電路。此等電路包括閂鎖電路及正反電路,且從延遲及能量角度來看,此等電路為處理電路的極重要元件。正反電路可採取主從閂鎖形式,該主從閂鎖形式在時脈週期之第一相期間將資料輸入至主閂鎖,並且在時脈週期之第二相期間將該資料傳送至從閂鎖。此舉使該等主從閂鎖看起來就象回應於邊緣而儲存資料,換言之,該等主從閂鎖看起來是邊緣觸發的,但是事實上是,閂扣回應於時脈週期的一個相為透明的而回應於另一個相為不透明的,所以儲存元件可在一個相期間接收資料,並且隨後在另一個相期間與輸入端隔離。
此等裝置用於在處理期間儲存操作資料或功能
資料,並且此等裝置亦經常用於儲存診斷資料。在此等情況下,此等裝置經常以兩種模式中的一種模式操作,此等模式為診斷模式及操作模式。此正反電路傳統上具有掃描輸入端及資料輸入端。掃描輸入端接收診斷資料,而操作輸入端接收操作資料。操作模式受掃描賦能訊號控制,在掃描賦能訊號為高的時進入診斷模式,並且在此模式中接收、儲存並且輸出診斷資料。相反,在掃描賦能訊號為低的時,接收、儲存並且輸出操作資料。
第1圖圖示在被稱為源正反電路的正反電路10與被稱為目的地正反電路的進一步正反電路20之間行進的訊號如何跟隨操作資料路徑(該訊號在該操作資料路徑中通過發生資料處理操作的組合電路系統25),或沿診斷資料路徑(該訊號沿該診斷資料路徑直接傳送至目的地正反電路20)。因此,取決於操作模式,由源正反電路選擇資料值D或診斷資料值SI用於回應於時脈訊號CLK而傳輸。
若選擇操作之診斷模式,則掃描賦能SE訊號為高的,並且多工器12選擇從源正反電路10輸出的資料,以跟隨直接到達目的地正反電路20的診斷資料路徑13。因為此資料路徑本身不具有組合邏輯,因此若時脈訊號未經完美對準,並且目的地時脈具有相對於源時脈的輕微延遲,而且若目的地正反電路20處的時脈變高,使得正反電路內的主鎖存器係透明的並且允許接收輸入端處的資料,隨後源正反電路10處的時脈變高並且變成不透明,則將捕獲舊資料值而非新資料值。由時序圖上的非法箭頭圖示此情況。此情況被稱為
維持時間違規並且由於掃描或診斷資料路徑上缺乏允許極快地傳送資料的元件而發生在此掃描或診斷資料路徑路徑上。維持時間為在時脈事件之後應維持資料穩定以確保資料係經可靠取樣的時間量。
此問題在先前技術的裝置中藉由在診斷資料路徑上提供緩衝訊號並且引入時間延遲的反相器已得到解決。此舉的缺陷係,隨著電路中序列元件的數目增加,要求如此大數目的緩衝器來緩衝此值,且此舉可造成對生成電路之區域的明顯影響。假定此等緩衝器僅是為了使掃描路徑能夠正確地起作用,則此舉對相對不重要的功能而言係一筆大開銷。
解決此問題的進一步方式係在正反電路的兩個閂鎖之間插入引入延遲之鎖定閂鎖。此舉的缺陷係該鎖定閂鎖係外部獨立計時元件並且時脈需要平衡。
本發明之第一態樣提供經配置以回應於時脈訊號接收、維持並且輸出資料值的閂鎖裝置,該時脈訊號在第一值與第二值之間週期切換,該閂鎖裝置包含:輸入閂鎖元件,該輸入閂鎖元件經配置以接收輸入資料值;及輸出閂鎖元件,該輸出閂鎖元件經配置以輸出該資料值;其中:該輸入閂鎖元件經配置以接收第一時脈訊號並且該輸出閂鎖元件經配置以接收第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有相同頻率及相位但是相對於彼此係反相
的;其中:該輸入閂鎖元件及該輸出閂鎖元件各自經配置以為透明的並且回應於接收的時脈訊號之該第一值在輸入端與輸出端之間傳送資料,以及為不透明的且回應於該接收的時脈訊號之第二值維持該資料值,使得回應於該第一時脈訊號及該第二時脈訊號,經由該輸入閂鎖元件及該輸出閂鎖元件至該輸出端計時該輸入資料值;該閂鎖裝置進一步包含:選擇裝置,用於回應於指示功能模式或診斷模式之診斷賦能訊號的值,選擇操作資料值或診斷資料值以輸入至該輸入閂鎖元件;及進一步的閂鎖元件,該閂鎖元件經配置以由該第二時脈訊號計時,並且該閂鎖元件經配置以為透明的並且回應於具有該第一值的該第二時脈訊號在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於具有該第二值的該第二時脈訊號維持該資料值。
本發明技術認識到,在閂鎖元件之間的診斷路徑將為不通過組合電路系統的直接路徑時,可以功能模式或診斷模式之任一者操作的閂鎖裝置在以診斷模式操作時可具有維持時序問題,因此閂鎖裝置之間的時脈訊號中的任何變化可使目的地閂鎖過早地接收資料訊號,以致計時了舊資料訊號而非新資料訊號。本發明技術藉由使用進一步的閂鎖元件來解決此問題。此進一步的閂鎖元件與輸出閂鎖元件使用相同時脈計時,此情況意味著此進一步的閂鎖元件在輸入閂鎖元件為透明的時為不透明的並且在輸入閂鎖元件為不透明的
時為透明的,並且位於至閂鎖裝置的診斷輸入端處。此情況意味著,由於該診斷資料必須首先通過此相反計時的元件,存在在診斷資料輸入端處輸入的診斷資料將到達輸入閂鎖元件之前引入的延遲。此延遲解決維持時間違規的問題,但僅將額外的一半時脈週期延遲引入到系統中,使得仍在相同時脈週期中輸出資料。此閂鎖裝置的設置時間增加了一半的時脈週期,但是由於此閂鎖裝置僅以低時脈頻率的診斷模式操作,所以此情況不是問題。
因此,藉由添加單個閂鎖來產生對維持時間違規問題的優質解決方案,該解決方案使用相反計時閂鎖元件的特性來以一致且可重複的方式延遲輸入至閂鎖裝置的診斷訊號。
在一些實施例中,該進一步的閂鎖元件經配置以回應於指示該診斷模式的該診斷賦能訊號接收該第二時脈訊號。
第二時脈訊號可不斷輸入至進一步閂鎖元件,或可僅回應於指示診斷模式的診斷賦能訊號而輸入該第二時脈訊號。後者更具功率效率,但是需要額外的電路系統。
在一些實施例中,該輸入閂鎖元件為主閂鎖而該輸出閂鎖元件為從閂鎖,該進一步閂鎖元件經配置以回應於與該從閂鎖相同的時脈訊號而操作。
閂鎖裝置將大體包含具有經配置與從閂鎖以相同時脈訊號操作之進一步閂鎖元件的主從閂鎖。此情況確保與主閂鎖相反計時,並且提供對輸入至主閂鎖之診斷資料的
所需延遲。
在一些實施例中,該閂鎖裝置包含第一反相器及第二反相器,由該第一反相器反相在該閂鎖裝置處接收的該時脈訊號以產生該第一時脈訊號,並且由該第二反相器反相該時脈訊號以產生該第二時脈訊號。
通常在閂鎖裝置處接收時脈訊號時,在用於清除訊號之前多次反相該等時脈訊號。因此,閂鎖裝置具有在將訊號輸入至輸入閂鎖元件之前反相該訊號的第一反相器,以及在將訊號輸入至輸出閂鎖元件及進一步閂鎖元件之前反相該訊號的第二反相器。
在一些實施例中,該時脈訊號的該第一值為該時脈訊號的高位值而該時脈訊號的該第二值為該時脈訊號的低位值。
儘管熟練技術人員應清楚,閂鎖元件可針對時脈訊號的任一值為透明的且針對另一值為不透明的,但是在一些實施例中,該等閂鎖元件針對時脈訊號之高位值為透明的且針對低位值為不透明的。
在一些實施例中,該閂鎖裝置進一步包含:輸入端,用於接收指示該閂鎖裝置將進入低功率模式的資料保持賦能訊號,在低功率模式中使該輸入閂鎖元件及該輸出閂鎖元件斷電;及進一步選擇裝置,用於回應於該診斷賦能訊號的值而在診斷資料與該輸入閂鎖元件的輸出之間選擇,以輸入至該進一步閂鎖;其中:
該閂鎖裝置經配置以回應於指示資料保持的該資料保持賦能訊號及指示該功能模式的該診斷賦能訊號,以在使該輸入閂鎖元件及該輸出閂鎖元件斷電之前,將自該輸入閂鎖元件輸出的資料經由該進一步選擇裝置傳送至該進一步閂鎖元件,該進一步閂鎖元件經配置以使資料保持在低功率模式中。
本發明技術認識到,可獲得包含進一步閂鎖的保持閂鎖,該進一步閂鎖用於在輸入閂鎖元件及輸出閂鎖元件斷電時在低功率模式下保持資料。亦認識到,在診斷操作期間不使用低功率模式,且因此在診斷操作期間在此等資料保持閂鎖中存在不必要的閂鎖元件。因此,在本發明之實施例中,該進一步閂鎖元件用作資料保持模式中之資料保持閂鎖元件及診斷模式中之診斷路徑上之輸入閂鎖元件兩者。此設計提供解決診斷模式中之維持違規時間的閂鎖裝置,並且可藉由僅添加用於在不同模式之間選擇以及用於相應地控制進一步閂鎖之選擇裝置,而在資料保持模式中保持資料。
在一些實施例中,該閂鎖裝置包含第二進一步選擇裝置,該第二進一步選擇裝置用於回應於指示該診斷模式之該掃描賦能訊號,選擇輸入至該進一步閂鎖裝置之時脈輸入端的該第二時脈訊號,以及用於回應於指示該閂鎖裝置將進入低功率模式之該資料保持賦能訊號而選擇具有輸入至該時脈輸入端之該第二值的訊號,使得該進一步閂鎖裝置為不透明的。
在以此方式使用進一步閂鎖裝置的情況下,則選擇裝置可用於將第二時脈訊號輸入至診斷模式中的閂鎖裝
置,或用於輸入將回應於指示資料保持模式之訊號使閂鎖裝置為不透明的的恆定值訊號。以此方式,進一步閂鎖裝置在診斷模式中計時,並且當在資料保持模式中該進一步閂鎖裝置不被計時但維持不透明的時,該進一步閂鎖裝置可接收資料並且將資料輸出至輸入閂鎖元件,使得該進一步閂鎖裝置在退出低功率模式之前維持先前接收的資料值。
在一些實施例中,具有該第二值的該訊號包含該資料保持賦能訊號。
使進一步閂鎖元件為不透明所需要之訊號必須具有恆定值,因此在一些實施例中,使用該資料保持賦能訊號,因為在低功率模式期間該資料保持賦能訊號將具有恆定值。
儘管在進一步閂鎖元件可使功率保持在低功率模式中的情況下,可以多種方式形成進一步閂鎖元件,但是在一些實施例中,該進一步閂鎖元件為氣球閂鎖。
在一些實施例中,閂鎖裝置包含佈置在該輸入閂鎖元件與該輸出閂鎖元件之間的第一傳輸閘及排列在該進一步閂鎖元件與該輸出閂鎖元件之間的第二傳輸閘,該第一傳輸閘經配置以回應於不指示低功率模式的該資料保持賦能訊號而被開啟,以及經配置以回應於指示低功率模式的該資料保持賦能訊號而被關閉,該第二傳輸閘經配置以回應於指示低功率模式的該資料保持賦能訊號而被開啟,以及回應於不指示低功率模式的該資料保持賦能訊號而被關閉。
為了控制診斷模式中以及資料保持模式中之輸
入閂鎖元件、輸出閂鎖元件以及進一步閂鎖元件之間的資料流,由資料保持模式賦能訊號控制的傳輸閘可用於提供閂鎖元件之間的連接或者視情況提供開路。
在一些實施例中,該輸入閂鎖元件、該輸出閂鎖元件及該進一步閂鎖元件包含重設閂鎖元件,具有用於重設該閂鎖元件以儲存預定值之重設輸入。
本發明技術亦適用於在額外訊號迫使元件儲存預定值時重設閂鎖元件。在此情況下,亦以此方式形成進一步閂鎖元件,使得亦將預定值保存在此閂鎖中係重要的。在進一步閂鎖元件動作以在診斷模式中閂鎖輸入資料時,該進一步閂鎖元件亦應在重設之後保存預定值。
在一些實施例中,該閂鎖裝置配置為標準單元佈局,該標準單元佈局經排列以裝入積體電路上的標準安置位元點。
在半導體積體電路的設計中,電路設計者一般使用大家所熟悉的標準單元實現特定邏輯功能。標準單元本質上係經佈線以執行某一類型之邏輯功能之電晶體的預設計佈局。該等標準單元經設計,使得該等標準單元的邊界條件為標準的,使得該等標準單元可以可製造的方式彼此相互作用,且因此任一標準單元可置放在標準單元區塊的任一安置位點上。以此方式,設計者可將系統需要的標準單元置放在任何適當的安置位點處而無需擔心與相鄰單元的相互作用。根據本發明技術的閂鎖元件可設計為標準單元,以裝入標準安置位點並且因此可用於由此等單元形成的電路。
本發明之第二態樣提供包含排列在標準單元安置位元點中以形成邏輯系統之複數個標準單元的積體電路,該等標準單元中之至少一者包含標準單元,該標準單元包含根據本發明之第一態樣之閂鎖裝置。
本發明之第三態樣提供包含複數個閂鎖裝置及用於處理操作資料之組合電路系統的同步資料處理設備;該等複數個閂鎖裝置經配置以在該資料處理設備以功能模式操作時:從該組合電路系統的部分接收該操作資料,並且回應於時脈訊號而將該資料傳送至該組合電路系統的進一步部分,使得回應於時脈訊號經由該資料處理設備同步傳送由該組合電路系統處理的該等操作資料值;及在該資料處理設備以診斷模式操作時,回應於該時脈訊號,在該等閂鎖裝置之間沿診斷路徑傳遞診斷資料值;其中:該等閂鎖裝置中之至少一些閂鎖裝置為根據本發明之第一態樣的閂鎖裝置。
閂鎖裝置可與組合電路系統一起用於資料處理設備。在預期維持時間違規時使用根據本發明之態樣的閂鎖裝置及在不預期存在該等維持時間違規時使用習知閂鎖裝置可為適當。關於此方面,習知閂鎖裝置具有較小面積,因此在不預期有維持時間違規時,該等習知閂鎖裝置可為更適用的。
關於此方面,閂鎖元件之間的診斷路徑的長度可提供對維持時間違規是否可能發生的指示,並且在可能更加
可能具有維持時間違規之該等閂鎖元件之間具有較短診斷路徑的彼等閂鎖裝置可由根據本發明之實施例的閂鎖裝置形成。
本發明的第四態樣提供回應於時脈訊號接收、維持並且輸出資料值的方法,該時脈訊號在第一值與第二值之間週期地切換,該方法包含以下步驟:在輸入閂鎖元件處接收輸入資料值;及在輸出閂鎖元件處輸出該資料值;其中該輸入閂鎖元件經配置以接收第一時脈訊號並且該輸出閂鎖元件經配置以接收第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有相同頻率及相位但是相對於彼此反相,使得:回應於具有該第一值的該第一時脈訊號,該輸入閂鎖元件接收該輸入資料並且將該輸入資料傳送至該輸出閂鎖元件;及回應於具有該第一值的該第二時脈訊號,該輸出閂鎖元件從該輸入閂鎖元件接收該資料並且將該資料傳送至該輸出端;該方法進一步包含以下初始步驟:回應於指示功能模式或診斷模式之診斷賦能訊號的值而選擇操作資料值或診斷資料值,以輸入至該輸入閂鎖元件;及在該診斷賦能訊號指示診斷模式的情況下,在進一步閂鎖元件處接收該診斷資料,並且回應於具有該第一值的該第
二時脈訊號,將該診斷資料傳送至該輸入閂鎖元件。
本發明的第五態樣提供用於回應於時脈訊號接收、維持並且輸出資料值的閂鎖構件(latching means),該時脈訊號在第一值與第二值之間週期地切換,該閂鎖構件包含:輸入閂鎖構件(an input latching means),用於接收輸入資料值;及輸出閂鎖構件(an output latching means),用於輸出該資料值;其中:該輸入閂鎖構件經配置以接收第一時脈訊號並且該輸出閂鎖構件經配置以接收第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有相同頻率及相位但是相對於彼此反相;其中:該輸入閂鎖構件及該輸出閂鎖構件各自經配置以為透明的並且回應於接收的時脈訊號的該第一值在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於該接收的時脈訊號的第二值維持該資料值,使得回應於該第一時脈訊號及該第二時脈訊號,經由該輸入閂鎖元件及該輸出閂鎖元件至該輸出端計時該輸入資料值;該閂鎖構件進一步包含:選擇構件(a selecting means),用於回應於指示功能模式或診斷模式之診斷賦能訊號的值而選擇操作資料值或診斷資料值,以輸入至該輸入閂鎖構件;及進一步閂鎖構件(a further latching means),由該第二時脈訊號計時且用於回應於具有該第一值的該第二時脈訊號在輸入端與輸出端之間傳送資料並且回應於具有該第二值的該第
二時脈訊號維持該資料值。
本發明之上述及其他目標、特徵結構及優點將從結合隨附圖式閱讀的說明性實施例之以下詳細描述中將變得顯而易見。
10‧‧‧正反電路
12‧‧‧多工器
13‧‧‧診斷資料路徑
20‧‧‧進一步正反電路、目的地正反電路
25‧‧‧組合電路系統
30‧‧‧主閂鎖
32‧‧‧從閂鎖
35‧‧‧額外掃描閂鎖
36‧‧‧閂鎖
40‧‧‧多工器
47‧‧‧傳輸閘
48‧‧‧傳輸閘
50‧‧‧多工器
52‧‧‧多工器
54‧‧‧多工器
80‧‧‧資料處理設備
82‧‧‧正反電路
84‧‧‧正反電路
86‧‧‧正反電路
87‧‧‧組合電路系統
88‧‧‧組合電路系統
第1圖示意性圖示在兩個正反電路之間傳送的操作資料及診斷資料,以及先前技術之此資料及裝置的時序;第2圖示意性圖示根據本發明之實施例的閂鎖裝置;第3圖示意性圖示說明在診斷模式中閂鎖進第2圖之閂鎖裝置以及閂鎖出第2圖之閂鎖裝置之資料時序的時序圖;第4a圖圖示根據本發明之實施例的閂鎖裝置;第4b圖圖示根據先前技術的對應閂鎖裝置;第5圖示意性圖示根據本發明之實施例由標準單元形成的資料處理設備,該等標準單元中的一些標準單元為閂鎖裝置;第6a圖圖示根據本發明之實施例具有保持能力的閂鎖裝置;第6b圖圖示指示第6a圖圖示之閂鎖裝置之操作狀態的表;第7圖圖示說明根據本發明之實施例用於閂鎖資料之方法中之步驟的流程圖;及第8圖圖示根據本發明技術之實施例由重設閂鎖
元件形成的閂鎖裝置。
第2圖圖示根據本發明之實施例的閂鎖裝置。此閂鎖裝置具有由反相時脈計時的主閂鎖30及從閂鎖32,並且此閂鎖裝置亦具有在掃描路徑上並且閂鎖掃描輸入訊號的額外掃描閂鎖35。因此,若不賦能掃描賦能,則輸入資料值通過多工器40,並且隨後經由主閂鎖30、從閂鎖32以習知方式計時此輸入資料值。然而,若賦能掃描並且選擇操作之診斷模式,則在多工器40處選擇掃描輸入端SI處的輸入。輸入至多工器40的值係通過掃描閂鎖35之掃描輸入訊號的閂鎖值。由與從閂鎖32相同相位的時脈訊號計時此掃描閂鎖,並且此舉確保不發生維持時間違規。
可相對於第3圖圖示此情況,第3圖圖示第1圖之電路之訊號的時序圖,該時序圖經排列使得第二正反電路FF”係根據本發明之實施例的一實施例之正反電路(諸如,第2圖所圖示)。發射時脈LCLK發射待移位元之資料(並且對應於FF1之時脈),並且CLK係在捕獲元件之輸入端處捕獲該資料的時脈(並且對應於如下文詳細描述的時脈計時FF2)。
DCLK及!DCLK計時FF2之閂鎖元件,並且由如第2圖中所示的反相器自時脈訊號CLK產生DCLK及!DCLK,DCLK與CLK同相,並且!DCLK係CLK的反相形式。
LDATA係到達第二正反電路FF2之輸入端SI的資料。因為此係根據本發明之實施例的正反電路,所以在由
從時脈DCLK計時的輸入端處存在額外的SI閂鎖。因此,在DCLK為高的時捕獲LDATA,並且經由多工器40(第2圖之多工器40)將該LDATA傳送至主閂鎖之輸入端(作為訊號SEL-D)。在!DCLK為高的且因此DCLK為低的時,由MSTR30捕獲此LDATA,並且在DCLK變高時,而由從閂鎖32捕獲此訊號且在第1圖之第二正反電路FF2的輸出端處輸出此訊號。因此,自時序圖可見,由於SI輸入端上的額外閂鎖,資料LDATA_int以半週期延遲到達第二正反電路的輸出端。
第4a圖圖示與第4b圖圖示之習知閂鎖裝置相比較的、根據本發明之實施例的閂鎖裝置。如圖可見,除了在掃描輸入端上添加掃描閂鎖35之外,第4a圖所圖示之根據本發明之實施例的閂鎖裝置與第4b圖之習知閂鎖裝置極類似。因此,第4a圖所圖示之閂鎖裝置具有相同的輸入埠和輸出埠,但是需要稍微較大的面積以容納掃描閂鎖35。與習知閂鎖的類似係有利的,因為此情況意味著在認為可能發生維持時間違規的位置處,此閂鎖裝置可結合習知閂鎖裝置用作標準單元。因此,電路可經設計,以藉由在可能發生時間違規的位置處使用此閂鎖裝置並且在不太可能發生該等時間違規的位置處使用習知閂鎖裝置,採用此技術來避免時間違規而不需增加面積過多。
第5圖以說明形式圖示根據本發明之實施例之資料處理設備80的簡圖。此圖圖示經由組合電路系統87及組合電路系統88傳送資料訊號或者在正反電路之間直接傳送掃描訊號的正反電路82、正反電路84及正反電路86。如圖可
見,由於正反電路的排列,正反電路82與正反電路84之間的掃描路徑比正反電路84與正反電路86之間的掃描路徑長很多。因此,更可能在正反電路84與正反電路86之間的路徑上發生維持時間違規。因此,在本發明之實施例中,此情況可有利於在資料處理設備中使用諸如第4a圖所圖示之正反電路86的正反電路,而正反電路82及正反電路84可為如第4b圖中所示的習知正反電路。
亦應注意,在一些實施例中,在認為發生維持時間違規的概率較小的情況下,在先前技術的裝置中習知正反電路可以在掃描路徑上具有單個緩衝器或兩個緩衝器的方式使用,而在發生維持時間違規的概率較高的情況下,可使用根據本發明之實施例的正反電路,並且在發生維持時間違規的概率極低的情況下,可使用不具有緩衝器的習知正反電路。
第6a圖圖示根據本發明之實施例具有保持能力的閂鎖裝置。
此閂鎖裝置包含如在習知正反電路中的主閂鎖30及從閂鎖32,並且此閂鎖裝置亦包含額外的閂鎖36,該閂鎖36係可用於在低功率模式中保持資料的氣球閂鎖。在此實施例中,此氣球閂鎖在掃描模式期間亦用作掃描閂鎖,以延遲在掃描輸入端處接收的診斷資料並且防止維持時間違規。以此方式,單個閂鎖可用於功能模式下的資料保持以及用於避免掃描模式下的維持時間違規。以此方式,經由電路面積的有效利用來實現多個功能閂鎖。
關於此方面,本發明技術認識到,在掃描模式期
間之資料保持並非必需,因此保持閂鎖36不用於此模式下的資料保持,因此該保持閂鎖36可用作如第2圖中之35所圖示之掃描閂鎖。因此,經由數個額外的多工器,取決於操作模式,此閂鎖可用作保持閂鎖或用作診斷延遲閂鎖。
因此,在診斷模式中,當掃描賦能訊號為高的時,多工器52將選擇掃描輸入訊號以輸入至閂鎖36,並且多工器54將選擇DCLK時脈,該DCLK時脈為計時從閂鎖32以計時保持閂鎖36的時脈。多工器40將選擇從閂鎖36輸出並作為至主閂鎖30的輸入的掃描訊號。因此,在DCLK變高時,保持閂鎖36將變成透明的並且將在掃描輸入端SI處接收資料。將經由多工器40將此資料傳送至主閂鎖30。然而,儘管保持閂鎖36為透明的,但是在該主閂鎖30由反相時脈訊號!DCLK計時的情況下,主閂鎖30將為不透明的,因此該主閂鎖30在反相時脈!DCLK變高之前不接收掃描資料。此時,主閂鎖30變成透明的並且將接收資料。經由傳輸閘48將此資料傳送至從閂鎖32,該從閂鎖32在時脈訊號DCLK變高時(此時!DCLK變低)接收此資料。以此方式,經由閂鎖裝置用與第2圖之裝置中使用的方式相同的方式傳送掃描資料。關於傳輸閘48,由指示低功率模式的資料保持訊號開啟及關閉此傳輸閘48,並且因此在功能模式與診斷模式期間開啟此傳輸閘48,因此將主閂鎖30連接至從閂鎖32。
現將描述功能模式中的操作。在不賦能掃描且掃描賦能訊號為低時,多工器40將選擇資料輸入DIN並且將此資料輸入DIN輸入至主閂鎖30。因為在此時,資料保持並非
必需並且不使裝置斷電,所以NRET為高的,且因此傳輸閘48為開啟的,並且回應於時脈訊號從主閂鎖30至從閂鎖32計時資料。此外,當前額外的閂鎖36並非必需,並且多工器54將資料保持訊號NRET傳送至保持閂鎖時脈輸入端,使得該資料保持訊號NRET當前不被計時,但是該資料保持訊號NRET為透明的因為NRET為高。在掃描賦能為低的時,多工器52選擇主閂鎖30的輸出以輸入至額外的閂鎖36。
在NRET變低,指示將進入低功率模式的情況下,則將關閉傳輸閘48。類似地,保持閂鎖36將接收時脈訊號上的低訊號並且將變成不透明的。因此,該保持閂鎖36保持先前自主閂鎖之輸出端接收的資料。現可使主閂鎖與從閂鎖一起斷電。在NRET為低的時,傳輸閘47為開啟的,且因此從閂鎖32將看見維持在保持閂鎖36中的資料。然而,在低功率模式中,主閂鎖及從閂鎖將均被斷電並且不保持任何功率。然而,在通電之後,主閂鎖及從閂鎖將通電,並且從閂鎖32將自保持閂鎖36經由開啟的傳輸閘47接收資料。在NRET隨後變高,指示將重新開始功能模式時,傳輸閘47將關閉而傳輸閘48將開啟,且將再次經由主閂鎖及從閂鎖計時經由多工器50的資料輸入。然而,最初從閂鎖32將維持保存在保持閂鎖36或氣球閂鎖36中的資料,且因此將恢復前一資料。
第6b圖圖示說明在掃描模式、功能模式及資料保持模式中之額外閂鎖36之不同狀態的表。因此,狀態1係功能性非保持狀態,所以掃描賦能為0且NRET為1。此時,
用於功能狀態的氣球閂鎖為透明的,且該氣球閂鎖將從主閂鎖接收任一狀態,且此狀態在該主閂鎖的輸出端上為可用的。然而,在此狀態中,傳輸閘47係關閉的,且因此該傳輸閘47不傳送此資料至從閂鎖32。
在狀態2中,掃描賦能仍為0,所以裝置不在診斷模式中,然而NRET為0,指示進入低功率資料保持模式。此時,在NRET訊號輸入至氣球閂鎖36之時脈輸入端時,氣球閂鎖變成不透明的,且因此該氣球閂鎖保持先前維持的功能狀態。此時,傳輸閘47為開啟的,所以此狀態在至從閂鎖的輸入端處為可用的,然而,主閂鎖及從閂鎖當前係斷電的。
狀態3為診斷狀態,此時掃描賦能為1且不存在低功率模式,因此NRET為1。在此模式中,氣球閂鎖操作以藉由用作如第2圖之掃描閂鎖35來重新計時(retime)掃描輸入,且因此,該氣球閂鎖回應於時脈計時處於高位的從閂鎖而接收掃描輸入並且將此掃描輸入輸出至主閂鎖30,從而將一半時脈週期延遲引入至掃描路徑中。狀態4係NRET為低的,指示在掃描模式期間的低功率模式的情況。此狀態不是通常發生的情況,因為掃描期間低功率模式並非必需。
第7圖圖示圖解根據本發明之實施例之方法中的步驟的流程圖。首先決定是否賦能掃描。若賦能掃描,則當第二時脈DCLK變高時,在掃描輸入端接收的診斷資料被閂鎖至進一步閂鎖中。隨後選擇此診斷資料作為輸入至輸入閂鎖的資料。
若不賦能掃描,則此診斷資料為經選擇用於輸入
至輸入閂鎖的操作資料。
在第二時脈DCLK變低時,則此時脈!DCLK的反相變高,且主閂鎖將變成透明的並且將在該主閂鎖輸入端處接收資料。此接收的資料為掃描模式中的掃描資料以及診斷模式中的診斷資料。
隨後決定是否賦能保持模式。應注意,在掃描模式期間將不賦能保持模式,且因此,將總是不遵循任何線路。若在第二時脈DCLK變高時不賦能保持模式,且該第二時脈DCLK的反相時脈!DCLK變低,則從閂鎖從主閂鎖接收且輸出資料。
若(在操作模式期間)賦能資料保持模式,則將資料從主閂鎖傳送至進一步閂鎖並且將該資料維持在該主閂鎖中。隨後斷電輸入閂鎖及輸出閂鎖。
第8圖圖示一替代性實施例,在該替代性實施例中,正反電路中的每一閂鎖包含用於將閂鎖重設為預定值的重設輸入。在此情況下,假若掃描輸入端上的額外閂鎖亦為重設閂鎖,則本發明技術仍將正確起作用。當在某些點處系統可載入有預定值係重要的情況下,可使用重設閂鎖。若閂鎖應正確起作用,則額外的閂鎖35亦將需要此特性,否則該額外的閂鎖35可保存在起始掃描時沿診斷路徑傳播的不同值。
儘管本文已參照隨附圖式詳細描述了說明性實施例,但是應瞭解,申請專利範圍不局限於彼等精確實施例,並且在不脫離隨附申請專利範圍之範疇與精神的情況下,熟
習此項技術者可對彼等精確實施例做出各種變化及修改。舉例而言,可經由獨立請求項的特徵結構做出對以下附屬請求項之特徵結構的各種組合。
30‧‧‧主閂鎖
32‧‧‧從閂鎖
35‧‧‧額外掃描閂鎖
40‧‧‧多工器
50‧‧‧多工器
52‧‧‧多工器
Claims (20)
- 一種閂鎖裝置,經配置以回應於一時脈訊號接收、維持並且輸出一資料值,該時脈訊號在一第一值與一第二值之間週期地切換,該閂鎖裝置包含:一輸入閂鎖元件,經配置以接收一輸入資料值;及一輸出閂鎖元件,經配置以輸出該資料值;其中:該輸入閂鎖元件經配置以接收一第一時脈訊號並且該輸出閂鎖元件經配置以接收一第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有一相同頻率及相位但是相對於彼此反相;其中:該輸入閂鎖元件及該輸出閂鎖元件各自經配置以為透明的並且回應於一接收的時脈訊號的該第一值在一輸入端與一輸出端之間傳送資料,以及為不透明的並且回應於該接收的時脈訊號的一第二值維持該資料值,使得回應於該第一時脈訊號及該第二時脈訊號,經由該輸入閂鎖元件及該輸出閂鎖元件至該輸出端計時該輸入資料值;該閂鎖裝置進一步包含:一選擇裝置,用於回應於指示一功能模式或一診斷模式之一診斷賦能訊號的一值而選擇一操作資料值或一診斷資料值,以輸入至該輸入閂鎖元件;及一進一步閂鎖元件,經配置以由該第二時脈訊號計時且經配置以為透明的並且回應於具有該第一值的該第二時脈訊號在一輸入端與一輸出端之間傳送資料,以及為不透明的並且回應於具有該第二值的該第二時脈訊號維持該資料值。
- 如請求項1所述之閂鎖裝置,其中該進一步閂鎖元件經配置以回應於指示該診斷模式的該診斷賦能訊號接收該第二時脈訊號。
- 如請求項1所述之閂鎖裝置,其中該輸入閂鎖元件為一主閂鎖而該輸出閂鎖元件為一從閂鎖,該進一步閂鎖元件經配置以回應於與該從閂鎖相同的一時脈訊號而操作。
- 如請求項1所述之閂鎖裝置,其中該閂鎖裝置包含一第一反相器及一第二反相器,由該第一反相器反相在該閂鎖裝置處接收的該時脈訊號以產生該第一時脈訊號,並且由該第二反相器反相該時脈訊號以產生該第二時脈訊號。
- 如請求項1所述之閂鎖裝置,其中該時脈訊號的該第一值為該時脈訊號的一高位值且該時脈訊號的該第二值為該時脈訊號的一低位值。
- 如請求項1所述之閂鎖裝置,其中該閂鎖裝置進一步包含:一輸入端,用於接收指示該閂鎖裝置將進入一低功率模式的一資料保持賦能訊號,在該低功率模式中使該輸入閂鎖元件及該輸出閂鎖元件斷電;及 一進一步選擇裝置,用於回應於該診斷賦能訊號的一值而在診斷資料與該輸入閂鎖元件的一輸出之間選擇,以輸入至該進一步閂鎖;其中:該閂鎖裝置經配置以回應於指示資料保持的該資料保持賦能訊號及指示該功能模式的該診斷賦能訊號,以在使該輸入閂鎖元件及該輸出閂鎖元件斷電之前,將自該輸入閂鎖元件輸出的資料經由該進一步選擇裝置傳送至該進一步閂鎖元件,該進一步閂鎖元件經配置以使資料保持在一低功率模式中。
- 如請求項6所述之閂鎖裝置,該閂鎖裝置包含一第二進一步選擇裝置,該第二進一步選擇裝置用於回應於指示該診斷模式之該掃描賦能訊號而選擇輸入至該進一步閂鎖裝置之一時脈輸入端的該第二時脈訊號,以及用於回應於指示該閂鎖裝置將進入一低功率模式之該資料保持賦能訊號而選擇具有輸入至該時脈輸入端之該第二值的一訊號,使得該進一步閂鎖裝置為不透明的。
- 如請求項7所述之閂鎖裝置,其中具有該第二值的該訊號包含該資料保持賦能訊號。
- 如請求項6所述之閂鎖裝置,該進一步閂鎖元件包含一氣球閂鎖。
- 如請求項6所述之閂鎖裝置,包含排列在該輸入閂鎖元件與該輸出閂鎖元件之間的一第一傳輸閘及排列在該進一步閂鎖元件與該輸出閂鎖元件之間的一第二傳輸閘,該第一傳輸閘經配置以回應於不指示一低功率模式的該資料保持賦能訊號而被開啟,以及經配置以回應於指示一低功率模式的該資料保持賦能訊號而被關閉,該第二傳輸閘經配置以回應於指示一低功率模式的該資料保持賦能訊號而被開啟,以及回應於不指示一低功率模式的該資料保持賦能訊號而被關閉。
- 如請求項1所述之閂鎖裝置,其中該輸入閂鎖元件、該輸出閂鎖元件及該進一步閂鎖元件包含重設閂鎖元件,具有用於重設該閂鎖元件以儲存一預定值之一重設輸入。
- 如請求項1所述之閂鎖裝置,該閂鎖裝置配置為一標準單元佈局,該標準單元佈局經排列以裝入一積體電路上的一標準安置位點。
- 一種積體電路,包含排列在標準單元安置位元點中以形成一邏輯系統的複數個標準單元,該等標準單元中之至少一者包含如請求項12所述之一標準單元。
- 一種同步資料處理設備,包含複數個閂鎖裝置及用於處理操作資料的組合電路系統;該等複數個閂鎖裝置經配置以在該資料處理設備以一功能模式操作時:從該組合電路系統的一部分接收該操作資料,並且回應於一時脈訊號而將該資料傳送至該組合電路系統的一進一步部分,使得回應於一時脈訊號經由該資料處理設備同時傳送由該組合電路系統處理的該等操作資料值;及在該資料處理設備以一診斷模式操作時,回應於該時脈訊號,在該等閂鎖裝置之間沿一診斷路徑傳遞診斷資料值;其中:該等閂鎖裝置中之至少一些閂鎖裝置為如請求項1所述之閂鎖裝置。
- 如請求項14所述之同步資料處理設備,其中該等閂鎖裝置排列在該資料處理設備內部,使得相鄰閂鎖裝置之間的該診斷路徑的一長度取決於該等相鄰閂鎖裝置的位置,該資料處理設備經配置以使從較短診斷路徑接收該診斷資料的閂鎖裝置為如請求項1所述之閂鎖裝置,並且從較長診斷路徑接收該診斷資料的閂鎖裝置包含排列成一正反電路的一輸入閂鎖元件及一輸出閂鎖元件。
- 如請求項14所述之同步資料處理設備,該資料處理設備經配置以在一低功率保持模式中操作,在該低功率保持 模式中,該資料處理設備的至少一部分斷電,狀態保持在保持閂鎖元件中,其中該等閂鎖裝置的至少一些閂鎖裝置包含如請求項5所述之閂鎖裝置,該等保持閂鎖元件包含如請求項6所述之該等閂鎖裝置的該等進一步閂鎖元件。
- 一種回應於一時脈訊號接收、維持並且輸出一資料值的方法,該時脈訊號在一第一值與一第二值之間週期地切換,該方法包含以下步驟:在一輸入閂鎖元件處接收一輸入資料值;及在一輸出閂鎖元件處輸出該資料值;其中:該輸入閂鎖元件經配置以接收一第一時脈訊號並且該輸出閂鎖元件經配置以接收一第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有一相同頻率及相位但是相對於彼此反相,使得:回應於具有該第一值的該第一時脈訊號,該輸入閂鎖元件接收該輸入資料並且將該輸入資料傳送至該輸出閂鎖元件;及回應於具有該第一值的該第二時脈訊號,該輸出閂鎖元件從該輸入閂鎖元件接收該資料並且將該資料傳送至該輸出端;該方法進一步包含以下之一初始步驟: 回應於指示一功能模式或一診斷模式之一診斷賦能訊號的一值而選擇一操作資料值或一診斷資料值,以輸入至該輸入閂鎖元件;及在該診斷賦能訊號指示一診斷模式的情況下,在一進一步閂鎖元件處接收該診斷資料,並且回應於具有該第一值的該第二時脈訊號,將該診斷資料傳送至該輸入閂鎖元件。
- 如請求項17所述之方法,其中該閂鎖裝置包含用於接收指示該閂鎖裝置將進入一低功率模式之一資料保持賦能訊號的一輸入;該方法包含以下進一步的步驟:回應於指示操作的一功能模式的該掃描賦能訊號,選擇該輸入閂鎖元件的一輸出,用於輸入至該進一步閂鎖;及回應於指示將進入一低功率模式的該資料保持訊號,在使該輸入閂鎖元件及該輸出閂鎖元件斷電之前,將從該輸入閂鎖元件輸出的資料傳送至該進一步閂鎖元件,該進一步閂鎖元件在低功率模式期間保持該資料。
- 如請求項18所述之方法,該方法包含以下進一步的步驟:回應於接收指示將退出該低功率模式的一訊號,將保存在該進一步閂鎖元件中的該資料傳送至該輸出閂鎖元件。
- 一種回應於一時脈訊號接收、維持並且輸出一資料值的閂鎖構件,該時脈訊號在一第一值與一第二值之間週期地切換,該閂鎖構件包含: 一輸入閂鎖構件,用於接收一輸入資料值;及一輸出閂鎖構件,用於輸出該資料值;其中:該輸入閂鎖構件經配置以接收一第一時脈訊號並且該輸出閂鎖構件經配置以接收一第二時脈訊號,該第一時脈訊號及該第二時脈訊號具有一相同頻率及相位但是相對於彼此反相;其中:該輸入閂鎖構件及該輸出閂鎖構件各自經配置以為透明的並且回應於一接收的時脈訊號的該第一值在一輸入端與一輸出端之間傳送資料,以及為不透明的並且回應於該接收的時脈訊號的一第二值維持該資料值,使得回應於該第一時脈訊號及該第二時脈訊號,經由該輸入閂鎖元件及該輸出閂鎖元件至該輸出端計時該輸入資料值;該閂鎖構件進一步包含:一選擇構件,用於回應於指示一功能模式或一診斷模式之一診斷賦能訊號的一值而選擇一操作資料值或一診斷資料值,以輸入至該輸入閂鎖構件;及一進一步閂鎖構件,由該第二時脈訊號計時且用於回應於具有該第一值的該第二時脈訊號在一輸入端與一輸出端之間傳送資料並且回應於具有該第二值的該第二時脈訊號維持該資料值。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/495,362 US8717078B2 (en) | 2012-06-13 | 2012-06-13 | Sequential latching device with elements to increase hold times on the diagnostic data path |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201411361A true TW201411361A (zh) | 2014-03-16 |
TWI596487B TWI596487B (zh) | 2017-08-21 |
Family
ID=49755324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102119146A TWI596487B (zh) | 2012-06-13 | 2013-05-30 | 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8717078B2 (zh) |
KR (1) | KR102071853B1 (zh) |
TW (1) | TWI596487B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7716510B2 (en) | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
US9166579B2 (en) * | 2012-06-01 | 2015-10-20 | Micron Technology, Inc. | Methods and apparatuses for shifting data signals to match command signal delay |
US9329623B2 (en) | 2012-08-22 | 2016-05-03 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal |
US9508417B2 (en) | 2014-02-20 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses for controlling timing paths and latency based on a loop delay |
US9530473B2 (en) | 2014-05-22 | 2016-12-27 | Micron Technology, Inc. | Apparatuses and methods for timing provision of a command to input circuitry |
US9531363B2 (en) | 2015-04-28 | 2016-12-27 | Micron Technology, Inc. | Methods and apparatuses including command latency control circuit |
US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
US9531351B1 (en) * | 2015-08-25 | 2016-12-27 | Xilinx, Inc. | Configurable latch circuit |
US9601170B1 (en) | 2016-04-26 | 2017-03-21 | Micron Technology, Inc. | Apparatuses and methods for adjusting a delay of a command signal path |
US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
US10069486B1 (en) * | 2016-06-29 | 2018-09-04 | Xilinx, Inc. | Multimode registers with pulse latches |
US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
US10868524B2 (en) * | 2018-12-13 | 2020-12-15 | Samsung Electronics Co., Ltd. | Semiconductor circuit and semiconductor circuit layout system |
KR102627943B1 (ko) * | 2018-12-13 | 2024-01-22 | 삼성전자주식회사 | 반도체 회로 및 반도체 회로의 레이아웃 시스템 |
US11894845B1 (en) * | 2022-08-30 | 2024-02-06 | Globalfoundries U.S. Inc. | Structure and method for delaying of data signal from pulse latch with lockup latch |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100519787B1 (ko) * | 2002-11-07 | 2005-10-10 | 삼성전자주식회사 | 슬립 모드에서 데이터 보존이 가능한 mtcmos플립플롭 회로 |
TWI228349B (en) * | 2003-04-21 | 2005-02-21 | Univ Tsinghua | Earle latch circuit and design method thereof |
US7613969B2 (en) | 2004-10-29 | 2009-11-03 | Cadence Design Systems, Inc. | Method and system for clock skew independent scan register chains |
US7602869B2 (en) * | 2005-07-29 | 2009-10-13 | International Business Machines Corporation | Methods and apparatus for clock synchronization and data recovery in a receiver |
US7649395B2 (en) * | 2007-05-15 | 2010-01-19 | Ati Technologies Ulc | Scan flip-flop with internal latency for scan input |
KR20090027042A (ko) * | 2007-09-11 | 2009-03-16 | 주식회사 동부하이텍 | 리텐션 기능을 갖는 mtcmos 플립플롭 |
-
2012
- 2012-06-13 US US13/495,362 patent/US8717078B2/en active Active
-
2013
- 2013-05-30 TW TW102119146A patent/TWI596487B/zh not_active IP Right Cessation
- 2013-06-04 KR KR1020130063905A patent/KR102071853B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102071853B1 (ko) | 2020-01-31 |
US8717078B2 (en) | 2014-05-06 |
US20130335128A1 (en) | 2013-12-19 |
KR20130139770A (ko) | 2013-12-23 |
TWI596487B (zh) | 2017-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI596487B (zh) | 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法 | |
US8214668B2 (en) | Synchronizing circuit | |
US7788558B2 (en) | Semiconductor integrated circuit and control method thereof | |
JP5058503B2 (ja) | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 | |
US7332949B2 (en) | High speed pulse based flip-flop with a scan function and a data retention function | |
US8484523B2 (en) | Sequential digital circuitry with test scan | |
TWI501553B (zh) | 時脈狀態獨立保持式的主從正反器及其運作的方法 | |
JP4579370B2 (ja) | スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法 | |
KR101729004B1 (ko) | 상태 리텐션 회로 및 그 회로의 작동방법 | |
JP2009222644A (ja) | 半導体集積回路、及び設計自動化システム | |
JP2002189059A (ja) | スキャン用フリップフロップ | |
US9083328B2 (en) | Positive edge flip-flop with dual-port slave latch | |
AU2013201156A1 (en) | Scan flip-flop, method thereof and devices having the same | |
TW201724743A (zh) | 能容忍偏移的正反器 | |
KR20120005469A (ko) | 스캔 테스트를 지원하는 저전력 듀얼-에지-트리거 저장 셀 및 이를 위한 클럭 게이팅 회로 | |
TWI754735B (zh) | 順序電路 | |
US9024661B2 (en) | Glitch free clock multiplexer | |
US20140298126A1 (en) | Latch circuit, scan test circuit and latch circuit control method | |
US20110181331A1 (en) | Integrated circuit with leakage reduction in static nets | |
EP1989562B1 (en) | Dual-path, multimode sequential storage element | |
US20080246503A1 (en) | Method of testing a semiconductor integrated circuit | |
KR102378150B1 (ko) | 저 전력 리텐션 플립-플롭을 포함하는 반도체 장치 | |
US20090251185A1 (en) | Data retention device for multiple power domains | |
US8495436B1 (en) | System and method for memory testing in electronic circuits | |
JP2011055224A (ja) | フリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |