TWI754735B - 順序電路 - Google Patents

順序電路 Download PDF

Info

Publication number
TWI754735B
TWI754735B TW107110583A TW107110583A TWI754735B TW I754735 B TWI754735 B TW I754735B TW 107110583 A TW107110583 A TW 107110583A TW 107110583 A TW107110583 A TW 107110583A TW I754735 B TWI754735 B TW I754735B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
clock signal
clock
input signal
Prior art date
Application number
TW107110583A
Other languages
English (en)
Other versions
TW201907400A (zh
Inventor
馬太 別爾津斯
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201907400A publication Critical patent/TW201907400A/zh
Application granted granted Critical
Publication of TWI754735B publication Critical patent/TWI754735B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

根據一個一般態樣，一種順序電路可包括正反器電路。 所述正反器電路可包括選擇電路、記憶體元件電路、時脈電路。所述選擇電路用以在至少兩個輸入訊號之間作出選擇來作為所選輸入訊號。所述記憶體元件電路由時脈訊號同步地控制且被配置成儲存所述所選輸入訊號。所述時脈電路被配置成至少輸出所述時脈訊號的較早版本及所述時脈訊號的較晚版本。所述選擇電路被配置成至少部分地由所述時脈訊號的所述較早版本同步地控制，使得所述所選輸入訊號在由所述記憶體元件電路讀取時保持穩定。

Description

順序電路 [相關申請案的交叉參考]
本申請案依據35 U.S.C.§119主張於2017年5月25日提出申請且名稱為「順序電路中改善掃描保持時間違例和低電壓操作的系統和方法(SYSTEM AND METHOD FOR IMPROVING SCAN HOLD-TIME VIOLATION AND LOW VOLTAGE OPERATION IN SEQUENTIAL CIRCUIT)」的臨時專利申請案第62/511,321號的優先權。此早期提出申請的申請案的標的物併入本案供參考。
本發明大體而言是有關於順序電路。具體而言，本發明是有關於一種用於在順序電路中改善掃描保持時間違例(scan hold-time violation)和低電壓操作的系統和方法。
在電子學中，正反器(flip-flop)或鎖存器(latch)是一種具有兩個穩定狀態且可用於儲存狀態資訊的電路。正反器藉由被施加至一或多個控制輸入的訊號來改變狀態，並且具有一個或兩個輸出。正反器是順序邏輯(sequential logic)中的基本儲存元件。正反器及鎖存器是在電腦、通訊中使用的數位電子系統以 及諸多其他類型的系統的基本構建塊(building block)。
正反器及鎖存器用作資料儲存元件。正反器儲存單個資料位元(二進制數位)；其兩個狀態中的一者表示「1」且另一者表示「0」。此種資料儲存器可用於儲存狀態，且此種電路被闡述為順序邏輯。
正反器可為簡單的(透通或不透通的)或時控的(同步式或邊緣觸發式)。雖然術語「正反器」以往一般是指簡單電路及時控電路兩者，然而在現代用法中，通常保留術語「正反器」來專門用於論述時控電路；簡單電路通常被稱為鎖存器。使用此種術語法，鎖存器是位準敏感型(level-sensitive)，而正反器是邊緣敏感型(edge-sensitive)。亦即，當鎖存器被賦能時，其變為透通的，而正反器的輸出僅在單個類型(正向或負向)的時脈邊緣上改變。
保持時間(hold time)被定義為在時脈的工作邊緣之後必須使資料穩定的最小時間量。類似於設置時間(setup time)，每一順序元件在時脈邊緣到達之後需要一段時間使資料保持穩定以可靠地擷取資料。此持續時間被稱為保持時間。
在當前邊緣處開始傳送的資料不應在時脈邊緣之後經過保持時間之前行進至擷取正反器。遵循保持時間確保了在當前時脈邊緣處開始傳送的資料不會在同一邊緣處被捕獲。換言之，保持時間遵循性確保了系統不會偏離當前狀態而進入無效狀態中。
根據一個一般態樣，一種順序電路可包括正反器電路。所述正反器電路可包括選擇電路、記憶體元件電路、時脈電路。所述選擇電路用以在至少兩個輸入訊號之間作出選擇來作為所選輸入訊號。所述記憶體元件電路由時脈訊號同步地控制且被配置成儲存所述所選輸入訊號。所述時脈電路被配置成至少輸出所述時脈訊號的較早版本及所述時脈訊號的較晚版本。所述選擇電路被配置成至少部分地由所述時脈訊號的所述較早版本同步地控制，使得所述所選輸入訊號在由所述記憶體元件電路讀取時保持穩定。
根據另一一般態樣，一種順序電路可包括記憶體元件電路，所述記憶體元件電路由時脈訊號同步地控制且被配置成儲存輸入訊號。所述記憶體元件電路可包括主部分(master portion)，所述主部分被配置成在所述時脈訊號的第一階段期間儲存所述輸入訊號。所述記憶體元件電路可包括從部分(slave portion)，所述從部分被配置成在所述時脈訊號的第二階段期間自所述主部分複製經反相輸入訊號。所述記憶體元件電路可包括非反相賦能電路(non-inverting enable circuit)，所述非反相賦能電路被配置成：防止所述經反相輸入訊號自所述主部分被意外地複製至所述從部分，且為所述從部分供應所述經反相輸入訊號。
根據另一一般態樣，一種順序電路可包括時脈電路、選擇電路及記憶體元件電路。所述時脈電路被配置成至少輸出時脈 訊號的較早版本及所述時脈訊號的較晚版本。所述選擇電路可被配置成：在至少兩個輸入訊號之間作出選擇來作為所選輸入訊號，且至少部分地由所述時脈訊號的所述較早版本同步化，使得所述所選輸入訊號在由記憶體元件電路讀取時保持穩定。所述記憶體元件電路可由所述時脈訊號同步地控制且被配置成儲存所述所選輸入訊號。所述記憶體元件電路可包括主部分，所述主部分被配置成在所述時脈訊號的第一半週期期間儲存所述所選輸入訊號。所述記憶體元件電路可包括從部分，所述從部分被配置成在所述時脈訊號的第二半週期期間自所述主部分複製經反相的所選輸入訊號。所述記憶體元件電路可包括非反相賦能電路，所述非反相賦能電路被配置成：防止經反相的輸入訊號自所述主部分被意外地複製至所述從部分，且為所述從部分供應經反相的輸入訊號。
在附圖及以下說明中陳述一或多個實施方案的細節。依據說明及圖式並依據申請專利範圍，其他特徵將顯而易見。
本發明是有關於一種實質上如結合各圖中的至少一者所示及/或所述且在申請專利範圍中更全面地陳述的用於在順序電路中改善掃描保持時間違例及低電壓操作的系統及方法。
200:系統
202a、202b、202c:正反器
204:邏輯電路
281:所選輸入訊號DMux/所選輸入DMux
282:訊號DT
283:主輸出訊號MLat/訊號MLat
284:訊號Slat
284’:SLatB
297:時脈訊號/CK
300、350、400、500、501:電路
301:選擇電路/多路複用器
302:主部分/部分
304:從部分/部分
305、306、352、354:反相器
312:通閘/傳輸閘/主通閘
314、316、324、326:回饋反相器
322:通閘/從通閘
392:選擇電路
393:掃描賦能訊號SE
393’:掃描賦能訊號的反相訊號SEN/經反相的掃描賦能訊號SEN
394:掃描鏈輸入SI/掃描接腳SI/SI訊號/訊號SI
394’:輸入訊號SIN/經反相SIN
395:正常操作輸入D/Q’輸出訊號/訊號D
396:Q輸出訊號
397:時脈訊號/最早時脈訊號/CK
398:衍生時脈訊號CKB/較早時脈訊號CKB/時脈訊號/時脈/時脈訊號CKB/第一或較早時脈訊號CKB/較早時脈CKB/訊號
399:衍生時脈訊號CKP/較晚時脈訊號CKP/時脈訊號/時脈訊號CKP/訊號
402:動態訊號部分
404:靜態訊號部分
412、422、423、424、432、433、434:P型金屬氧化物半導體電晶體/電晶體
414、426、427、428、436、437、438:N型金屬氧化物半導體電晶體/電晶體
498:低電壓Vss
499:高電壓Vdd/共同電壓Vdd
522:被賦能通閘/通閘
600:資訊處理系統
605:系統匯流排
610:處理器
615:組合邏輯區塊
620:揮發性記憶體
630:非揮發性記憶體
640:網路介面
650:使用者介面單元
660:裝置/硬體組件
670:軟體組件
圖1是根據所揭露標的物的系統的示例性實施例的方塊圖。
圖2是根據所揭露標的物的系統的示例性實施例的方塊 圖。
圖3是根據所揭露標的物的電路的示例性實施例的方塊圖。
圖4是根據所揭露標的物的電路的示例性實施例的方塊圖。
圖5A是根據所揭露標的物的電路的示例性實施例的方塊圖。
圖5B是根據所揭露標的物的電路的示例性實施例的方塊圖。
圖6是可包括根據所揭露標的物的原理形成的裝置的資訊處理系統的示意性方塊圖。
在各圖式中，相同的參考符號指示相同的元件。
將在下文中參照其中示出一些示例性實施例的附圖來更全面地闡述各種示例性實施例。然而，本發明所揭露標的物可實施為諸多不同形式而不應被理解為僅限於本文中所陳述的示例性實施例。而是，提供該些示例性實施例是為了使本發明透徹及完整，且將向熟習此項技術者全面地傳達本發明所揭露標的物的範圍。在圖式中，為清晰起見，各層及各區的大小及相對大小可被擴大。
應理解，當將元件或層稱作位於另一元件或層「上」、「連接至」或「耦合至」另一元件或層時，所述元件或層可直接位於 所述另一元件或層上、直接連接至或直接耦合至所述另一元件或層，或者可存在中間元件或層。相較而言，當將元件稱作「直接」位於另一元件或層「上」、「直接連接至」或「直接耦合至」另一元件或層時，不存在中間元件或層。在通篇中，相同的編號指代相同的元件。本文中所使用的用語「及/或(and/or)」包括相關聯所列各項中的一或多者的任意及所有組合。
應理解，雖然本文中可使用用語「第一」、「第二」、「第三」等來闡述各種元件、組件、區、層及/或區段，但該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語僅用於將一個元件、組件、區、層、或區段與另一區、層、或區段區分開。因此，在不背離本發明所揭露標的物的教示內容的條件下，下文所論述的「第一元件」、「第一組件」、「第一區」、「第一層」、或「第一區段」可被稱為第二元件、第二組件、第二區、第二層、或第二區段。
為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示出的一個元件或特徵與另一(些)元件或特徵的關係。應理解，所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。舉例而言，若將各圖中所示的裝置翻轉，則闡述為位於其他元件或特徵「下面」或「下方」的元件將被定向成位於其他元件或特徵「上方」。因此，示例性用語「在...下面」 可囊括在...上方及在...下面兩種定向。裝置可具有其他定向(旋轉90度或其他定向)，且本文中所使用的空間相對性描述語可相應地進行解釋。
本文中所使用的術語僅用於闡述特定示例性實施例而非旨在限制本發明所揭露標的物。除非上下文另有清晰指示，否則本文中所使用的單數形式「一(a、an)」及「所述(the)」均旨在亦包括複數形式。更應理解，當在本說明書中使用用語「包括(comprise及/或comprising)」時，是指明所陳述特徵、整數、步驟、操作、元件、及/或組件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組的存在或添加。
本文中參照作為理想化示例性實施例(及中間結構)的示意圖的剖視圖來闡述各示例性實施例。因此，預期會因例如製造技術及/或容差而與各圖所示的形狀有所變化。因此，各示例性實施例不應被理解為僅限於本文所示的特定區形狀，而是將包括例如因製造所致的形狀偏差。舉例而言，被示出為矩形的經植入區通常將具有圓形或彎曲特徵，及/或在其邊緣處具有植入濃度梯度而非自經植入區至未植入區具有二元變化(binary change)。同樣，藉由植入而形成的掩埋區可能會在所述掩埋區與進行植入所經由的表面之間的區中引起某種程度的植入。因此，各圖中所示出的區本質上是示意性的，且其形狀並非旨在示出裝置的區的實際形狀且並非旨在限制本發明所揭露標的物的範圍。
除非另有定義，否則本文中所使用的所有用語(包括技 術用語及科學用語)均具有與本發明所揭露標的物所屬領域中具有通常知識者通常所理解的含義相同的含義。更應理解，例如常用字典中所定義的用語等用語應被解釋為具有與其在相關技術背景中的含義相一致的含義，而不應被解釋為具有理想化或過度形式化意義，除非本文中明確如此定義。
在下文中，將參照附圖詳細地闡釋各示例性實施例。
圖1是根據所揭露標的物的系統200的示例性實施例的方塊圖。在所說明實施例中，系統200可包括更大掃描鏈(scan chain)的區段的詳細視圖。
在所說明實施例中，系統200可包括數個正反器(例如，正反器202a、202b、及202c)。各正反器202可由時脈訊號297控制或同步化。系統200亦可包括多個邏輯電路204。在所說明實施例中，正反器202a及202c可分別儲存邏輯電路204的輸入及輸出。
每一正反器可包括：D輸入埠，用於在正常操作期間將新資料寫入至正反器中；以及Q輸出埠，用於自正反器讀取所儲存資料。此外，每一正反器可包括掃描輸入(scan-in，SI)埠，當處於掃描鏈模式時，所述掃描輸入埠將新資料寫入至正反器中。應理解，上文僅為一個說明性實例，所揭露標的物並非僅限於所述實例。
在正常操作期間，資料自第一正反器(例如，正反器202a)的Q埠經由邏輯電路204傳送至第二正反器及第三正反器 (例如，正反器202b及202c)的D輸入埠。在此種實施例中，經過邏輯電路204會花費時間。通常，此時間週期足以滿足正反器的任何保持定時要求。
相反地，當系統200處於掃描模式時，由於資料是沿著掃描鏈移位，因此邏輯電路204可被繞過。在此種實施例中，資料自第一正反器(例如，正反器202a)的Q埠直接傳送至第二正反器(例如，正反器202b)的SI輸入埠且隨後傳送至掃描鏈中下一正反器(例如，正反器202c)的SI輸入埠。由於各正反器之間不存在(或存在極少)電路，因此在掃描模式中，兩個正反器之間的延遲經常是極小的。在各種實施例中，延遲可小至足以違反正反器的保持時間要求。此可造成資料損毀(data corruption)。
經常，解決方案是將延遲電路(圖中未示出)插入至系統中。此類延遲電路在電路內耗費電力及面積。有時，該些延遲電路被整合至正反器本身中。舉例而言，可在SI埠的輸入部分之前添加一系列反相器。當在整個晶片中使用共同或統一設計方案時，該些額外延遲電路經常被添加至每一正反器，而不管此特定正反器是否需要該些額外延遲電路。
圖2是根據所揭露標的物的電路300的示例性實施例的方塊圖。在各種實施例中，電路300可包括具有整合掃描功能的正反器。此外，在所說明實施例中，電路300可被配置成防止或避免在傳統正反器設計中所經歷的保持時間違例。
在此種實施例中，電路300可包括選擇電路或多路複用 器(multiplexer，MUX)301、記憶體元件電路(部分302及304)、以及反相器305及306。在所說明實施例中，記憶體元件可包括主部分302及從部分304。應理解，上文僅為一個說明性實例，所揭露標的物並非僅限於所述實例。
圖3是根據所揭露標的物的電路350的示例性實施例的方塊圖。如上所述，電路300可由時脈訊號397控制。電路350示出時脈訊號397可如何被處理以供電路300內部使用。
在所說明實施例中，時脈訊號397可產生兩個衍生時脈訊號CKB 398及CKP 399。在此種實施例中，電路350可包括串聯連接的兩個反相器352及354。此舉可部分地是為了將時脈訊號397清零(例如，將電壓恢復至共同電壓位準)。
在此種實施例中，較早時脈訊號CKB 398可由反相器352產生且可為最早時脈訊號397的反相訊號。較晚時脈訊號CKP 399可由反相器354產生。時脈訊號398及399是時脈訊號397的經延遲(且在時脈398的情況中，經反相)版本。
返回至圖2，時脈訊號CKB 398及CKP 399可用於控制電路300的特定部分。
在所說明實施例中，選擇電路301可在正常操作輸入D 395與掃描鏈輸入SI 394之間作出選擇。此選擇可基於掃描賦能訊號(scan enable signal)SE 393來進行。選擇電路301可產生所選輸入訊號DMux 281。
所選輸入訊號DMux 281可被呈現給主部分302。主部 分302可包括通閘或傳輸閘(pass or transmission gate)312以及兩個回饋反相器314及316。若所選輸入訊號DMux 281在較晚時脈訊號CKP 399穩定化至高值(關閉通閘312)之前改變，則發生保持故障(hold failure)且主部分302儲存錯誤值。
不管是否發生保持故障，所選輸入DMux 281均隨後(作為DT 282)儲存於回饋反相器314及316中，並作為主輸出訊號MLat 283自主部分302輸出。
從部分304可包括通閘322以及兩個回饋反相器324及326。一旦通閘322開啟，訊號MLat 283便儲存於回饋反相器324及326中，且訊號SLat 284被輸出。
在所說明實施例中，從部分304的輸出可經過兩個反相器305及306。反相器305可輸出Q’輸出訊號395，且反相器306可輸出Q輸出訊號396。在一些實施例中，可僅採用單個反相器。在此種情形中，輸出將為Q 396的反相訊號或QN。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
如上所述，若所選輸入訊號DMux 281在較晚時脈訊號CKP 399穩定化至高值之前改變，則改變的DMux 281可意外地射穿(shoot through)通閘312。在所說明實施例中，可藉由不以核心電壓Vdd而由較早時脈訊號CKB 398為選擇電路301供電來防止此情況發生。在所說明實施例中，主部分302及從部分304以及其他電路305及306可保持由核心電壓Vdd(示出於圖4中)供電。
在此種實施例中，例如，若掃描接腳SI 394在較晚時脈訊號CKP 399上升(關斷通閘312)之前下降，則由於較早時脈訊號CKB 398已下降(關斷選擇電路301)，因此DMux 281無法被拉高至Vdd。因此，主部分302無法被損毀且保持故障無法發生。在所說明實施例中，此不需要使用傳統上所採用的附加延遲電路系統。
在所說明實施例中，輸入訊號(例如，D 395、掃描接腳SI 394)僅須被保持至第一或較早時脈訊號CKB 398已穩定為止。因此，SI訊號394及D 395以及電路300所需的保持時間降低(與傳統電路相較)。掃描接腳SI 394明顯不那麼易於發生保持故障(與傳統正反器相較)，且前面所述的典型掃描鏈配置在無附加電路系統(例如，延遲電路)的情況下變得不那麼易於出錯。
圖4是根據所揭露標的物的電路400的示例性實施例的方塊圖。在各種實施例中，電路400可包括圖2所示的選擇電路以及主部分的通閘。
在所說明實施例中，電路400可包括P型金屬氧化物半導體(P-type metal-oxide-semiconductor，PMOS)電晶體412、422、423、424、432、433、及434。電路400可包括N型金屬氧化物半導體(N-type metal-oxide-semiconductor，NMOS)電晶體414、426、427、428、436、437、及438。電路400可包括：動態訊號部分(dynamic signal portion)402，在動態訊號部分402中，相應高電壓是由較早時脈訊號CKB 398提供；以及靜態訊號部分 (static signal portion)404，在靜態訊號部分404中，相應高電壓是由共同電壓Vdd 499提供。
在所說明實施例中，電晶體412及414可被配置成將輸入訊號SIN 394’反相，輸入訊號SIN 394’是上文所述訊號SI 394的經反相版本。電晶體412及414可具有高電壓Vdd 499及低電壓Vss 498。
電晶體422、423及424可串聯耦合且可為動態訊號部分402的一部分。電晶體422、423及424可耦合於高電壓與電晶體434之間。在所說明實施例中，電晶體422、423及424的高電壓可為較早時脈訊號CKB 398。作為改變的時脈訊號，電力被稱為動態的。電晶體422及423可取訊號SI 394作為輸入。然而，電晶體424可使用掃描賦能訊號的反相訊號SEN 393’作為輸入。
電晶體426、427及428可串聯耦合且可為動態訊號部分402的一部分。電晶體426、427及428可耦合於電晶體436與低電壓Vss 498之間。電晶體427及428可取訊號SI 394作為輸入。電晶體426可使用未反相的掃描賦能訊號SE 393作為輸入。
電晶體432、433及434可串聯耦合。電晶體432、433及434可耦合於高電壓Vdd 499與電晶體436之間。在所說明實施例中，電晶體432、433及434的高電壓可為高電壓Vdd 499。作為不改變的核心電力訊號，電力或高電壓被稱為靜態的。電晶體432及433可為靜態訊號部分404的一部分。電晶體432可取訊號D 395作為輸入。電晶體433可取掃描賦能訊號SE 393作為 輸入。
電晶體436、437及438可串聯耦合。電晶體436、437及438可耦合於低電壓Vss 498與電晶體434之間。電晶體437及438可為靜態訊號部分404的一部分。電晶體438可取訊號D 395作為輸入。電晶體437可取經反相的掃描賦能訊號SEN 393’作為輸入。
在所說明實施例中，電晶體434及436可為記憶體元件電路的主部分的通閘，如上所述。在所說明實施例中，電晶體434可接收較晚時脈訊號CKP 399作為輸入。電晶體436可接收較早時脈訊號CKB 398作為輸入。電晶體434及436可輸出訊號DT 282。
在所說明實施例中，掃描接腳訊號(示出為經反相SIN 394’)僅須被保持至較早時脈CKB 398已穩定為止。因此，正反器所需的保持時間降低。掃描接腳訊號(SI 394)明顯不那麼易於因前面所述的典型掃描鏈配置而發生保持故障。現在，若掃描接腳訊號(SI 394)在較晚時脈訊號CKP 399上升之前下降，則由於較早時脈訊號CKB 398在較晚時脈訊號CKP 399上升之前下降，因此DT 282無法被拉高(受到保持損毀(hold corrupted))至Vdd 499。因此，主鎖存器部分無法受到保持損毀。此不需要使用附加延遲電路系統，如上所述。
在此種實施例中，上升保持時間可降低一半(例如，自30皮秒(picosecond，ps)降低至15皮秒)。應理解，上文僅為幾 個說明性實例，所揭露標的物並非僅限於所述實例。
藉由不添加延遲電路或緩衝器，所揭露標的物使得所揭露正反器以與傳統主/從(master/slave，MS)正反器相似的資料路徑速度及時脈功率消耗量而運作。所揭露標的物具有較傳統延遲電路小的面積及低的功率要求。所揭露標的物相較於傳統主-從正反器亦幾乎消除了掃描接腳上的掃描保持時間故障。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
圖5A是根據所揭露標的物的電路500的示例性實施例的方塊圖。在所說明實施例中，電路500可包括正反器。在所說明實施例中，電路500不接收掃描鏈輸入，即，僅有的輸入是D 395。應理解，上文僅為一個說明性實例，所揭露標的物並非僅限於所述實例。
在所說明實施例中，電路500可包括主部分302及從部分304，如上所述。另外，電路500可包括反相器305及306，如上所述。同樣，主部分302可包括通閘312以及兩個回饋反相器314及316，如上所述。從部分304可包括通閘322以及兩個回饋反相器324及326，如上所述。
通閘(例如，通閘322)在時脈切換期間變為實際上透通的。在時脈訊號398及399具有大的偏斜(skew)或轉變時間(transition time)時，尤其如此。此種情況可由低電壓操作而加劇。
在此種實施例中，主部分302及從部分304可相互損 毀。值在兩個部分302與304之間的此種意外或非預期的複製(若發生)將在包括正反器的組合邏輯區塊(combinational logic block，CLB)中造成計算錯誤。傳統上，此種問題的解決方法一直是以被賦能反相器(enabled inverter)來替換從通閘322。然而，此會增加延遲及功率消耗。
在所說明實施例中，代替地採用被賦能通閘(enabled pass-gate)522。被賦能通閘522是串聯置於主部分302與從部分304之間。此外，不同於由時脈訊號398及399控制的主通閘312及從通閘322，被賦能通閘522由輸入訊號DT 282控制。
傳統上，通閘(例如，通閘522)是藉由將N型金屬氧化物半導體電晶體與P型金屬氧化物半導體電晶體耦合於一起並將閘訊號耦合至同一控制訊號的反相版本來形成。舉例而言，通閘322耦合至彼此互為理想地完美反相版本的訊號398及399。當然，訊號398及399的定時並非是理想的，因此存在損毀問題，但為便於闡釋通閘，訊號398及399的定時不太理想的特性將被暫時忽略。由於控制訊號彼此互為反相版本，因此N型金屬氧化物半導體及P型金屬氧化物半導體兩者同時接通或關斷。
在所說明實施例中，並非將通閘522連接至兩個反相訊號或鏡像訊號，而是將N型金屬氧化物半導體閘及P型金屬氧化物半導體閘兩者耦合至同一訊號DT 282。因此，每次，僅有一半的通閘將被「接通」、被賦能或為透通的。
在所說明實施例中且在第一實例中，D 395及DT 282 為高的且MLat 283為低的。SLat 284可自前一時脈循環開始為低的(SLatB 284’為高的)。較早時脈訊號CKB 398可在較晚時脈訊號CKP 399上升之前充分下降(例如，因偏斜或延遲)。如上所述，此為非理想定時特性。
從通閘322的P型金屬氧化物半導體可為「接通」。然而，從通閘322的N型金屬氧化物半導體可為「關斷」。傳統上(在缺少被賦能通閘522的實施例中)，此將使得SLatB 284’的高值能夠被寫回至主部分302中。然而，在所說明實施例中，被賦能通閘522的P型金屬氧化物半導體將「關斷」(乃因DT 282為高的)。因此，被賦能通閘522將阻止從部分304被意外或非預期的地寫入至主部分302。
在第二實例中，D 395及DT 282為低的，且MLat 283為高的。SLat 284可自前一時脈循環開始為高的(SLatB 284’為低的)。較早時脈訊號CKB 398可在較晚時脈訊號CKP 399下降之前充分上升(例如，因偏斜或延遲)。如上所述，此為非理想定時特性。
從通閘322的N型金屬氧化物半導體可「接通」。然而，從通閘322的P型金屬氧化物半導體可「關斷」。傳統上(在缺少被賦能通閘522的實施例中)，此將使得MLat 283的高值能夠覆寫從部份的值。然而，在所說明實施例中，被賦能通閘522的N型金屬氧化物半導體將「關斷」(乃因DT 282為低的)。因此，當時脈訊號(CK 397)下降時，被賦能通閘522將阻止主部分302 被意外或非預期的地寫入至從部份304。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
在此種實施例中，被賦能通閘522可被配置成與傳統的被賦能反相器解決方案一樣使訊號MLat 283不反相。被賦能通閘522亦可被配置成藉由在不期望進行複製時確保以下來阻止或防止訊號在主部分302與從部分304之間被意外地複製：通閘522及322中的兩個P型金屬氧化物半導體電晶體中的不多於一者同時接通，且通閘522及322中的兩個N型金屬氧化物半導體電晶體中的不多於一者同時接通。
在各種實施例中，被賦能通閘522使得電路500能夠相對於相當的傳統通閘主/從正反器以相似的速度(CK 297至Q 396)及功率而運作。在一些實施例中，電路500可具有與具通閘的傳統主/從正反器基本上相同的面積。在各種實施例中，由於主部分302與從部分304之間的非預期的資料傳輸得以避免，因此被賦能通閘可能夠明顯地改善低電壓操作。
在各種實施例中，與傳統的被賦能反相器主/從正反器相較，電路500可：快出~10%，省出2%至5%的面積消耗且具有相當的低電壓操作。在各種實施例中，與傳輸閘式主/從正反器相較，電路500可：具有與傳輸閘主-從正反器相當的面積且具有大幅改善的低電壓操作。
在一些實施例中，被賦能通閘522可補償或可能夠在其間防止發生非預期的複製的時脈偏斜量或延遲量可由製造製程決 定或以其他方式在結構上被定義。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
圖5B是根據所揭露標的物的電路501的示例性實施例的方塊圖。在所說明實施例中，電路501可包括正反器。在所說明實施例中，電路501可具有掃描能力。應理解，上文僅為一個說明性實例，所揭露標的物並非僅限於所述實例。
在所說明實施例中，電路501可包括主部分302及從部分304，如上所述。另外，電路501可包括反相器305及306，如上所述。同樣，主部分302可包括通閘312以及兩個回饋反相器314及316，如上所述。從部分304可包括通閘322以及兩個回饋反相器324及326，如上所述。電路501亦可包括被賦能通閘522，如上所述。
另外，電路501可包括選擇電路392，如上所述。在各種實施例中，選擇電路392可由核心電壓Vdd(例如，圖4所示Vdd 499)供電。在另一實施例中，選擇電路392可由較早時脈訊號CKB 398供電，如上所述。
圖6是可包括根據所揭露標的物的原理形成的半導體裝置的資訊處理系統600的示意性方塊圖。
參照圖6，資訊處理系統600可包括根據所揭露標的物的原理構造的裝置中的一或多者。在另一實施例中，資訊處理系統600可採用或執行根據所揭露標的物的原理的一或多種技術。
在各種實施例中，資訊處理系統600可包括計算裝置， 例如膝上型電腦、桌上型電腦、工作站、伺服器、刀鋒型伺服器、個人數位助理、智慧型電話、平板電腦、及其他適當電腦、或者其虛擬機器或虛擬計算裝置。在各種實施例中，資訊處理系統600可由使用者(圖中未示出)使用。
根據所揭露標的物的資訊處理系統600可更包括中央處理單元(central processing unit，CPU)、邏輯、或處理器610。在一些實施例中，處理器610可包括一或多個功能單元區塊(functional unit block，FUB)或者組合邏輯區塊(combinational logic blocks，CLB)615。在此種實施例中，組合邏輯區塊可包括各種布林(Boolean)邏輯運算(例如，反及(NAND)、反或(NOR)、反(NOT)、互斥或(XOR))、穩定化邏輯裝置(例如，正反器、鎖存器)、其他邏輯裝置、或其組合。該些組合邏輯運算可以簡單或複雜的方式被配置成處理輸入訊號以達成所需結果。應理解，儘管闡述了同步組合邏輯運算的幾個說明性實例，然而所揭露標的物並非受此限制且可包括非同步運算或其混合運算。在一個實施例中，組合邏輯運算可包括多個互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體。在各種實施例中，該些互補金屬氧化物半導體電晶體可被配置至執行邏輯運算的閘中；然而應理解，其他技術可被使用且處於所揭露標的物的範圍內。
根據所揭露標的物的資訊處理系統600可更包括揮發性記憶體620(例如，隨機存取記憶體(Random Access Memory， RAM))。根據所揭露標的物的資訊處理系統600可更包括非揮發性記憶體630(例如，硬碟機、光學記憶體、反及記憶體、或快閃記憶體)。在一些實施例中，揮發性記憶體620、非揮發性記憶體630、或者其組合或部分可被稱為「儲存媒體」。在各種實施例中，揮發性記憶體620及/或非揮發性記憶體630可被配置成以半永久或實質上永久形式來儲存資料。
在各種實施例中，資訊處理系統600可包括一或多個網路介面640，所述一或多個網路介面640被配置成使得資訊處理系統600能夠成為通訊網路的一部分及經由通訊網路進行通訊。無線相容認證(Wi-Fi)協定的實例可包括但不限於電機電子工程師學會(Institute of Electrical and Electronics Engineers，IEEE)802.11g、IEEE 802.11n。蜂巢式協定的實例可包括但不限於：IEEE 802.16m(亦稱進階無線都會區域網路(Metropolitan Area Network，MAN)、進階長期演進(Long Term Evolution，LTE)、全球行動通訊系統(Global System for Mobile Communications，GSM)增強資料速率演進(Enhanced Data rates for GSM Evolution，EDGE)、演進型高速封包存取(Evolved High-Speed Packet Access，HSPA+)。有線協定的實例可包括但不限於IEEE 802.3(亦稱乙太網路)、光纖頻道(Fibre Channel)、電力線通訊(例如，HomePlug、IEEE 1901)。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
根據所揭露標的物的資訊處理系統600可更包括使用者 介面單元650(例如，顯示器配接器、觸感介面、人類介面裝置)。在各種實施例中，此使用者介面單元650可被配置成自使用者接收輸入及/或將輸出提供至使用者。亦可使用其他種類的裝置來達成與使用者的互動；舉例而言，提供至使用者的回饋可為任何形式的感覺回饋，例如，視覺回饋、聽覺回饋、或觸覺回饋；且來自使用者的輸入可以任何形式(包括聲學輸入、語音輸入、或觸覺輸入)被接收。
在各種實施例中，資訊處理系統600可包括一或多個其他裝置或者硬體組件660(例如，顯示器或監視器、鍵盤、滑鼠、照相機、指紋讀取器、視訊處理器)。應理解，上文僅為幾個說明性實例，所揭露標的物並非僅限於所述實例。
根據所揭露標的物的資訊處理系統600可更包括一或多個系統匯流排605。在此種實施例中，系統匯流排605可被配置成以通訊方式耦合處理器610、揮發性記憶體620、非揮發性記憶體630、網路介面640、使用者介面單元650、及一或多個硬體組件660。由處理器610處理的資料或自非揮發性記憶體630外部輸入的資料可儲存於非揮發性記憶體630或揮發性記憶體620中。
在各種實施例中，資訊處理系統600可包括或執行一或多個軟體組件670。在一些實施例中，軟體組件670可包括作業系統(operating system，OS)及/或應用程式。在一些實施例中，作業系統可被配置成為應用程式提供一或多個服務並作為媒介在應用程式與資訊處理系統600的各種硬體組件(例如，處理器610、 網路介面640)之間進行管理或發揮作用。在此種實施例中，資訊處理系統600可包括一或多個原生應用程式，所述一或多個原生應用程式可安裝於本端(例如，非揮發性記憶體630內)且被配置成由處理器610直接執行並與作業系統直接互動。在此種實施例中，原生應用程式可包括預編譯的機器可執行碼。在一些實施例中，原生應用程式可包括指令碼解譯器(例如，C殼(C shell，csh)、AppleScript、AutoHotkey)或虛擬執行機器(virtual execution machine，VM)(例如，Java虛擬機器、微軟通用語言執行環境(Microsoft Common Language Runtime))，所述指令碼解譯器或虛擬執行機器被配置成將原始碼(source code)或目的碼(object code)轉譯成隨後由處理器610執行的可執行碼。
上文所述的半導體裝置可使用各種封裝技術來進行包封。舉例而言，根據所揭露標的物的原理構造的半導體裝置可使用以下技術中的任一者來進行包封：疊層封裝(package on package，POP)技術、球柵陣列(ball grid array，BGA)技術、晶片尺度封裝(chip scale package，CSP)技術、塑膠引線晶片載體(plastic leaded chip carrier，PLCC)技術、塑膠雙列直插式封裝(plastic dual in-line package，PDIP)技術、窩伏爾組件中晶粒封裝(die in waffle pack)技術、盤內晶粒封裝(die in wafer form)技術、板上晶片封裝(chip on board，COB)技術、雙列直插式陶瓷封裝(ceramic dual in-line package，CERDIP)技術、塑膠公制四方扁平封裝(plastic metric quad flat package，PMQFP)技術、 塑膠四方扁平封裝(plastic quad flat package，PQFP)技術、小輪廓封裝(small outline package，SOIC)技術、收縮型小輪廓封裝(shrink small outline package，SSOP)技術、薄型小輪廓封裝(thin small outline package，TSOP)技術、薄型四方扁平封裝(thin quad flat package，TQFP)技術、系統級封裝(system in package，SIP)技術、多晶片封裝(multi-chip package，MCP)技術、晶圓級製作封裝(wafer-level fabricated package，WFP)技術、晶圓級加工堆疊封裝(wafer-level processed stack package，WSP)技術、或熟習此項技術者將知曉的其他技術。
各方法步驟可由一或多個可程式化處理器執行，所述一或多個可程式化處理器執行電腦程式以藉由對輸入資料進行操作並產生輸出來執行功能。各方法步驟亦可由特殊用途邏輯電路系統(例如，現場可程式化閘陣列(field programmable gate array，FPGA)或應用特定積體電路(application-specific integrated circuit，ASIC))來執行，且設備可被實作為所述特殊用途邏輯電路系統。
在各種實施例中，電腦可讀取媒體可包括當被執行時使裝置執行各方法步驟的至少一部分的指令。在一些實施例中，電腦可讀取媒體可包含於磁性媒體、光學媒體、其他媒體、或其組合(例如，光碟-唯讀記憶體(Compact Disc-Read Only Memory，CD-ROM)、硬碟機、唯讀記憶體、快閃磁碟機)中。在此種實施例中，電腦可讀取媒體可為有形且非暫時性地實施的製品。
儘管已參照示例性實施例闡述了所揭露標的物的原理，然而對於熟習此項技術者將顯而易見，可在不背離該些所揭露概念的範圍的條件下對所述實施例作出各種改變及潤飾。因此，應理解，上述實施例並非是限制的，而僅是說明性的。因此，所揭露概念的範圍應由對以下申請專利範圍及其等效內容的最廣泛的所允許解釋來決定，而不應由上述說明限定或限制。因此，應理解，隨附申請專利範圍旨在涵蓋歸屬於各實施例的範圍內的所有此種潤飾及改變。
281:所選輸入訊號DMux
282:訊號DT
283:主輸出訊號MLat
284:訊號SLat
300:電路
301:選擇電路
302:部分
304:部分
305、306:反相器
312:通閘
314、316、324、326:回饋反相器
322:通閘
393:掃描賦能訊號SE
394:掃描鏈輸入SI
395:Q’輸出訊號
396:Q輸出訊號
398:衍生時脈訊號CKB
399:衍生時脈訊號CKP

Claims (19)

  1. 一種順序電路，包括：正反器電路，所述正反器電路包括：選擇電路，用以在至少兩個輸入訊號之間作出選擇來作為所選輸入訊號；時脈電路，被配置成接收時脈訊號且輸出第一時脈訊號及與所述第一時脈訊號反相的第二時脈訊號；以及記憶體元件電路，基於所述第一時脈訊號及所述第二時脈訊號儲存所述所選輸入訊號，其中所述選擇電路至少部份地由所述第一時脈訊號供電。
  2. 如申請專利範圍第1項所述的順序電路，其中所述選擇電路至少部份地與所述第一時脈訊號同步。
  3. 如申請專利範圍第1項所述的順序電路，其中：所述記憶體元件電路包括第一部分、第二部分及串聯於所述第一部分與所述第二部分之間的中間部分，且所述中間部分被配置成基於所述所選輸入訊號控制所述第一部分與所述第二部分之間的訊號流。
  4. 如申請專利範圍第3項所述的順序電路，其中：所述第一部分被配置成基於所述第一時脈訊號及所述第二時脈訊號儲存所述所選輸入訊號，且所述第二部分被配置成基於所述第一時脈訊號及所述第二時脈訊號儲存所述第一部分的輸出。
  5. 如申請專利範圍第1項所述的順序電路，其中所述選擇電路包括：動態訊號部分，在其中相應高電壓由較早時脈訊號所提供，以及靜態訊號部分，在其中相應高電壓是由共同電壓提供。
  6. 如申請專利範圍第1項所述的順序電路，其中所述記憶體元件電路及所述時脈電路兩者由共同電壓訊號提供其中所述第一時脈訊號及共同電壓兩者包括實質上相同的高電壓，但包含不同的定時特性。
  7. 一種順序電路，包括：記憶體元件電路，被配置成接收時脈訊號及輸入訊號；其中所述記憶體元件電路包括：第一部分，被配置成在所述時脈訊號的第一階段期間儲存所述輸入訊號，第二部分，被配置成在所述時脈訊號的第二階段期間儲存所述第一部分的輸出，以及非反相賦能電路，被配置成基於所述輸入訊號控制所述第一部分與所述第二部分之間的訊號流。
  8. 如申請專利範圍第7項所述的順序電路，其中所述非反相賦能電路包括通閘。
  9. 如申請專利範圍第8項所述的順序電路，其中所述非反相賦能電路由所述輸入訊號賦能。
  10. 如申請專利範圍第9項所述的順序電路，其中所述記憶體元件電路的所述第二部分包括由所述時脈訊號賦能且被配置成自所述第一部分接收作為所述輸出的與所述輸入訊號反相的反相訊號的通閘。
  11. 如申請專利範圍第10項所述的順序電路，其中所述非反相賦能電路的所述通閘包括第一P型金屬氧化物半導體電晶體及第一N型金屬氧化物半導體電晶體；其中所述記憶體元件電路的所述第一部分的通閘包括第二P型金屬氧化物半導體電晶體及第二N型金屬氧化物半導體電晶體。
  12. 如申請專利範圍第11項所述的順序電路，其中所述非反相賦能電路被配置成使得：所述第一P型金屬氧化物半導體電晶體或所述第二P型金屬氧化物半導體電晶體中不多於一者同時接通，且所述第一N型金屬氧化物半導體電晶體或所述第二N型金屬氧化物半導體電晶體中不多於一者同時接通。
  13. 如申請專利範圍第7項所述的順序電路，其中所述順序電路包括時脈電路，所述時脈電路被配置成至少輸出所述時脈訊號的第一階段及所述時脈訊號的第二階段；且其中所述非反相賦能電路被配置成，當所述時脈訊號的所述第一階段與所述時脈訊號的所述第二階段之間的時脈偏斜量高於結構定義值時，防止經反相的所述輸入訊號在時脈轉變期間在所 述第一部分與所述第二部分之間被複製。
  14. 一種順序電路，包括：時脈電路，被配置成至少輸出第一時脈訊號及第二時脈訊號；選擇電路，被配置成：在至少兩個輸入訊號之間作出選擇來作為所選輸入訊號，且至少部分地由所述第一時脈訊號供電，使得所述所選輸入訊號在由記憶體元件電路讀取時保持穩定，其中：所述記憶體元件電路，由所述第一時脈訊號及所述第二時脈訊號同步地控制且被配置成儲存所述所選輸入訊號；以及其中所述記憶體元件電路包括：第一部分，被配置成基於所述第一時脈訊號儲存所述所選輸入訊號，第二部分，被配置成在所述第一時脈訊號的部份期間儲存所述第一部分的輸出，以及非反相賦能電路，被配置成基於所述輸入訊號控制所述第一部分與所述第二部分之間的訊號流。
  15. 如申請專利範圍第14項所述的順序電路，其中，為滿足所述記憶體元件電路的保持定時要求，所述所選輸入訊號須被保持至所述第一時脈訊號已穩定化為止。
  16. 如申請專利範圍第14項所述的順序電路，其中所述記憶體元件電路及所述時脈電路兩者由共同電壓訊號供電 其中所述第一時脈訊號及共同電壓兩者包含實質上相同的高電壓，其中所述共同電壓隨時間是實質上靜態的，且其中所述第一時脈訊號隨時間改變電壓。
  17. 如申請專利範圍第14項所述的順序電路，其中所述選擇電路包括：動態訊號部分，在其中相應高電壓是由所述第一時脈訊號提供，以及靜態訊號部分，在其中相應高電壓是由共同電壓提供。
  18. 如申請專利範圍第14項所述的順序電路，其中所述非反相賦能電路被配置成，當所述第一時脈訊號與所述第二時脈訊號之間的時脈偏斜量高於結構定義值時，防止經反相的所述輸入訊號在時脈轉變期間在所述第一部分與所述第二部分之間被複製。
  19. 如申請專利範圍第14項所述的順序電路，其中所述非反相賦能電路包括：包括第一P型金屬氧化物半導體電晶體及第一N型金屬氧化物半導體電晶體的通閘；其中所述記憶體元件電路的所述第二部分包括：包括第二P型金屬氧化物半導體電晶體及第二N型金屬氧化物半導體電晶體的通閘；且其中所述非反相賦能電路被配置成在不期望進行複製時，確保： 所述第一P型金屬氧化物半導體電晶體或所述第二P型金屬氧化物半導體電晶體中不多於一者接通，且所述第一N型金屬氧化物半導體電晶體或所述第二N型金屬氧化物半導體電晶體中不多於一者接通。
TW107110583A 2017-05-25 2018-03-28 順序電路 TWI754735B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762511321P 2017-05-25 2017-05-25
US62/511,321 2017-05-25
US15/680,198 2017-08-17
US15/680,198 US10262723B2 (en) 2017-05-25 2017-08-17 System and method for improving scan hold-time violation and low voltage operation in sequential circuit

Publications (2)

Publication Number Publication Date
TW201907400A TW201907400A (zh) 2019-02-16
TWI754735B true TWI754735B (zh) 2022-02-11

Family

ID=64401787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110583A TWI754735B (zh) 2017-05-25 2018-03-28 順序電路

Country Status (4)

Country Link
US (2) US10262723B2 (zh)
KR (1) KR102497597B1 (zh)
CN (1) CN108933582B (zh)
TW (1) TWI754735B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262723B2 (en) * 2017-05-25 2019-04-16 Samsung Electronics Co., Ltd. System and method for improving scan hold-time violation and low voltage operation in sequential circuit
CN109801663A (zh) * 2019-01-11 2019-05-24 广州华欣电子科技有限公司 移位寄存器电路、电路板、红外触摸框及红外触摸设备
US11092649B2 (en) * 2019-03-12 2021-08-17 Samsung Electronics Co., Ltd. Method for reducing power consumption in scannable flip-flops without additional circuitry
US11543849B2 (en) * 2019-04-22 2023-01-03 Samsung Electronics Co., Ltd. Integrated clock gater latch structures with adjustable output reset
CN110263417B (zh) * 2019-06-17 2023-11-17 中国科学院微电子研究所 一种时序特性获取方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001733A1 (en) * 2005-06-30 2007-01-04 Texas Instruments Incorporated Digital storage element architecture comprising integrated 2-to-1 multiplexer functionality
US20070290733A1 (en) * 2004-08-03 2007-12-20 Aksamit Randy J Two-latch clocked-lssd flip-flop
US20130002298A1 (en) * 2011-07-01 2013-01-03 Arm Limited Signal value storage circuitry with transition detector
US20130057329A1 (en) * 2011-09-05 2013-03-07 Texas Instruments Incorporated Programmable Scannable Storage Circuit
US20150061740A1 (en) * 2013-08-30 2015-03-05 Cavium, Inc. Scannable flop with a single storage element
TW201638943A (zh) * 2015-04-16 2016-11-01 台灣積體電路製造股份有限公司 記憶體裝置及其運作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744432B2 (ja) * 1993-02-24 1995-05-15 日本電気株式会社 クロック生成装置
JP3557640B2 (ja) * 1993-12-14 2004-08-25 ソニー株式会社 同期回路
JPH07183771A (ja) 1993-12-22 1995-07-21 Fujitsu Ltd フリップフロップ回路
US5461331A (en) 1994-07-28 1995-10-24 International Business Machines Corporation Dynamic to static logic translator or pulse catcher
JPH09270677A (ja) 1995-09-05 1997-10-14 Mitsubishi Electric Corp フリップフロップ回路及びスキャンパス並びに記憶回路
US6023179A (en) 1997-06-04 2000-02-08 Sun Microsystems, Inc. Method of implementing a scan flip-flop using an edge-triggered staticized dynamic flip-flop
US7000164B2 (en) 2002-01-30 2006-02-14 Sun Microsystems, Inc. Method for scan testing and clocking dynamic domino circuits in VLSI systems using level sensitive latches and edge triggered flip flops
KR100463201B1 (ko) 2002-05-28 2004-12-23 삼성전자주식회사 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법
FR2888423B1 (fr) 2005-07-05 2008-04-11 Iroc Technologies Sa Cellule de memorisation durcie
JP2007028532A (ja) * 2005-07-21 2007-02-01 Matsushita Electric Ind Co Ltd フリップフロップ回路
JP2008117372A (ja) * 2006-10-13 2008-05-22 Nec Electronics Corp 半導体集積回路およびその制御方法
KR20080068364A (ko) 2007-01-19 2008-07-23 엘지전자 주식회사 더블 에지 플립플롭
JP2008256627A (ja) * 2007-04-09 2008-10-23 Kawasaki Microelectronics Kk 半導体集積回路の検査方法
US7649395B2 (en) 2007-05-15 2010-01-19 Ati Technologies Ulc Scan flip-flop with internal latency for scan input
CN101686040B (zh) 2008-09-26 2012-07-04 辉达公司 可扫描d触发器
KR101698010B1 (ko) 2010-06-10 2017-01-19 삼성전자주식회사 스캔 플립플롭 회로 및 이를 포함하는 스캔 테스트 회로
KR20120035755A (ko) 2010-10-06 2012-04-16 삼성전기주식회사 적응형 지연 조절 기능이 구비된 데이터 인터페이스 장치
KR101749583B1 (ko) 2011-05-30 2017-06-21 삼성전자주식회사 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서
CN103163802B (zh) 2011-12-15 2015-05-13 快捷半导体(苏州)有限公司 输出控制电路、方法、及其应用设备
KR101928271B1 (ko) 2012-03-16 2018-12-13 삼성전자 주식회사 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치들
CN102831272B (zh) * 2012-08-30 2015-02-04 锐迪科科技有限公司 用于双边沿触发器的可测试性设计方法
US8866528B2 (en) 2012-11-02 2014-10-21 Nvidia Corporation Dual flip-flop circuit
CN104078082B (zh) * 2013-03-29 2017-11-14 芯成半导体（上海）有限公司 用于测试存储器件的电路和方法
US9673786B2 (en) 2013-04-12 2017-06-06 Qualcomm Incorporated Flip-flop with reduced retention voltage
US9536031B2 (en) 2014-07-14 2017-01-03 Mediatek Inc. Replacement method for scan cell of integrated circuit, skewable scan cell and integrated circuit
JP2016201623A (ja) * 2015-04-08 2016-12-01 株式会社ソシオネクスト フリップフロップ回路および半導体集積回路装置
US9473113B1 (en) * 2015-09-24 2016-10-18 Qualcomm Incorporated Power management with flip-flops
CN105761746B (zh) * 2016-02-04 2018-09-11 北京时代民芯科技有限公司 一种单粒子加固fpga分布式ram的写入时序匹配电路
US9665160B1 (en) * 2016-05-17 2017-05-30 Qualcomm Incorporated Unified retention flip-flop architecture and control
US10262723B2 (en) * 2017-05-25 2019-04-16 Samsung Electronics Co., Ltd. System and method for improving scan hold-time violation and low voltage operation in sequential circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290733A1 (en) * 2004-08-03 2007-12-20 Aksamit Randy J Two-latch clocked-lssd flip-flop
US20070001733A1 (en) * 2005-06-30 2007-01-04 Texas Instruments Incorporated Digital storage element architecture comprising integrated 2-to-1 multiplexer functionality
US20130002298A1 (en) * 2011-07-01 2013-01-03 Arm Limited Signal value storage circuitry with transition detector
US20130057329A1 (en) * 2011-09-05 2013-03-07 Texas Instruments Incorporated Programmable Scannable Storage Circuit
US20150061740A1 (en) * 2013-08-30 2015-03-05 Cavium, Inc. Scannable flop with a single storage element
TW201638943A (zh) * 2015-04-16 2016-11-01 台灣積體電路製造股份有限公司 記憶體裝置及其運作方法
TWI567754B (zh) * 2015-04-16 2017-01-21 台灣積體電路製造股份有限公司 記憶體裝置及其運作方法

Also Published As

Publication number Publication date
US20180342287A1 (en) 2018-11-29
KR20180129617A (ko) 2018-12-05
CN108933582A (zh) 2018-12-04
KR102497597B1 (ko) 2023-02-08
US10720204B2 (en) 2020-07-21
US10262723B2 (en) 2019-04-16
CN108933582B (zh) 2024-03-08
TW201907400A (zh) 2019-02-16
US20190221255A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
TWI754735B (zh) 順序電路
US8717078B2 (en) Sequential latching device with elements to increase hold times on the diagnostic data path
US9853630B2 (en) Skew-tolerant flip-flop
JP5193846B2 (ja) 同期化回路
KR101317056B1 (ko) 듀얼 트리거 저에너지 플립 플롭 회로
TWI475352B (zh) 狀態保持電路及該種電路之操作方法
CN111693858B (zh) 一种用于减少无附加电路的可扫描触发器中的功耗的方法
US8829963B1 (en) Negative edge preset reset flip-flop with dual-port slave latch
TWI702485B (zh) 電子裝置及其驅動方法
JP4883621B2 (ja) 半導体集積回路
US20140232440A1 (en) Positive edge reset flip-flop with dual-port slave latch
CN111697961A (zh) 时钟门控系统和设备
CN111831053B (zh) 具有可调输出复位的集成时钟门控器锁存器结构
US20110016367A1 (en) Skew tolerant scannable master/slave flip-flop including embedded logic
TWI583137B (zh) 同步器正反器
US8497721B1 (en) Pass gate shadow latch