JP2008256627A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法 Download PDFInfo
- Publication number
- JP2008256627A JP2008256627A JP2007101230A JP2007101230A JP2008256627A JP 2008256627 A JP2008256627 A JP 2008256627A JP 2007101230 A JP2007101230 A JP 2007101230A JP 2007101230 A JP2007101230 A JP 2007101230A JP 2008256627 A JP2008256627 A JP 2008256627A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- clock signal
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007689 inspection Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 10
- 238000010998 test method Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 13
- 101150070189 CIN3 gene Proteins 0.000 description 8
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 8
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 8
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 8
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318575—Power distribution; Power saving
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
Abstract
【課題】フリップフロップのデータ保持性能を複数個まとめて検査できるようにする。
【解決手段】スキャンチェーンが形成されるよう互いに直列に接続した複数のフリップフロップにクロック信号を供給するとともに、該複数のフリップフロップに前記スキャンチェーンを介して所定のデータを入力し、前記複数のフリップフロップへの前記クロック信号の供給を所定時間だけ停止した状態で前記入力したデータを保持し、その後、前記クロック信号を再び供給し、前記スキャンチェーンを介して前記複数のフリップフロップに保持されたデータを読み出し、前記入力したデータと前記読み出したデータとの比較により、前記複数のフリップフロップのデータ保持性能を検査する。
【選択図】図2
【解決手段】スキャンチェーンが形成されるよう互いに直列に接続した複数のフリップフロップにクロック信号を供給するとともに、該複数のフリップフロップに前記スキャンチェーンを介して所定のデータを入力し、前記複数のフリップフロップへの前記クロック信号の供給を所定時間だけ停止した状態で前記入力したデータを保持し、その後、前記クロック信号を再び供給し、前記スキャンチェーンを介して前記複数のフリップフロップに保持されたデータを読み出し、前記入力したデータと前記読み出したデータとの比較により、前記複数のフリップフロップのデータ保持性能を検査する。
【選択図】図2
Description
本発明は、スキャンチェーンを形成するように互いに直列接続した複数のフリップフロップのデータ保持性能を検査する半導体集積回路の検査方法に関するものである。
半導体集積回路の微細化、低電源電圧化の進行により、低閾値のトランジスタで構成した論理回路(低い電源電圧においても高い動作速度が得られるが、スタンバイ時の消費電流が大きい)への電源電圧の供給を、スリープ状態(もしくは、スタンバイ状態)において遮断して、消費電力を低減することが一般化しつつある(例えば、特許文献1参照)。スリープ時における論理回路への電源電圧供給の遮断は、高電位電源電圧と低電位電源電圧の両方について行われることもあるが、その一方についてのみ行われることもある。これらの場合には、スリープ状態にある期間中のデータを記憶するデータ保持フリップフロップが利用される。
データ保持フリップフロップは、電源電圧が常時供給され、スリープ時にクロック信号の供給のみが停止されるものを利用することも可能であり、さらに、クロック信号の供給を停止することに加えて、データ保持に必要な部分以外への電源供給を遮断して、スリープ時の消費電力を低減することも可能である。
図3は後者の従来のデータ保持フリップフロップ100Aの構成を示す回路図である(例えば、特許文献2参照)。図3において、INV1〜INV8はインバータ、G1,G2はトランスミッションゲートである。
インバータINV1,INV2,INV6,INV7、INV8は、そのNMOSトランジスタのソース(OFF)とGNDとの間に、スリープ信号SLPが“L”のときオフになるNMOSトランジスタM17が接続された構成である。
また、インバータINV4は、そのNMOSトランジスタのソース(SB)とGNDとの間に、スリープ信号SLPが“L”のときオフになるNMOSトランジスタM15と、ゲートがGNDに接続されることにより常時オン状態にある内部抵抗が比較的大きなPMOSトランジスタM16の並列回路が接続された構成である。
インバータINV3は、PMOSトランジスタM3とNMOSトランジスタM4からなるCMOS回路に、反転クロック信号CLKBがゲート入力するPMOSトランジスタM5とクロック信号CLKがゲート入力するNMOSトランジスタM6が直列接続され、そのトランジスタM6のソース(OFF)とGNDとの間に、前記のNMOSトランジスタM17が接続されたクロックド型の構成である。
インバータINV5は、PMOSトランジスタM10とNMOSトランジスタM11からなるCMOS回路に、クロック信号CLKがゲート入力するPMOSトランジスタM12と反転クロック信号CLKBがゲート入力するNMOSトランジスタM13が直列され、またこのトランジスタM12にデータ保持信号DRがゲート入力するPMOSトランジスタM14が並列接続され、さらにトランジスタM13のソース(SB)とGNDとの間に、前記のNMOSトランジスタM15とPMOSトランジスタM16との並列回路が接続されたクロックド型の構成である。
インバータINV8は、PMOSトランジスタM19とNMOSトランジスタM20からなるCMOS回路に、データ保持信号DRがゲート入力されるNMOSトランジスタM21が直列接続され、またトランジスタM19,M20のゲートに、データ保持信号DRがゲート入力されるPMOSトランジスタM18が接続され、またトランジスタM19,M20のドレインに、データ保持信号DRがゲート入力されるPMOSトランジスタM22が接続され、さらにトランジスタM21のソース(OFF)とGNDとの間に、前記のNMOSトランジスタM17が接続された構成である。そして、入力するクロック信号CKは、インバータINV7,INV8によって、前記したクロック信号CLK、反転クロック信号CLKBに変換される。
トランスミッションゲートG1はPMOSトランジスタM1とNMOSトランジスタM2を並列接続した構成であり、トランスミッションゲートG2はNMOSトランジスタM8,M9の直列回路にPMOSトランジスタM7を並列接続した構成である。トランジスタM1,M8のゲートにはクロック信号CLKが、トランジスタM2,M7のゲートには反転クロック信号CLKBが入力し、トランジスタM9のゲートにはデータ保持信号DRが入力する。
このデータ保持フリップフロップ100Aは、入出力が逆並列接続されたインバータINV2とINV3がマスタラッチとして働き、入出力が逆並列接続されたインバータINV4とINV5がスレーブラッチとして働く。
そして、スリープ信号SLPが“H”で、データ保持信号DRが“H”のとき、クロック信号CKが“L”になると、クロック信号CLKが“L”に、反転クロック信号CLKBが“H”になり、トランスミッションゲートG1がオン、トランスミッションゲートG2がオフ、インバータINV3がオフ、インバータINV5がオンとなる。よって、D端子の入力データがインバータINV1とトランスミッションゲートG1経由でインバータINV2に入力する。
次に、クロック信号CKが“H”になると、上記と逆に、トランスミッションゲートG1がオフ、トランスミッションゲートG2がオン、インバータINV3がオン、インバータINV5がオフとなる。よって、そのインバータINV2の出力データがインバータINV3で反転されてインバータINV2に入力し、これによりマスタラッチにデータが保持される。また、この保持データはトランスミッションゲートG2経由でインバータINV4に入力する。
次に、クロック信号CKが“L”になると、そのインバータINV4の出力データがインバータINV5で反転されてインバータINV4に入力し、これによりスレーブラッチにデータが保持される。この保持データは、インバータINV6を介してQ端子に出力される。
このように、データ保持フリップフロップ100Aは、クロック信号CKが“H”になると入力データをマスタラッチに保持し、“L”になるとスレーブラッチに保持して出力する。
ここで、クロック信号CKが“L”に固定されると、クロック信号CLKが“L”、反転クロック信号CLKBが“H”に固定される。これにより、トランスミッションゲートG2がオフとなるので、スレーブラッチはマスタラッチから分離される。
次に、データ保持信号DRを“L”に切り替えると、インバータINV8において、トランジスタM18,M22がオンとなって、クロック信号CLK,反転クロック信号CLKBがいずれも“H”に固定される。これにより、トランスミッションゲートG2は、トランジスタM8がオンするがトランジスタM9がオフとなってオフ状態を保つ。従って、スレーブラッチが分離された状態が保たれる。スレーブラッチのインバータINV5は、トランジスタM12がオフとなるが、トランジスタM14がオンとなる。従って、スレーブラッチはデータの保持を維持する。
次に、これに加えて、スリープ信号SLPを“L”に切り替えると、トランジスタM17がオフとなり、インバータINV1,INV2,INV3,INV6,INV7,INV8のGND側の電源供給路が遮断され、省電力モードとなる。このとき、インバータINV4、INV5はトランジスタM16により最低限の電源供給路が確保され、このインバータINV4,INV5によりデータが保持される。
特開平11−112297号公報
US2005/0184758
上記のように、データ保持フリップフロップ100Aは、クロック信号CKを“L”に固定したとき、あるいはクロック信号CKを“L”に固定することに加えて、データ保持信号DRを“L”にしてデータ保持モードにし、スリープ信号SLPを“L”に切り替えて省電力モードにしたとき、それが正常な場合は、所要のデータ保持性能を有するものである。このデータ保持性能は製品出荷時に検査する必要がある。
本発明の目的は、このようなフリップフロップのデータ保持性能を複数個まとめて検査できるようにした半導体集積回路の検査方法を提供することである。
上記目的を達成するために、請求項1にかかる発明の半導体集積回路の検査方法は、スキャンチェーンが形成されるよう互いに直列に接続した複数のフリップフロップにクロック信号を供給するとともに、該複数のフリップフロップに前記スキャンチェーンを介して所定のデータを入力し、前記複数のフリップフロップへの前記クロック信号の供給を所定時間だけ停止した状態で前記入力したデータを保持し、その後、前記クロック信号を再び供給し、前記スキャンチェーンを介して前記複数のフリップフロップに保持されたデータを読み出し、前記入力したデータと前記読み出したデータとの比較により、前記複数のフリップフロップのデータ保持性能を検査することを特徴とする。
請求項2にかかる発明は、請求項1記載の半導体集積回路の検査方法において、前記半導体集積回路は、動作状態においては高電位電源電圧と低電位電源電圧とが供給されて論理信号を出力し、スリープ状態においては前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給が停止される論理回路と、前記動作状態においては前記高電位電源電圧と前記低電位電源電圧とが供給されるとともにクロック信号が供給され、該クロック信号に同期して前記論理回路が出力した論理信号を取り込み、前記スリープ状態においても前記高電位電源電圧と前記低電位電源電圧との供給が継続され、前記動作状態において取り込んだ論理信号を保持するデータ保持フリップフロップとを有し、前記スキャンチェーンを形成する前記複数のフリップフロップの少なくとも一部として、前記データ保持フリップフロップが含まれることを特徴とする。
請求項3にかかる発明は、請求項2記載の半導体集積回路の検査方法において、前記所定時間の間、前記スキャンチェーンを形成するデータ保持フリップフロップは、前記クロック信号の供給を停止するとともに、前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給を制限した、省電力保持状態とすることを特徴とする。
請求項2にかかる発明は、請求項1記載の半導体集積回路の検査方法において、前記半導体集積回路は、動作状態においては高電位電源電圧と低電位電源電圧とが供給されて論理信号を出力し、スリープ状態においては前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給が停止される論理回路と、前記動作状態においては前記高電位電源電圧と前記低電位電源電圧とが供給されるとともにクロック信号が供給され、該クロック信号に同期して前記論理回路が出力した論理信号を取り込み、前記スリープ状態においても前記高電位電源電圧と前記低電位電源電圧との供給が継続され、前記動作状態において取り込んだ論理信号を保持するデータ保持フリップフロップとを有し、前記スキャンチェーンを形成する前記複数のフリップフロップの少なくとも一部として、前記データ保持フリップフロップが含まれることを特徴とする。
請求項3にかかる発明は、請求項2記載の半導体集積回路の検査方法において、前記所定時間の間、前記スキャンチェーンを形成するデータ保持フリップフロップは、前記クロック信号の供給を停止するとともに、前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給を制限した、省電力保持状態とすることを特徴とする。
本発明によれば、スキャンチェーンを構成させた複数のフリップフロップについて、そのデータ保持性能を、一括して同時に検査することができる。
以下、本発明の実施例について説明する。図4は本実施例での検査対象となるデータ保持フリップフロップの構成を示すブロック図である。図4において、図3と同じ構成要素には同じ符号を付けた。このデータ保持フリップフロップ100は、インバータINV1の入力側にセレクタSELを接続し、通常動作時のデータ入力端子であるD端子と検査時にスキャンデータSDが入力するSD端子とを、スキャンイネーブル信号SEが入力するSE端子の論理に応じて、そのセレクタSELで切り替えるようにしている。SE端子を“L”にすればD端子が選択され、“H”にすればSD端子が選択される。
スキャン検査においては、図4に示したデータ保持フリップフロップ100を、論理回路とデータ保持フリップフロップが交互に接続されるデータ転送回路に接続したまま(図示せず)で、図1に示すように、前段のフリップフロップ100のQ端子を後段のフリップフロップ100のSD端子に接続することで、複数段(図1は3段)のスキャンチェーンを構成する。そして、SE端子を“H”に設定してSD端子を選択し、最前段のフリップフロップ100のSD端子にスキャンデータSDを入力する。なお、このとき、スリープ信号SLPが入力するSLP端子、データ保持信号DRが入力するDR端子は“H”に設定する。これにより、SD端子に入力されたスキャンデータSDは、クロック信号CKに応じて、フリップフロップ100を順次転送されて行く。
従って、スキャンチェーンを構成する最前段のデータ保持フリップフロップ100のSD端子にスキャンデータSDをシリアルに入力しながら、必要な期間だけクロック信号CKの供給を継続することにより、スキャンチェーンを構成するそれぞれのデータ保持フリップフロップ100に所望のデータを入力し、保持させることができる。
図2はこのスキャンチェーンの検査時のタイミングチャートである。時刻t1でクロック信号CKを停止して“L”に固定すると、トランスミッションゲートG2がオフになり、マスタラッチとスレーブラッチが分離される。次に、時刻t2でデータ保持信号DRを“L”に切り替える。このとき、トランスミッションゲートG2のオフはそのままであり、スレーブラッチはデータの保持を維持する。次に、時刻t3でスリープ信号SLPを“L”にすると、トランジスタM17がオフとなり、インバータINV1,INV2,INV3,INV6、INV7,IMV8のGND側の電源供給路が遮断される。このとき、インバータINV4、INV5は、トランジスタM16により必要最低限の電源供給路が確保され、スレーブラッチはデータの保持を維持する。
このように、クロック信号CKを停止し、さらに、データ保持モードおよび省電力モードにした状態を、所定時間だけ維持する。所定時間は、データ保持フリップフロップ100のデータ保持性能に対して求められる仕様に応じて適切に定めればよい。具体的には例えば、1ms程度にすることができる。
そして、所定時間の経過後、時刻t4でスリープ信号SLPを“H”にしてインバータINV1,INV2,INV3,INV6,INV7,INV8への電源供給を開始する。これにより、スキャンチェーンを構成するそれぞれのデータ保持フリップフロップ100のスレーブラッチに保持されていたデータが、インバータINV6を介してQ端子に出力され、次段のデータ保持フリップフロップ100のSD端子に入力される。そして、時刻t5でデータ保持信号DRを“H”にしてトランジスタM9,M21をオンにし、トランジスタM14,M18,M22をオフにし、時刻t6でクロック信号CKを再開させる。これにより、スキャンデータの転送が再開される。
この、クロック信号CKの供給を必要な期間だけ継続することにより、スキャンチェーンを構成するそれぞれのデータ保持フリップフロップ100の保持されていたデータが、最終段のデータ保持フリップフロップ100のQ端子から順番に出力される。
ここで、それぞれのデータ保持フリップフロップ100が所要のデータ保持性能を有していれば、クロック信号CKを停止し、データ保持信号DRを“L”にしてデータ保持モードにし、さらに、スリーブ信号SLPを“L”にして省電力モードにした間も、それ以前に入力されて保持したデータがそのまま保持されている。この場合には、最前段のデータ保持フリップフロップ100のSD端子からシリアルに入力したデータと同一のデータが、最終段のデータ保持フリップフロップのQ端子から出力される。
しかし、スキャンチェーンを構成する複数のデータ保持フリップフロップ100の1つもしくは複数が所要の保持性能を持たない場合、入力したデータは、いったんは保持できたとしても、クロック信号CKを停止した間に、もしくはさらに、データ保持モードおよび省電力モードにした間に失われてしまう。この場合、最前段のデータ保持フリップフロップ100のSD端子からシリアルに入力したデータとは異なるデータが、最終段のデータ保持フリップフロップのQ端子から出力される。
以上から、スキャンチェーンに入力したスキャンデータSDと、そのスキャンチェーンから読み出したデータとを、図示しない比較手段により比較することにより、スキャンチェーンとして接続された複数のフリップフロップ100のデータ保持性能を1度で検査することが可能となる。
以上では、クロック信号CKを“L”に固定し、データ保持信号DRを“L”に切り替え、スリープ信号SLPを“L”に切り替えて所定時間だけ維持し、複数のフリップフロップ100のデータ保持性能を検査した。図4に示したように、データ保持信号DRを“L”にしてデータ保持モードにすることにより、スリーブ信号SLPを“L”にした省電力モードにおいてもデータを保持することが可能なデータ保持フリップフロップを検査対象にする場合には、このようにすることが好ましい。
しかし、クロック信号CKの供給が停止されるのみで、省電力モードにおいてデータを保持する機能を持たないフリップフロップを検査対象にする場合であれば、クロック信号CKのみを所定時間だけ停止して、検査を行えばよい。
また、図4に示したような省電力モードにおいてデータを保持する機能を持っフリップフロップを検査対象にする場合であっても、クロック信号CKのみを一時的に“L”に固定して所定時間だけ維持しデータ保持性能の検査を行っても良い。このときは、上記のようにスレーブラッチがマスタラッチから分離されて、データを保持する。
100,100A:データ保持フリップフロップ
Claims (3)
- スキャンチェーンが形成されるよう互いに直列に接続した複数のフリップフロップにクロック信号を供給するとともに、該複数のフリップフロップに前記スキャンチェーンを介して所定のデータを入力し、
前記複数のフリップフロップへの前記クロック信号の供給を所定時間だけ停止した状態で前記入力したデータを保持し、その後、前記クロック信号を再び供給し、前記スキャンチェーンを介して前記複数のフリップフロップに保持されたデータを読み出し、
前記入力したデータと前記読み出したデータとの比較により、前記複数のフリップフロップのデータ保持性能を検査することを特徴とする半導体集積回路の検査方法。 - 前記半導体集積回路は、動作状態においては高電位電源電圧と低電位電源電圧とが供給されて論理信号を出力し、スリープ状態においては前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給が停止される論理回路と、前記動作状態においては前記高電位電源電圧と前記低電位電源電圧とが供給されるとともにクロック信号が供給され、該クロック信号に同期して前記論理回路が出力した論理信号を取り込み、前記スリープ状態においても前記高電位電源電圧と前記低電位電源電圧との供給が継続され、前記動作状態において取り込んだ論理信号を保持するデータ保持フリップフロップとを有し、
前記スキャンチェーンを形成する前記複数のフリップフロップの少なくとも一部として、前記データ保持フリップフロップが含まれることを特徴とする請求項1記載の半導体集積回路の検査方法。 - 前記所定時間の間、前記スキャンチェーンを形成するデータ保持フリップフロップは、前記クロック信号の供給を停止するとともに、前記高電位電源電圧と前記低電位電源電圧との少なくとも一方の供給を制限した、省電力保持状態とすることを特徴とする請求項2記載の半導体集積回路の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101230A JP2008256627A (ja) | 2007-04-09 | 2007-04-09 | 半導体集積回路の検査方法 |
US12/078,699 US20080246503A1 (en) | 2007-04-09 | 2008-04-03 | Method of testing a semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101230A JP2008256627A (ja) | 2007-04-09 | 2007-04-09 | 半導体集積回路の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008256627A true JP2008256627A (ja) | 2008-10-23 |
Family
ID=39826403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101230A Withdrawn JP2008256627A (ja) | 2007-04-09 | 2007-04-09 | 半導体集積回路の検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080246503A1 (ja) |
JP (1) | JP2008256627A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105575438A (zh) * | 2014-10-16 | 2016-05-11 | 飞思卡尔半导体公司 | 用于测试存储器的方法及装置 |
KR20190136829A (ko) * | 2018-05-31 | 2019-12-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140002161A1 (en) * | 2012-07-02 | 2014-01-02 | Klaus Von Arnim | Circuit arrangement, a retention flip-flop, and methods for operating a circuit arrangement and a retention flip-flop |
US10262723B2 (en) * | 2017-05-25 | 2019-04-16 | Samsung Electronics Co., Ltd. | System and method for improving scan hold-time violation and low voltage operation in sequential circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6255836B1 (en) * | 2000-01-12 | 2001-07-03 | Lsi Logic Corporation | Built-in self-test unit having a reconfigurable data retention test |
JP3828031B2 (ja) * | 2002-03-25 | 2006-09-27 | 株式会社ルネサステクノロジ | Daコンバータ |
US7227383B2 (en) * | 2004-02-19 | 2007-06-05 | Mosaid Delaware, Inc. | Low leakage and data retention circuitry |
JP2007006463A (ja) * | 2005-05-25 | 2007-01-11 | Toshiba Corp | 半導体集積回路装置 |
JP2007226711A (ja) * | 2006-02-27 | 2007-09-06 | Hitachi Ltd | 集積回路装置、集積回路装置の診断方法、および診断回路 |
US7346820B2 (en) * | 2006-03-23 | 2008-03-18 | Freescale Semiconductor, Inc. | Testing of data retention latches in circuit devices |
-
2007
- 2007-04-09 JP JP2007101230A patent/JP2008256627A/ja not_active Withdrawn
-
2008
- 2008-04-03 US US12/078,699 patent/US20080246503A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105575438A (zh) * | 2014-10-16 | 2016-05-11 | 飞思卡尔半导体公司 | 用于测试存储器的方法及装置 |
CN105575438B (zh) * | 2014-10-16 | 2020-11-06 | 恩智浦美国有限公司 | 用于测试存储器的方法及装置 |
KR20190136829A (ko) * | 2018-05-31 | 2019-12-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102555451B1 (ko) * | 2018-05-31 | 2023-07-17 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20080246503A1 (en) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5058503B2 (ja) | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 | |
US7649393B2 (en) | Semiconductor integrated circuit having active and sleep modes and non-retention flip-flop that is initialized when switching from sleep mode to active mode | |
JP6246903B2 (ja) | 動的な電力を減らすためのフリップフロップ | |
KR101729004B1 (ko) | 상태 리텐션 회로 및 그 회로의 작동방법 | |
JP2009288056A (ja) | スキャン出力信号遮断機能付きスキャンフリップフロップ | |
JP2007028532A (ja) | フリップフロップ回路 | |
JP2006017707A (ja) | 不要な電力消費を減らすことができるスキャンフリップフロップ回路 | |
JP2012156821A (ja) | ディレイラッチ回路、および、ディレイフリップフロップ | |
JP3900126B2 (ja) | 論理処理回路、半導体デバイス及び論理処理装置 | |
JP2013224917A (ja) | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 | |
WO2013018217A1 (ja) | 半導体集積回路及びラッチ回路の駆動方法 | |
JP2011004196A (ja) | 半導体集積回路 | |
JP2005303464A (ja) | フリップフロップ | |
JP2008256627A (ja) | 半導体集積回路の検査方法 | |
JP4950458B2 (ja) | 半導体集積回路装置 | |
WO2012153516A1 (ja) | 入力回路 | |
JP2001237675A (ja) | D−ff回路 | |
JPH0575401A (ja) | スキヤンセル用フリツプフロツプ回路 | |
JP2008109608A (ja) | フリップフロップ回路 | |
US7345496B2 (en) | Semiconductor apparatus and test execution method for semiconductor apparatus | |
JP2007170822A (ja) | フリップフロップ、および半導体集積回路 | |
JP5029161B2 (ja) | 半導体集積装置 | |
JP2009099156A (ja) | フューズラッチ回路及びフューズラッチ方法 | |
JP4276513B2 (ja) | フリップフロップ回路 | |
JP2008091000A (ja) | スモールクロックバッファを備えるメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |