JP2006017707A

JP2006017707A - 不要な電力消費を減らすことができるスキャンフリップフロップ回路

Info

Publication number: JP2006017707A
Application number: JP2005178547A
Authority: JP
Inventors: Kwan-Yeob Chae; 官▲ヨブ▼ 蔡
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-06-18
Filing date: 2005-06-17
Publication date: 2006-01-19
Also published as: US20050283691A1; KR101076809B1; KR20050120305A; US7231569B2

Abstract

【課題】不要な電力消費を減らすことができるスキャンフリップフロップ回路を提供する。
【解決手段】本発明のスキャンフリップフロップ回路は動作モードに従って外部からの通常論理信号とスキャン論理信号のうちの一つの信号を選択する第１論理および選択された信号を外部からのクロック信号に同期されて第１出力端子および第２出力端子を通じて出力する第２論理を具備する。そして、本発明のスキャンフリップフロップ回路は、通常モードで動作する時には、第１出力端子の出力信号は通常論理信号であり、第２出力端子の出力信号は論理ハイ値に固定され、前記スキャンフリップフロップ回路がスキャンモードで動作する時には、前記第１出力端子と前記第２出力端子の出力は前記スキャン論理信号の論理値と同一であることを特徴とする。
【選択図】図３

Description

本発明はマイクロコントローラユニット（ＭＣＵ: ＭｉｃｒｏｃｏｎｔｒｏｌｌｅｒＵｎｉｔ）のような半導体集積回路（ＩＣ: ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）のテストのためのスキャン回路(scan circuit)に係わり、さらに詳細にはフリップフロップに実現され、通常モードでの動作時中に消費する電力を減らすことができる低電力スキャンフリップフロップ（ＳＣＡＮＦｌｉｐ−Ｆｌｏｐ）回路に関する。

マイクロコントローラユニットのような半導体集積回路において、集積された各ゲートの不良の有無を検出するためのスキャンテスト機能はマイクロコントローラユニットに不可欠な機能のうちの一つである。そして、近年、マイクロコントローラユニットに集積されて用いられるゲートの数が増加するにつれて、スキャンテスト機能の重要性はさらに強調されている。

一方、スキャン回路は上記のようなスキャンテスト機能を実行するために使用され、一般には、テストしようとするハードウェアの内部に一連のデータを入力してハードウェアの内部状態を設定し、これを収集して該当のハードウェアが正常であるかどうかをテストするためのものである。このような一般的なタイプのスキャン回路はフリップフロップを利用して実現され、これをスキャンフリップフロップ回路という。

図１は従来の一般的なスキャンフリップフロップ回路を示す回路図である。図１を参照すれば、従来のスキャンフリップフロップ回路１００は、入力部１１６とＤフリップフロップ１１０および出力部１１８で大まかに構成される。スキャンフリップフロップ回路１００は４個の入力端子Ｄ、ＴＩ、ＴＥ、ＣＫと二つの出力端子Ｑ、ＱＮを有し、入力端子には動作モード信号が入力されるモード入力端子ＴＥ、通常の論理信号が入力される通常入力端子Ｄ、スキャン論理信号が入力されるスキャン入力端子ＴＩおよびクロック信号が入力されるクロック入力端子ＣＫがある。そして、出力端子にはスキャンフリップフロップ回路に入力される通常の論理信号とスキャン論理信号のうちの一つの信号をクロック信号に従ってそのまま出力する第１出力端子Ｑと、入力信号を反転させて出力する第２出力端子ＱＮがある。

スキャンフリップフロップ回路の入力部１１６はスキャンフリップフロップ回路１００の動作モードに従って通常の論理信号とスキャン論理信号のうちの一つを選択してＤフリップフロップ１１０に出力する。このために、入力部１１６は通常の論理信号と反転された動作モード信号との論理積演算を実行する第１ＡＮＤゲート１０４と、スキャン論理信号と動作モード信号との論理積演算を実行する第２ＡＮＤゲート１０６と、第１ＡＮＤゲート１０４の出力と第２ＡＮＤゲート１０６の出力とに対して否定論理和演算を実行するＮＯＲゲート１０８で構成される。上述のように、入力部１１６は上記のような論理ゲートの組み合わせを利用して、スキャンフリップフロップ回路が通常モードで動作するときに（ＴＥ＝‘０’）、通常の論理信号を選択して出力し、スキャンモードで動作するときに（ＴＥ＝‘１’）、スキャン論理信号を選択して出力する。一方、上記のように多数個の論理ゲートを含む入力部１１６は実際の回路では多数のトランジスタにより実現され、これは、スキャンフリップフロップ回路を含む半導体集積回路の面積成分を増加させて回路の集積度を低下させるという問題を生じる。

Ｄフリップフロップ１１０は入力部１１６から入力される通常の論理信号またはスキャン論理信号をクロックパルスに同期して出力する。図１に示したスキャンフリップフロップ回路は立ち上がりエッジ（ｒｉｓｉｎｇｅｄｇｅ）でトリガ（ｔｒｉｇｇｅｒｉｎｇ）されるＤフリップフロップである。Ｄフリップフロップは一つの入力端子を備え、クロックパルスが印加された時に入力信号が１であれば、１を出力し、出力信号が０であれば、０を出力するフリップフロップをいう。一般的に、Ｄフリップフロップは入力信号をクロックパルスの時間の間隔だけ遅延させて出力させるのに使用される。Ｄフリップフロップは周知の技術であるので、詳細な説明は省略する。

出力部１１８はＤフリップフロップ１１０の出力端子ｑ、ｑｎに各々連結されたインバータ１１２、１１４で構成され、Ｄフリップフロップ１１０の出力端子ｑ、ｑｎを通じて出力される信号を各々反転させる。

下の表１は図１のような構成を有する従来スキャンフリップフロップ回路で各入力端子Ｄ、ＴＩ、ＴＥ、ＣＫに入力される値に対応して出力端子Ｑ、ＱＮを通じて出力される値を示す真理表（ＴｒｕｔｈＴａｂｌｅ）である。（ただし、Ｑ（ｎ＋１）はｎ＋１番目のクロック信号による出力を示す。）

図２は図１のようなスキャンフリップフロップ回路を利用したスキャンチェーン(scan chain)の実施形態を示す図である。図２に示したスキャンチェーンは５個のスキャンフリップフロップ回路２０２、２０４、２０６、２０８、２１０と二つの組み合わせ論理回路２１２、２１４で構成されており、通常モードでの動作時には、三つのスキャンフリップフロップ回路２０２、２０４、２０６は各々外部から通常論理信号を入力すると仮定する。一方、組み合わせ論理回路は少なくとも一つの出力端子と二つの以上の入力端子とを有し、各組み合わせ論理回路の出力端子の状態は入力端子を通じて同時に入力される入力信号の状態によって決められる。

図２のスキャンチェーンは、全体として見れば、外部からの通常の論理信号が入力される三つの通常入力端子ＩＮ１、ＩＮ２、ＩＮ３と、スキャン論理信号が入力される一つのスキャン入力端子ＳＣＡＮ＿ＩＮと、回路の動作モード信号が入力されるモード入力端子ＴＥＳＴと、クロック信号が入力されるクロック入力端子ＣＬＫと、一つの出力端子ＯＵＴまたはＳＣＡＮ＿ＯＵＴを含む。そして、図２における各々のスキャンフリップフロップ回路は図１のような構成を有するスキャンフリップフロップ回路である。図２に示したように、外部からのスキャン論理信号が入力されるスキャン入力端子ＳＣＡＮ＿ＩＮは一番目のスキャンフリップフロップ回路２０２のスキャン入力端子ＴＩにのみ連結され、その他のスキャンフリップフロップ回路のスキャン入力端子ＴＩは前段のスキャンフリップフロップ回路の出力端子Ｑと連結されて一つのチェーン形態で構成される。このようなスキャンチェーンにはスキャンモード時に、クロックスキュ（ｃｌｏｃｋｓｋｅｗ）によるレーシング（ｒａｃｉｎｇ）を防止するために、空セル(nil cell)ｎｉｄ１、ｎｉｄ２を各スキャンフリップフロップ回路の出力端子Ｑとスキャン入力端子ＴＩとの間に挿入する。

一方、図２のようなスキャンチェーンで構成される回路がスキャンモードで動作する時には（ＴＥ＝‘１’）、各々のスキャンフリップフロップ回路はスキャン入力端子ＴＩを通じて入力される信号を利用してスキャン動作を実行し、最終端のスキャンフリップフロップ回路２１０を通じてスキャンテスト結果を出力する。一方、図２のような回路が通常モードで動作する場合（ＴＥ＝‘０’）、各スキャンフリップフロップ回路はスキャン入力端子ＴＩを通じて入力される信号とは関係なしに、通常入力端子Ｄを通じて入力される信号を利用して動作する。すなわち、通常モードで動作する時には（ＴＥ＝‘０’）、各スキャンフリップフロップ回路のスキャン入力端子ＴＩを通じて入力される信号は意味を持たない。しかし、表１に示したように、通常モードで動作する場合（ＴＥ＝‘０’）にも各スキャンフリップフロップ回路において次段のスキャンフリップフロップ回路のスキャン入力端子ＴＩと連結された出力端子Ｑを通じて出力される信号のトグリング（ｔｏｇｇｌｉｎｇ）が連続的に発生されることによって、不要な電力消費が発生されるという問題がある。
特開２００２−３１１０９２号公報

本発明の目的は別途のスキャン出力端子を使用してスキャンフリップフロップ回路が通常モードでの動作時に、スキャン出力を一つの論理値に固定することによって、スキャンフリップフロップ回路の不要な電力消費を減らすことにある。

本発明のまた他の目的は、少数のトランジスタでスキャンフリップフロップ回路を構成することによって、スキャンフリップフロップ回路の集積度を高めることにある。

本発明のスキャンフリップフロップ回路は、動作モードに従って外部からの通常論理信号とスキャン論理信号とのうちの一つの信号を選択する第１論理、および選択された信号を外部からのクロック信号に同期して第１出力端子および第２出力端子を通じて出力する第２論理を具備する。そして、本発明のスキャンフリップフロップ回路は、通常モードで動作する時に、第１出力端子の出力信号は通常論理信号であり、第２出力端子の出力信号は論理ハイ値に固定され、前記スキャンフリップフロップ回路がスキャンモードで動作する時には、前記第１出力端子の出力と前記第２出力端子の出力は、前記スキャン論理信号の論理値と同一であることを特徴とする。

本発明のスキャンフリップフロップ回路は通常モードでの動作時に、スキャンチェーンによる不要な電力消費を減らすことができる。また、本発明のスキャンフリップフロップ回路は小面積で実現可能であるので、スキャンフリップフロップ回路を含む半導体回路の集積度を向上させることができる。

以下、添付の図を参照して本発明をより詳細に説明する。

図３は本発明で提案するスキャンフリップフロップ回路の実施形態を示す回路図である。図３を参照すれば、本発明のスキャンフリップフロップ回路３００は、大まかには、入力部３０２とＤフリップフロップ３０８と出力部３１４とで構成され、４個の入力端子Ｄ、ＴＩ、ＴＥ、ＣＫと二つの出力端子Ｑ、Ｓとを含む。入力端子には、動作モード信号が入力されるモード入力端子ＴＥと、通常の論理信号が入力される通常入力端子Ｄと、スキャン論理信号が入力されるスキャン入力端子ＴＩと、クロック信号が入力されるクロック入力端子ＣＫとがある。そして、出力端子には、動作モードに従って通常の論理信号とスキャン論理信号とのうちの一つの信号をクロック信号に従ってそのまま出力する通常出力端子Ｑと、スキャン出力信号が出力されるスキャン出力端子Ｓとがある。スキャン出力信号はスキャンフリップフロップ回路が通常モードで動作する時には（ＴＥ＝'０'）、常に論理ハイ値‘１’を維持する。

図３で入力部３０２は通常入力端子Ｄを通じて入力される通常の論理信号とモード入力端子ＴＥを通じて入力される動作モード信号との論理和演算を実行するＯＲゲート３０４と、このＯＲゲート３０４の出力とスキャン入力端子ＴＩを通じて入力されるスキャン論理信号との否定論理積演算を実行するＮＡＮＤゲート３０６とから構成される。このような構成を通じて、入力部３０２はスキャンフリップフロップ回路の動作モードに従って通常の論理信号とスキャン論理信号とのうちの一つを選択して出力する。すなわち、スキャンフリップフロップ回路が通常モードで動作する時には（ＴＥ＝‘０’）、入力端３０２は通常の論理信号を選択して出力し、スキャンモードで動作する時には（ＴＥ＝‘１’）スキャン論理信号を選択して出力する。一方、スキャンフリップフロップ回路が通常モードで動作する時に（ＴＥ＝‘０’）、通常論理信号が選択されるためには、スキャン入力端子を通じて入力されるスキャン論理信号の値は論理ハイ値‘１’でなければならない。

Ｄフリップフロップ３０８は一つの入力端子ｄと一つの出力端子ｑとを含む。Ｄフリップフロップ３０８は、入力端子ｄを通じて入力部３０２から選択されて入力される通常論理信号またはスキャン論理信号を、外部から供給されるクロック信号に従って出力端子ｑを通じて出力する。Ｄフリップフロップ３０８の出力端子ｑは入力端子dを通じて入力される信号と同一の信号を出力する。

出力部３１４はＤフリップフロップ３０８の第１出力端子ｑを通じて入力される信号と、モード入力端子ＴＥを通じて外部から入力される動作モード信号との否定論理積演算を実行するＮＡＮＤゲート３１０と、Ｄフリップフロップ３０８の第１出力端子ｑを通じて入力される信号を反転させるインバータ３１２で構成される。そして、ＮＡＮＤゲート３１０による演算結果はスキャンフリップフロップ回路３００のスキャン出力端子Ｓを通じて出力され、インバータ３１２によって反転された信号はスキャンフリップフロップ回路３００の通常出力端子Ｑを通じて出力される。

下の表２は図３のような構成を有する本発明のスキャンフリップフロップ回路で各入力端子Ｄ、ＴＩ、ＴＥ、ＣＫに入力される値に対応して出力端子Ｑ、Ｓを通じて出力される値を示す真理表（ＴｒｕｔｈＴａｂｌｅ）である。（ただし、Ｑ（ｎ＋１）はｎ＋１番目のクロック信号による出力を示し、スキャンフリップフロップ回路が通常モードで動作する時には（ＴＥ＝‘０’）、ＴＩ値は常に‘１’である。）

表２に示したように、本発明のスキャンフリップフロップ回路が通常モードで動作する時には（ＴＥ＝'０'）、スキャン出力端子Ｓを通じた出力は入力と関係なしに常に論理ハイ状態‘１’に固定されている。これは、上述の出力部３１４のＮＡＮＤゲート３１０により可能とされる。そして、通常出力端子Ｑを通じて出力される信号の論理値Ｑ（ｎ＋１）は通常入力端子Ｄを通じて入力される信号の論理値と一致する。そして、本発明のスキャンフリップフロップ回路がスキャンモードで動作する時には（ＴＥ＝'１'）、スキャン出力端子Ｓを通じて出力される信号の論理値と通常出力端子Ｑを通じて出力される信号の論理値は、スキャン入力端子ＴＩを通じて入力される信号の論理値と一致する。

図４は本発明で提案するスキャンフリップフロップ回路のまた他の実施形態を示す回路図である。図４に示したスキャンフリップフロップ回路４００は図３の実施形態で通常出力端子Ｑを通じた出力の反転値が必要な場合に使用されることができる。このために、図４のスキャンフリップフロップ回路はＤフリップフロップ４０８の第２出力端子ｑｎと連結されたインバータ４１２を利用して第２出力端子ｑｎからの信号を反転させて反転出力端子ＱＮを通じて出力する。反転出力端子ＱＮを通じて出力される信号の論理値は図４のスキャンフリップフロップ回路が通常モードで動作する時（ＴＥ＝'０'）には通常入力端子Ｄを通じて入力される信号の反転値であり、スキャンモードで動作する時（ＴＥ＝‘１’）にはスキャン入力端子ＴＩを通じて入力される信号の反転値である。

図５は図３のような本発明のスキャンフリップフロップ回路を利用したスキャンチェーンの一実施形態を示す図である。図５に示したスキャンチェーンは５個のスキャンフリップフロップ回路５０２、５０４、５０６、５０８、５１０と二つの組み合わせ論理回路５１２、５１４とで構成されており、通常モードで動作する時には（ＴＥ＝‘０’）、三つのスキャンフリップフロップ回路５０２、５０４、５０６は各々外部から通常論理信号が入力されると仮定する。

図５で三つの入力端子ＩＮ１、ＩＮ２、ＩＮ３はスキャンチェーンが通常モードで動作する時に（ＴＥ＝‘０’）、外部から通常の論理信号が入力される端子である。そして、スキャンチェーン入力端子ＳＣＡＮ＿ＩＮはスキャンモードで動作する時に（ＴＥ＝‘１’）、外部からスキャン論理信号が入力される端子である。一方、スキャンチェーンが通常モードで動作する時には（ＴＥ＝‘０’）、スキャンチェーン入力端子ＳＣＡＮ＿ＩＮには論理ハイ値‘１’のスキャン論理信号が入力される。このようなスキャンチェーン入力端子ＳＣＡＮ＿ＩＮはスキャンチェーンの初段に位置したスキャンフリップフロップ回路５０２のスキャン入力端子ＴＩにのみ連結されている。そして、その後に続く各スキャンフリップフロップ回路のスキャン出力端子Ｓは次段のスキャンフリップフロップのスキャン入力端子ＴＩとチェーンの形態で連結される。上述のように、各スキャンフリップフロップ回路のスキャン出力端子Ｓを通じて出力されるスキャン出力信号は通常モードで動作する時には（ＴＥ＝‘０’）、常に論理ハイ値‘１’に固定される。すなわち、スキャンチェーンが通常モードで動作する時には（ＴＥ＝‘０’）、次のスキャンフリップフロップ回路のスキャン論理信号は自動的に論理ハイ値‘１’に設定される。したがって、通常モード時にスキャンチェーンの初段に位置したスキャンフリップフロップ回路５０２にのみ論理ハイ値‘１’のスキャン論理信号を強制に入力する。そして、スキャンチェーンの最終状態を出力する最終端スキャンフリップフロップ回路５１０の通常出力端子Ｑがデータ出力とスキャン出力の両方に使用されなければならないので、スキャンフリップフロップ回路５１０の出力部は、図１に示した従来スキャンフリップフロップ回路の出力部１１８に置換される。

以上のように、本発明のスキャンフリップフロップ回路は別途のスキャン出力端子Ｓを有し、通常モードで動作する時には（ＴＥ＝‘０’）、入力に関係なしに、スキャン出力端子Ｓの出力を論理ハイ値‘１’に固定することによって、スキャンチェーンでの不要な電力消費を防止することができる。また、通常モードで動作する時には（ＴＥ＝‘０’）、スキャン出力端子Ｓは全体回路の動作と全然関係なく、出力部３１４のＮＡＮＤゲート３１０を最小サイズで実現することができ、これによって、スキャン出力端子Ｓの遅延時間が増加するため、スキャンチェーンの構成において、チェーン上に挿入されるインバータやバッファの個数を減らすことができるという長所がある。さらに、本発明において、スキャンフリップフロップ回路の入力部３０２をＯＲゲートとＮＡＮＤゲートとの組み合わせにより実現することによって、すなわち６個のトランジスタだけで入力部を実現することによって、小面積でスキャンフリップフロップ回路を実現することが可能であるという長所がある。

前記説明および図を通じて本発明で提案するスキャンフリップフロップ回路およびこれを利用したスキャンチェーンについて詳細に説明したが、これは一実施形態に過ぎず、本発明の技術的思想を逸脱しない限度内で多様な変形(modifications)および変更(changes)が可能である。

従来の一般的なスキャンフリップフロップ回路を示す回路図である。図１に示したスキャンフリップフロップ回路を利用したスキャンチェーンの実施形態を示す図である。本発明で提案するスキャンフリップフロップ回路の実施形態を示す回路図である。本発明で提案するスキャンフリップフロップ回路のまた他の実施形態を示す回路図である。図３に示したスキャンフリップフロップ回路を利用したスキャンチェーンの実施形態を示す図である。

符号の説明

３００，４００スキャンフリップフロップ回路
３０２，４０２入力部
３０８、４０８Ｄフリップフロップ
３１４，４１４出力部

Claims

スキャンフリップフロップ回路において、
通常論理信号およびスキャン論理信号が入力され、前記スキャンフリップフロップ回路の動作モードに従って前記通常論理信号または前記スキャン論理信号のうちの一つを選択して出力する入力部と、
前記入力段階で選択された前記通常論理信号または前記スキャン論理信号のうちの一つが入力され、第１フリップフロップ出力端から第１論理信号をクロック信号に従って出力するフリップフロップと、
第１および第２出力端で構成され、前記第１論理信号が入力される出力部とを含み、
前記第１出力端からの信号出力が前記入力部から入力された前記通常論理信号と同一であり、前記スキャンフリップフロップ回路が通常モードで動作するとき、前記第２出力端からの信号出力は論理ハイの値を維持し、
前記スキャンフリップフロップ回路がスキャンモードで動作するとき、前記第１および第２出力端からの信号出力が前記入力部に入力されたスキャン論理信号と同一であることを特徴とするスキャンフリップフロップ回路。
前記入力部は動作モード信号が入力され、
前記入力部は前記通常論理信号と前記動作モード信号とが入力されて論理和演算を実行するＯＲゲートと、
前記スキャン論理信号と前記ＯＲゲートの論理出力とが入力されて否定論理積演算を実行するＮＡＮＤゲートとを含み、
前記スキャンフリップフロップ回路が通常モードで動作するとき、前記スキャン論理信号は論理ハイの値を有することを特徴とする請求項１に記載のスキャンフリップフロップ回路。
前記出力部は前記第１論理信号が入力され、これを反転させて出力するインバータと、
前記動作モード信号と前記第１論理信号とが入力されて否定論理積演算を実行し、前記第１出力端から対応される結果を出力するＮＡＮＤゲートとを含むことを特徴とする請求項２に記載のスキャンフリップフロップ回路。
前記フリップフロップはＤフリップフロップであることを特徴とする請求項３に記載のスキャンフリップフロップ回路。
前記入力部は動作モード信号がさらに入力され、
前記フリップフロップは前記クロック信号に従って前記第１論理信号の論理的補数である第２論理信号を出力して、
前記出力部は、
前記第１論理信号と前記動作モード信号とが入力されて否定論理積演算を実行し、前記第１出力端からスキャン端出力信号を発生するＮＡＮＤゲートと、
前記第２論理信号が入力され、これを反転させて出力し、前記第２出力端で通常の出力結果を出力するインバータとを含むことを特徴とする請求項１に記載のスキャンフリップフロップ回路。
多数のスキャンフリップフロップ回路を含み、
前記多数のスキャンフリップフロップ回路の各々は、
スキャン入力端と、
通常論理信号またはスキャン論理信号が入力され、前記スキャンフリップフロップのための動作モードに従って前記通常論理信号または前記スキャン論理信号のうちの一つを選択して出力する入力部と、
前記入力部で選択された前記通常論理信号または前記スキャン論理信号のうちの一つが入力されて第１フリップフリップ回路の出力端から第１論理信号をクロック信号に従って出力するフリップフロップと、
第１および第２出力端で構成され、前記第１論理信号が入力される出力部とを含み、
前記第１出力端からの信号出力は前記入力部で入力された前記通常論理信号と同一であり、前記スキャンフリップフロップ回路が通常動作モードで動作するとき、前記第２出力端からの信号出力は論理ハイの値を維持し、
前記スキャンフリップフロップ回路がスキャンモードで動作するとき、前記第１および第２出力端からの信号出力は前記入力部で入力された前記スキャンロジックと同一であることを特徴とするスキャンチェーン。
前記多数のスキャンフリップフロップ回路のうちの第１スキャンフリップフロップ回路は外部からスキャン論理信号が入力されることを特徴とする請求項６に記載のスキャンチェーン。
前記第１スキャンフリップフロップの後に続く多数のスキャンフリップフロップ回路の各々のためのスキャン入力端は、多数のスキャンフリップフロップ回路のうちの前段のスキャンフリップフロップ回路の第１出力端に連結され、
前記スキャンチェーンが通常動作モードで動作するとき、前記外部からのスキャン論理信号は論理ハイの値を維持することを特徴とする請求項７に記載のスキャンチェーン。
前記スキャンチェーンは前記第１スキャンフリップフロップ回路の後に続く多数のスキャンフリップフロップ回路の各々のための前記第１出力端と多数のスキャンフリップフロップ回路の第２スキャンフリップフロップ回路の対応するスキャン入力端との間に連結されたインバータをさらに含むことを特徴とする請求項８に記載のスキャンチェーン。
前記多数のスキャンフリップフロップ回路の各々の前記入力部は、
前記通常論理信号および前記動作モード信号が入力されて論理和演算を実行するＯＲゲートと、
前記スキャン論理信号と前記ＯＲゲートからの論理出力とが入力されて否定論理積演算を実行するＮＡＮＤゲートとを含み、
前記スキャンフリップフロップ回路が通常モードで動作するとき、前記スキャン論理信号は論理ハイの値を有することを特徴とする請求項９に記載のスキャンチェーン。
前記多数のスキャンフリップフロップ回路の各々の出力部は、
前記第１論理信号が入力され、これを反転させて出力するインバータと、
前記動作モード信号と前記第１論理信号とが入力されて否定論理積演算を実行し、前記第１出力端から対応する結果を出力するＮＡＮＤゲートとを含むことを特徴とする請求項１０に記載のスキャンチェーン。
前記多数のスキャンフリップフロップ回路の各々の前記フリップフロップはＤフリップフロップであることを特徴とする請求項１１に記載のスキャンチェーン。
前記フリップフロップは前記クロック信号に従って前記第１論理信号の論理的補数である第２論理信号を出力する第２フリップフロップをさらに含み、
前記多数のスキャンフリップフロップ回路の各々の出力部は、
前記第１論理信号と前記動作モード信号とが入力されて否定論理積演算を実行し、前記第１出力端からスキャン端出力信号を出力するＮＡＮＤゲートと、
前記第２論理信号が入力され、これを反転させて出力し、前記第２出力端で通常出力結果を出力することを特徴とする請求項１２に記載のスキャンチェーン。