JP2005303464A - フリップフロップ - Google Patents
フリップフロップ Download PDFInfo
- Publication number
- JP2005303464A JP2005303464A JP2004113439A JP2004113439A JP2005303464A JP 2005303464 A JP2005303464 A JP 2005303464A JP 2004113439 A JP2004113439 A JP 2004113439A JP 2004113439 A JP2004113439 A JP 2004113439A JP 2005303464 A JP2005303464 A JP 2005303464A
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch circuit
- scan
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】フリップフロップは、クロックCLKの立ち上がりで入力データをラッチする第1のラッチ回路21と、クロックCLKの立下りで入力データをラッチする第2のラッチ回路22と、クロックCLKのHレベル期間中に第1のラッチ回路21からの出力データをデータ出力端子Qに出力し、クロックCLKのLレベル期間中に第2のラッチ回路22からの出力データをデータ出力端子Qに出力する出力セレクタ23とを含む。さらに、フリップフロップは、スキャンデータ入力端子INとデータ入力端子Dを選択的に第1のラッチ回路21に接続する回路24と、第1のラッチ回路21の出力とデータ入力端子Dを選択的に第2のラッチ回路22に接続する回路25とを備えている。
【選択図】 図2
Description
[第1実施形態]
図1には、本発明の第1実施形態に係るフリップフロップを搭載した半導体集積回路(LSI)の例としてプロセッサの構成が模式的に示されている。このプロセッサ1は、クロック信号(CLK)の周波数の2倍の速度で動作する内部回路であるコアロジック10を備えている。コアロジック10は、組み合わせ回路から構成されている。さらに、プロセッサ1は、コアロジック10との間でデータ入出力を行うための複数のフリップフロップ11を備えている。
図7には、本発明の第2実施形態に係るフリップフロップを搭載した半導体集積回路(LSI)の例としてプロセッサの構成が模式的に示されている。第1実施形態と同一の部部には同一の符号が付されている。このプロセッサ1においては、図1のスキャンモード信号入力ピン16の代わりに、第1および第2のスキャンクロック信号S1,S2を外部から入力するための第1および第2のスキャンクロック信号入力ピン17,18が設けられている。第1および第2のスキャンクロック信号S1,S2は、スキャンモード信号SCの代わりに使用される信号であり、スキャンモードにおいてはクロック信号CLKの機能を兼ねる。すなわち、スキャンクロック信号S1はスキャン用のマスターラッチ回路の動作を制御するためのクロックとして使用され、スキャンクロック信号S2はスキャン用のスレーブラッチ回路の動作を制御するためのクロックとして使用される。これらスキャンクロック信号S1,S2を外部から入力することにより、スキャンモード時における十分なホールドタイムを確保することができる。
Claims (5)
- クロック信号の立ち上りで入力データをラッチする第1のラッチ回路と、
前記クロック信号の立ち下りで前記入力データをラッチする第2のラッチ回路と、
前記クロック信号の立ち上りから立ち下りまでの期間に前記第1のラッチ回路の出力を選択し、前記クロック信号の立ち下りから次の立ち上りまでの期間に前記第2のラッチ回路の出力を選択するセレクタと、
前記第1のラッチ回路および前記第2のラッチ回路の一方を用いて構成され、スキャンモード時にスキャンデータを受けるマスターラッチ回路と、前記マスターラッチ回路から出力されるデータをラッチするスレーブラッチ回路とを含むスキャン回路とを具備することを特徴とするフリップフロップ。 - ノーマルモード時に前記入力データを前記第1のラッチ回路に出力し、前記スキャンモード時に前記スキャンデータを前記第1のラッチ回路に出力する回路と、
前記ノーマルモード時に前記入力データを前記第2のラッチ回路に出力し、前記スキャンモード時に前記第1のラッチ回路からの出力データを前記第2のラッチ回路に出力する回路とをさらに具備し、
前記マスターラッチ回路は前記第1のラッチ回路から構成され、前記スレーブラッチ回路は前記第2のラッチ回路から構成されていることを特徴とする請求項1記載のフリップフロップ。 - 前記第2のラッチ回路は、ノーマルモード時には前記クロック信号の立ち下りで前記入力データをラッチし、前記スキャンモード時には当該スキャンモード時に入力される第1のスキャンクロック信号に同期して前記スキャンデータをラッチするように構成されており、
前記スレーブラッチ回路は、前記第2のラッチ回路からの出力データを第2のスキャンクロック信号に同期してラッチするように構成されていることを特徴とする請求項1記載のフリップフロップ。 - データ入力端子と、
データ出力端子と、
クロック入力端子と、
スキャンデータ入力端子と、
前記クロック入力端子に入力されるクロック信号の立ち上りで入力データをラッチする第1のラッチ回路と、
前記クロック信号の立ち下りで入力データをラッチする第2のラッチ回路と、
前記クロック信号の立ち上りから立ち下りまでの期間に前記第1のラッチ回路からの出力データを選択して前記データ出力端子に出力し、前記クロック信号の立ち下りから次の立ち上りまでの期間に前記第2のラッチ回路からの出力データを選択して前記データ出力端子に出力するセレクタと、
前記第2のラッチ回路からの出力データを出力するスキャンデータ出力端子と、
ノーマルモード時に前記データ入力端子に入力されるデータを前記第1のラッチ回路に出力し、スキャンモード時に前記スキャンデータ入力端子に入力されるスキャンデータを前記第1のラッチ回路に出力する回路と、
前記ノーマルモード時に前記データ入力端子に入力されるデータを前記第2のラッチ回路に出力し、前記スキャンモード時に前記第1のラッチ回路からの出力データを前記第2のラッチ回路に出力する回路とを具備することを特徴とするフリップフロップ。 - データ入力端子と、
データ出力端子と、
クロック入力端子と、
スキャンデータ入力端子と、
スキャンデータ出力端子と、
前記クロック入力端子に入力されるクロック信号の立ち上りで、前記データ入力端子に入力される入力データをラッチする第1のラッチ回路と、
ノーマルモード時に前記クロック信号の立ち下りで前記入力データをラッチし、スキャンモード時には当該スキャンモード時に入力される第1のスキャンクロック信号に同期して、前記スキャンデータ入力端子に入力されるスキャンデータをラッチする第2のラッチ回路と、
前記クロック信号の立ち上りから立ち下りまでの期間に前記第1のラッチ回路からの出力データを選択して前記データ出力端子に出力し、前記クロック信号の立ち下りから次の立ち上りまでの期間に前記第2のラッチ回路からの出力データを選択して前記データ出力端子に出力するセレクタと、
前記スキャンモード時に、第2のスキャンクロック信号に同期して前記第2のラッチ回路からの出力データをラッチして前記スキャンデータ出力端子に出力する第3のラッチ回路とを具備することを特徴とするフリップフロップ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113439A JP2005303464A (ja) | 2004-04-07 | 2004-04-07 | フリップフロップ |
TW094109343A TWI262650B (en) | 2004-04-07 | 2005-03-25 | Flip-flop |
US11/099,696 US7353441B2 (en) | 2004-04-07 | 2005-04-06 | Flip flop circuit and apparatus using a flip flop circuit |
CNA2005100648477A CN1681209A (zh) | 2004-04-07 | 2005-04-07 | 触发器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113439A JP2005303464A (ja) | 2004-04-07 | 2004-04-07 | フリップフロップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005303464A true JP2005303464A (ja) | 2005-10-27 |
JP2005303464A5 JP2005303464A5 (ja) | 2006-05-11 |
Family
ID=35061941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113439A Pending JP2005303464A (ja) | 2004-04-07 | 2004-04-07 | フリップフロップ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7353441B2 (ja) |
JP (1) | JP2005303464A (ja) |
CN (1) | CN1681209A (ja) |
TW (1) | TWI262650B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009954A (ja) * | 2010-06-22 | 2012-01-12 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
JP2012217201A (ja) * | 2006-03-01 | 2012-11-08 | Qualcomm Inc | デュアルパスマルチモード順次記憶素子 |
JP2014511599A (ja) * | 2011-02-17 | 2014-05-15 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | シフトレジスタ及び択一型シフトレジスタ |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3964423B2 (ja) * | 2004-10-22 | 2007-08-22 | シャープ株式会社 | コンテンツデータ作成装置、コンテンツデータ作成方法、コンテンツデータ作成用プログラム、および、コンテンツデータ表示装置 |
US7650549B2 (en) * | 2005-07-01 | 2010-01-19 | Texas Instruments Incorporated | Digital design component with scan clock generation |
US7484149B2 (en) * | 2006-03-14 | 2009-01-27 | International Business Machines Corporation | Negative edge flip-flops for muxscan and edge clock compatible LSSD |
US20090315601A1 (en) * | 2006-08-03 | 2009-12-24 | Freescale Semiconductor, Inc. | Device and method for timing error management |
US8381009B2 (en) | 2006-08-03 | 2013-02-19 | Freescale Semiconductor, Inc. | Device and method for power management |
EP2234272A3 (en) * | 2009-03-23 | 2015-09-30 | Oticon A/S | Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor |
FR2961043B1 (fr) * | 2010-06-04 | 2012-07-20 | St Microelectronics Sa | Registre a double front et son controle a partir d'une horloge |
US8667349B2 (en) * | 2011-08-11 | 2014-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scan flip-flop circuit having fast setup time |
US9911470B2 (en) * | 2011-12-15 | 2018-03-06 | Nvidia Corporation | Fast-bypass memory circuit |
US9244123B1 (en) | 2014-11-25 | 2016-01-26 | Freescale Semiconductor, Inc. | Synchronous circuit, method of designing a synchronous circuit, and method of validating a synchronous circuit |
US9680450B2 (en) * | 2015-02-19 | 2017-06-13 | Advanced Micro Devices, Inc. | Flip-flop circuit with latch bypass |
US11092649B2 (en) | 2019-03-12 | 2021-08-17 | Samsung Electronics Co., Ltd. | Method for reducing power consumption in scannable flip-flops without additional circuitry |
CN113726326B (zh) * | 2021-07-28 | 2023-11-07 | 南京航空航天大学 | 容忍单粒子双点翻转的锁存器结构 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2567530B2 (ja) | 1991-07-30 | 1996-12-25 | ストーリッジ・テクノロジー・パートナーズ | Cmos論理回路 |
JPH0575401A (ja) | 1991-09-11 | 1993-03-26 | Toshiba Corp | スキヤンセル用フリツプフロツプ回路 |
JP2522140B2 (ja) | 1992-11-18 | 1996-08-07 | 日本電気株式会社 | 論理回路 |
JPH0795013A (ja) | 1993-04-30 | 1995-04-07 | Kawasaki Steel Corp | エッジトリガ型フリップフロップ |
JP3183260B2 (ja) * | 1998-06-17 | 2001-07-09 | 日本電気株式会社 | スキャンフリップフロップ回路 |
US6300809B1 (en) * | 2000-07-14 | 2001-10-09 | International Business Machines Corporation | Double-edge-triggered flip-flop providing two data transitions per clock cycle |
US6525565B2 (en) * | 2001-01-12 | 2003-02-25 | Xilinx, Inc. | Double data rate flip-flop |
DE10219119A1 (de) | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung |
US7082560B2 (en) * | 2002-05-24 | 2006-07-25 | Sun Microsystems, Inc. | Scan capable dual edge-triggered state element for application of combinational and sequential scan test patterns |
US7132854B1 (en) * | 2004-09-23 | 2006-11-07 | Cypress Semiconductor Corporation | Data path configurable for multiple clocking arrangements |
-
2004
- 2004-04-07 JP JP2004113439A patent/JP2005303464A/ja active Pending
-
2005
- 2005-03-25 TW TW094109343A patent/TWI262650B/zh not_active IP Right Cessation
- 2005-04-06 US US11/099,696 patent/US7353441B2/en not_active Expired - Fee Related
- 2005-04-07 CN CNA2005100648477A patent/CN1681209A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012217201A (ja) * | 2006-03-01 | 2012-11-08 | Qualcomm Inc | デュアルパスマルチモード順次記憶素子 |
JP2012009954A (ja) * | 2010-06-22 | 2012-01-12 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
JP2014511599A (ja) * | 2011-02-17 | 2014-05-15 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | シフトレジスタ及び択一型シフトレジスタ |
Also Published As
Publication number | Publication date |
---|---|
US20050229059A1 (en) | 2005-10-13 |
US7353441B2 (en) | 2008-04-01 |
CN1681209A (zh) | 2005-10-12 |
TW200614670A (en) | 2006-05-01 |
TWI262650B (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7353441B2 (en) | Flip flop circuit and apparatus using a flip flop circuit | |
US6753714B2 (en) | Reducing power and area consumption of gated clock enabled flip flops | |
JP2006109475A (ja) | スキャン機能を有するフリップフロップ回路 | |
US20090300448A1 (en) | Scan flip-flop device | |
JP2006017707A (ja) | 不要な電力消費を減らすことができるスキャンフリップフロップ回路 | |
KR20050112972A (ko) | 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치 | |
JP3802377B2 (ja) | フリップフロップ及びスキャンパス回路 | |
TW201724743A (zh) | 能容忍偏移的正反器 | |
JP2007170959A (ja) | 半導体集積回路とその設計方法 | |
US6911845B2 (en) | Pulse triggered static flip-flop having scan test | |
JP2001083215A (ja) | 半導体集積回路 | |
JP3535855B2 (ja) | スキャンフリップフロップ及び半導体集積回路装置 | |
US7600167B2 (en) | Flip-flop, shift register, and scan test circuit | |
JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
US6859070B2 (en) | Semiconductor integrated circuit device having flip-flops that can be reset easily | |
US20040019830A1 (en) | Test apparatus of semiconductor integrated circuit with hold error preventing function | |
JP3595310B2 (ja) | 半導体集積回路 | |
JP4649064B2 (ja) | 出力回路 | |
JP4713130B2 (ja) | スキャン付きフリップフロップ、半導体装置及び半導体装置の製造方法 | |
JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
JP5223704B2 (ja) | デュアルモジュラスプリスケーラ | |
JP2009175154A (ja) | 半導体集積回路およびその設計方法 | |
JP2005210683A5 (ja) | ||
JP2653945B2 (ja) | 半導体集積回路 | |
JP2007336216A (ja) | フリップフロップ回路およびそれを用いた半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |