DE10219119A1 - Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung - Google Patents
Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-SperrschaltungInfo
- Publication number
- DE10219119A1 DE10219119A1 DE2002119119 DE10219119A DE10219119A1 DE 10219119 A1 DE10219119 A1 DE 10219119A1 DE 2002119119 DE2002119119 DE 2002119119 DE 10219119 A DE10219119 A DE 10219119A DE 10219119 A1 DE10219119 A1 DE 10219119A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- clock signal
- flop
- controlled
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Logic Circuits (AREA)
Abstract
Das erfindungsgemäße Flipflop weist zwei Halteschaltungen L1, L2 auf und, diesen nachgeschaltet, eine Multiplexeinrichtung MUX. Datenmäßig sind die beiden Halteschaltungen L1, L2 parallel zueinander angeordnet. Sie werden jedoch gegenphasig zueinander über ein Taktsignal CLK angesteuert. Die Multiplexeinrichtung MUX gibt die von den Halteschaltungen L1, L2 ausgegebenen Signale D' nacheinander an den Ausgang Q des Flipflops aus. Das erfindungsgemäße Flipflop läßt sich vorteilhafterweise im Rahmen einer Takt-Sperrschaltung verwenden. Zu diesem Zweck ist dem Dateneingang des Flipflops FF eine XOR-Schaltung XOR mit zwei Eingängen vorgeschaltet. Der eine Eingang ist mit dem Ausgang Q des erfindungsgemäßen Flipflops FF verbunden. Der andere Eingang ist mit einem Freigabesignal EN beaufschlagt. Je nach Wert des Freigabesignals EN läßt sich so das Taktsignal CLK durch das Flipflop hindurchschalten oder sperren.
Description
- Die vorliegende Erfindung betrifft ein über ein Taktsignal gesteuertes Flipflop, ein Verfahren zum Durchschalten eines Signals durch ein Flipflop, eine Verwendung eines Flipflops sowie eine Takt-Sperrschaltung.
- Mit zunehmender Komplexität von Schaltungen erhöht sich deren Verbrauch an elektrischer Energie, insbesondere in Form von elektrischem Strom. Dies ist jedoch unerwünscht, weil man stets bestrebt ist, den Energieverbrauch von Schaltungen so gering wie möglich zu halten, um beispielsweise eine möglichst lange Betriebsdauer von Geräten (z. B. Mobiltelefone) mit einer einzigen Akkuladung zu erzielen und/oder um die Wärmeerzeugung einer betreffenden Schaltung zu reduzieren. Eine zu hohe Wärmeerzeugung kann bekanntermaßen dazu führen, dass die Schaltung vorzeitig defekt wird. Letzteres ist insbesondere von mikroelektronischen Schaltungen bekannt. In digitalen, taktsynchronen Schaltungen ist ein erheblicher Teil des Energieverbrauchs durch die Verteilung von Taktsignalen und deren Verarbeitung bestimmt. Häufig werden zur Verteilung der Taktsignale und zu deren Verarbeitung Flipflops verwendet, insbesondere sogenannte Master-/Slave-Flipflops. Ein am Dateneingang anstehendes Eingangssignal kann dabei jeweils nur mittels einer von zwei möglichen Flanken eines Taktsignals übernommen werden, die üblicherweise als aktive Flanke des Taktsignals bezeichnet wird. Bei solchen Master-/Slave- Flipflops sind üblicherweise zwei Halteschaltungen datenmäßig in Serie zueinander geschaltet.
- Aufgabe der vorliegenden Erfindung ist es, ein weiteres, über ein Taktsignal gesteuertes, Flipflop anzugeben sowie ein Verfahren zum Durchschalten eines Signals durch ein solches Flipflop. Darüber hinaus ist es Aufgabe, eine Verwendungsmöglichkeit eines solchen Flipflops anzugeben sowie eine Schaltung, die ein erfindungsgemäßes Flipflop aufweist.
- Diese Aufgabe wird gelöst mit den Merkmalen der Patentansprüche 1, 15, 23 und 24. Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.
- Die vorliegende Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Dabei zeigen Fig. 1 das erfindungsgemäße Flipflop, schematisch dargestellt,
- Fig. 2 eine Möglichkeit der Realisierung bei Anwendung der sogenannten CMOS-Schaltungstechnik,
- Fig. 3 eine Realisierungsmöglichkeit eines ungetakteten Inverters,
- Fig. 4 eine Realisierungsmöglichkeit eines getakteten Inverters
- Die Fig. 5 und 6 dynamische Halteschaltungen, und
- Fig. 7 eine erfindungsgemäße Takt-Sperrschaltung.
- Das in Fig. 1 dargestellte erfindungsgemäße Flipflop weist zwei Halteschaltungen L1, L2 auf. Beiden Halteschaltungen L1, L2 ist gemeinsam ein Eingangssignal D an ihren Dateneingängen DI1, DI2 zugeführt. Die Halteschaltungen L1, L2 sind diesbezüglich also parallel zueinander angeordnet. Beide Halteschaltungen L1, L2 weisen jeweils einen Takteingang G1, G2 für ein Taktsignal CLK auf, wobei der Takteingang G2 der zweiten Halteschaltung L2 bezüglich des Taktsignals CLK invertierend wirkt, so dass beide Halteschaltungen L1, L2 im Betrieb hinsichtlich des Taktsignals CLK gegenphasig zueinander angesteuert sind.
- Den Halteschaltungen L1, L2 ist eine Multiplexeinrichtung MUX nachgeordnet, welche zwei Eingänge A, B aufweist. Der eine Eingang A ist mit dem Ausgang Q1 der einen Halteschaltung L1 verbunden. Der andere Eingang B ist mit dem Ausgang Q2 der anderen Halteschaltung L2 verbunden. Ein Ausgang der Multiplexeinrichtung MUX bildet den Ausgang Q des erfindungsgemäßen Flipflops. Die Multiplexeinrichtung MUX weist einen Steuereingang 5 auf für das Taktsignal CLK, ggf. auch, wie aus Fig. 2 ersichtlich, Steuereingänge für das Taktsignal CLK und ein dazu komplementäres Taktsignal
CLK . - In einer ersten Ausgestaltung der erfindungsgemäßen Flipflop- Schaltung ist wenigstens eine der Halteschaltungen L1, L2 als statische Halteschaltung ausgebildet. Unter einer statischen Halteschaltung wird dabei eine Kippschaltung (bistabil oder auch monostabil) oder auch eine statische Speicherzelle verstanden.
- Fig. 2 zeigt eine vorteilhafte Weiterbildung des erfindungsgemäßen Flipflops, bei der beide Halteschaltungen L1, L2 als statische Halteschaltungen ausgebildet sind, die als bistabile Kippstufen ausgestaltet sind. Dabei ist unterstellt, dass die einzelnen Schaltelemente in CMOS-Technologie erstellt sind und demzufolge in CMOS-Schaltungstechnik ausgestaltet sind. Dies bedingt, dass überall, wo ein Taktsignal benötigt wird, dieses als "wahres" Taktsignal CLK und als dazu komplementäres Taktsignal
CLK anliegt. - Jede der statischen Halteschaltungen L1, L2 ist aus zwei schaltbaren Invertern I1, I2 und einem statischen Inverter I3 gebildet. Als schaltbarer Inverter wird dabei ein Inverter verstanden, dessen Ausgang in einen hochohmigen Zustand, auch allgemein bekannt als "Tristate"-Zustand, schaltbar ist. Im Gegensatz dazu liegt am Ausgang des statischen Inverters stets sein Ausgangssignal an. Der Eingang des einen schaltbaren Inverters I1 der einen Halteschaltung L1 bildet den Eingang DI1 der einen Halteschaltung L1. An ihm liegt das Eingangssignal D des erfindungsgemäßen Flipflops an. Die Ausgänge der schaltbaren Inverter I1, I2 sind miteinander verbunden. Sie bilden den Ausgang Q1 der einen Halteschaltung L1. Sie sind weiterhin mit dem Eingang des statischen Inverters I3 verbunden und, aufgrund ihrer Eigenschaft als Ausgang Q1 der einen Halteschaltung L1, mit dem einen Eingang A der Multiplexeinrichtung MUX. Der Ausgang des statischen Inverters I3 ist mit dem Eingang des anderen (I2) der beiden schaltbaren Inverter I1, I2 verbunden.
- Die andere (L2) der beiden Halteschaltungen L1, L2 ist entsprechend aufgebaut. Infolge dessen ist ihr Ausgang Q2 mit dem anderen (B) der Eingänge A, B der Multiplexeinrichtung MUX verbunden.
- Die Multiplexeinrichtung MUX ist aus zwei schaltbaren Invertern I11, I12 aufgebaut. Deren Eingänge sind die Eingänge A, B der Multiplexeinrichtung MUX. Die Ausgänge der schaltbaren Inverter I11, I12 sind miteinander verbunden unter Bildung des Ausgangs Q des erfindungsgemäßen Flipflops.
- Wie vorstehend bereits angegeben, ist die Ausgestaltung des erfindungsgemäßen Flipflops nach Fig. 2 unter Verwendung von CMOS-Schaltkreistechnik erfolgt. Infolge dessen erfolgen das leitend Schalten und das Sperren der Ausgänge der jeweiligen schaltbaren Inverter I1, I2, I11, I12 durch das Taktsignal CLK und durch das dazu komplementäre Taktsignal
CLK über Transistoren von zueinander komplementären Leitungstyp, d. h., über p-Kanaltransistoren und über n-Kanaltransistoren. Beispiele für die konkreten Ausgestaltungsmöglichkeiten von statischen Invertern und schaltbaren Invertern sind in den Fig. 3 und 4 gezeigt. Diese Schaltungen sind dem Fachmann so geläufig, dass sich eine nähere Beschreibung erübrigt. Es wird lediglich noch ausgeführt, dass die "Beschriftung" der Schaltelemente des schaltbaren Inverters in Fig. 4 so gewählt ist, dass dieser den einen schaltbaren Inverter I11 der Multiplexeinrichtung MUX darstellt. Die Begriffe "P-FET" und "N-FET" stehen dabei, ebenso wie in Fig. 3, für die Begriffe "p-Kanal-Transistor" und "n-Kanal-Transistor". Weiterhin ist auch, ebenso wie in Fig. 2, derjenige Eingang für ein Taktsignal, der mit dem komplementären TaktsignalCLK verbunden ist, bei der Herstellung des schaltbaren Inverters mit einem kleinen Kreis versehen, um anzuzeigen, dass dieser Eingang mit einem p-Kanaltransistor verbunden ist. - Nachstehend wird nun anhand der Fig. 1 und 2 das Verfahren näher erläutert, nach dem das erfindungsgemäße Flipflop arbeitet. Dabei ist angenommen, dass die beiden Halteschaltungen L1, L2 das an ihnen anliegende Eingangssignal D dann übernehmen und zwischenspeichern, wenn an ihrem jeweiligen Takteingang G1 bzw. G2 eine steigende Flanke eines daran anliegenden Signals auftritt. Deshalb ist erfindungsgemäß vorgesehen, dass am Takteingang G1 der einen Halteschaltung L1 das Taktsignal CLK anliegt, während am Takteingang G2 der anderen Halteschaltung L2 das dazu komplementäre Taktsignal
CLK anliegt. Somit wird, im Endeffekt, das Eingangssignal D in die eine Halteschaltung L1 übernommen und dort gespeichert, wenn am Taktsignal CLK eine steigende Flanke auftritt (positive Logik sei hier angenommen) und in die andere Halteschaltung L2 übernommen und dort gespeichert, wenn am Taktsignal CLK eine fallende Flanke auftritt. Pro Zyklus des Taktsignals CLK können also, nacheinander, zwei, ggf. voneinander verschiedene, Zustände des Eingangssignals D vom erfindungsgemäßen Flipflop übernommen und zwischengespeichert werden. Nach dem Zwischenspeichern in einer jeweiligen der Halteschaltungen L1, L2 wird das gespeicherte Signal D' über einen jeweiligen Ausgang Q1 bzw. Q2 der Halteschaltungen L1, L2 auf einen jeweiligen Eingang A bzw. B der Multiplexeinrichtung MUX ausgegeben. Dies erfolgt mit derjenigen Flanke des Taktsignals CLK bzw. des dazu komplementären TaktsignalsCLK , die derjenigen Flanke nachfolgt, die das Übernehmen und Zwischenspeichern des Eingangssignals D einer jeweiligen der Halteschaltungen L1, L2 veranlasst hatte. Konkret ausgedrückt, bedeutet dies folgendes: Das Übernehmen und Zwischenspeichern des Eingangssignals D erfolgt bei der einen Halteschaltung L1 mit der steigenden Flanke des Taktsignals CLK. Demzufolge wird das zwischengespeicherte Signal an dem einen Eingang A der Multiplexeinrichtung MUX bei Auftreten der fallenden Flanke des Taktsignals CLK weitergegeben. Dies ist jedoch gleichbedeutend mit dem Auftreten der steigenden Flanke des komplementären TaktsignalsCLK . - Entsprechend erfolgt das Übernehmen und Zwischenspeichern des Eingangssignals D bei der anderen Halteschaltung L2 mit der steigenden Flanke des komplementären Taktsignals
CLK . Demzufolge wird das zwischengespeicherte Signal an dem anderen Eingang B der Multiplexeinrichtung MUX bei Auftreten der fallenden Flanke des komplementären TaktsignalsCLK weitergegeben. Dies ist jedoch gleichbedeutend mit dem Auftreten der steigenden Flanke des Taktsignals CLK. - Die Multiplexeinrichtung MUX gibt nun, taktgesteuert, alternierend die an ihren Eingängen A, B anliegenden Informationen an ihren Ausgang aus, der gleichzeitig der Ausgang Q des erfindungsgemäßen Flipflops ist.
- Grundliegende Idee der vorliegenden Erfindung ist es also, zwei datenmäßig parallel zueinander angeordnete Halteschaltungen L1, L2 und, diesen nachgeschaltet, eine Multiplexeinrichtung MUX vorzusehen. Vorgesehen ist auch, die Halteschaltungen L1, L2 im Gegentakt zueinander zu betreiben und deren Ausgänge Q1, Q2 alternierend zueinander über die jeweilige Multiplexeinrichtung MUX auf den Ausgang Q des Flipflops durchzuschalten. Im Vergleich zu herkömmlichen Flipflops, insbesondere zu sogenannten Master-/Slave-Flipflops ergeben sich folgende Vorteile:
Um am Ausgang Q des erfindungsgemäßen Flipflops ein Signal mit derselben Frequenz zu erzeugen wie bei einem herkömmlichen Master-/Slave-Flipflop, wird ein Taktsignal CLK benötigt, das lediglich die halbe Frequenz aufweist wie ein entsprechendes Taktsignal beim herkömmlichen Flipflop. "Halbe Frequenz" bedeutet jedoch gleichzeitig, dass die Energie zum Erzeugen eine solchen Taktsignals entsprechend geringer ist und somit auch der Stromverbrauch. Damit wird jedoch auch weniger Abwärme erzeugt. Dabei treten auch entsprechend weniger Stromspitzen auf (verursacht durch Flankenwechsel des Taktsignals), was zusätzlich weniger Störungen bei anderen Schaltungen bewirkt, die in der Nähe des erfindungsgemäßen Flipflops angeordnet sind (dies ist bekanntermaßen insbesondere bei integrierten Schaltkreisen der Fall). - Bei der Ausgestaltung der Halteschaltungen als statische Halteschaltungen, wie im Ausführungsbeispiel beispielhaft dargestellt, kann die Frequenz des Taktsignals CLK (fast) beliebig verringert werden, ohne die Funktion des erfindungsgemäßen Flipflops aufzuheben. Das erfindungsgemäße Flipflop ist somit auch für den Einsatz in niederfrequent betriebenen Schaltkreisen geeignet und nicht nur in hochfrequent betriebenen.
- Andererseits lassen sich mittels des erfindungsgemäßen Flipflops Eingangssignale mit höherer Frequenz ausgeben als mit herkömmlichen Flipflops, nämlich mit vergleichsweise der doppelten Frequenz des Taktsignals. Dies rührt davon her, dass beim erfindungsgemäßen Flipflop beide Signalflanken des Taktsignals, d. h., sowohl die steigende wie auch die fallende Flanke, verwendet werden, während bei herkömmlichen Flipflops lediglich eine der beiden Flanken (meist die steigende Flanke; dies hängt von der jeweiligen konkreten Schaltungsausgestaltung ab) verwendbar ist.
- Weiterhin weist das erfindungsgemäße Flipflop noch eine im Vergleich zu herkömmlichen Flipflops verkürzte Signallaufzeit des Eingangssignals D auf seinem Weg vom Eingang des Flipflops bis zu seinem Ausgang Q auf: Bei herkömmlichen, als Master-/Slave-Flipflops aufgebauten Flipflops muss das Eingangssignal in der Regel wenigstens vier Inverterstufen durchlaufen auf seinem Weg vom Eingang zum Ausgang, da bei dieser Art von Flipflops in der Regel zwei Halteschaltungen hintereinander geschaltet sind, die jeweils wenigstens zwei Inverterstufen aufweisen. Dazu kommen dann noch Schaltzeiten durch Passgates und Ähnliches, die jedoch in der Regel vernachlässigbar sind. Beim erfindungsgemäßen Flipflop hingegen, insbesondere bei der in der Zeichnung dargestellten Ausführungsform, muss das Eingangssignal auf seinem Weg vom Eingang zum Ausgang lediglich zwei Inverterstufen durchlaufen, da die beiden Halteschaltungen L1, L2 datenmäßig zueinander parallel geschaltet sind.
- Rein schaltungsmäßig betrachtet, könnte das erfindungsgemäße Flipflop auch dergestalt betrieben werden, daß das Übernehmen und Zwischenspeichern des Eingangssignals D in die beiden Halteschaltungen L1, L2 gleichzeitig erfolgt, d. h., daß dies bei beiden Halteschaltungen L1, L2 mittels derselben (einen) Flanke des Taktsignals CLK bewirkt wird. Auch die Multiplexeinrichtung MUX könnte so betrieben werden, daß die an ihren Eingängen A, B anliegenden Signale gleichzeitig an den Ausgang Q des erfindungsgemäßen Flipflops gegeben werden.
- In diesen Fällen würden jedoch die vorgenannten Vorteile weitgehend wegfallen. Allerdings wiese der Ausgang Q des erfindungsgemäßen Flipflops einen größeren sog. "Fan Out" auf, d. h., er wäre stärker belastbar durch nachfolgende weitere Schaltungen.
- Die Fig. 5 und 6 zeigen eine der beiden Halteschaltungen L1, L2, die hier jedoch als eine dynamische Halteschaltung ausgelegt ist. Sie besteht in der Ausgestaltung nach Fig. 5 aus der Serienschaltung zweier Transistoren T und einem dazwischen angeordneten Kondensator C, dessen eine Elektrode mit einem Potential (typischerweise einem Versorgungspotential des Flipflops) verbunden ist. Die Transistoren T bewirken das Speichern des Eingangssignals D im Kondensator C und dessen anschließende Ausgabe an den Ausgang Q1 bzw. Q2 der jeweiligen Halteschaltung L1 bzw. L2. Sie werden zu diesem Zweck gatemäßig durch das Taktsignal CLK und das dazu komplementäre Taktsignal
CLK angesteuert. Es ist auch möglich, die beiden Transistoren T vom zueinander komplementären Kanaltyp zu gestalten. In diesem Fall wären beide Transistoren T mit ein und demselben Taktsignal CLK anzusteuern. - In der Ausgestaltung der Halteschaltung L1 nach Fig. 6 sind die Transistoren T durch Transfergates TG ersetzt. Ein Transfergate besteht bekanntlich aus zwei parallel zueinander angeordneten Transistoren vom zueinander komplementären Kanaltyp (in Fig. 6 sind die p-Kanaltransistoren mit einem kleinen Kreis an ihren Gates gekennzeichnet entsprechend der Darstellung von p-Kanaltransistoren in Fig. 4), die an ihren Gates komplementär zueinander angesteuert werden. Dies hat den Vorteil, dass keine Verluste durch Schwellwertbegrenzungen ("Threshold"-Spannungen) auftreten können.
- Insbesondere für Anwendungen in der Mikroelektronik ist es vorteilhaft, das erfindungsgemäße Flipflop als integrierte Schaltung auszuführen, die ggf. auch Bestandteil eines integrierten Schaltkreises sein kann. Dabei ist es vorteilhaft, da Strom sparend, die integrierte Schaltung in CMOS- Schaltungstechnik und -technologie auszuführen. Weiterhin ist vorteilhaft, das erfindungsgemäße Flipflop im Rahmen einer Takt-Sperrschaltung zu verwenden (siehe Fig. 6).
- Eine erfindungsgemäße Takt-Sperrschaltung (siehe Fig. 7) weist, über das Flipflop FF hinaus, weiterhin noch eine XOR- Schaltung XOR auf, wobei das Eingangssignal D des Flipflops FF Ausgangssignal der XOR-Schaltung XOR ist. Der Ausgang Q des Flipflops FF ist auf einen ersten Eingang der XOR- Schaltung XOR rückgekoppelt. Der andere Eingang der XOR- Schaltung XOR ist mit einem Freigabesignal EN beaufschlagt.
- Wenn man nun unterstellt, dass diese Takt-Sperrschaltung gemäß der sogenannten positiven Logik arbeitet (d. h., der "High-Pegel" eines Signals ist gleichzeitig ein aktiver Pegel), so weist die erfindungsgemäße Takt-Sperrschaltung folgendes funktionelle Verhalten auf:
Weist das Freigabesignal EN einen hohen Pegel auf, so liegt wegen der Rückkopplung des Signals am Ausgang Q, welches nachfolgend als Ausgangssignal CLK_OUT der Takt- Sperrschaltung bezeichnet wird, über den ersten Eingang der XOR-Schaltung XOR auf dem Dateneingang des erfindungsgemäßen Flipflops FF als Eingangssignal D ein zum Ausgangssignal CLK_OUT invertiertes Signal an. In diesem Falle, d. h., wenn das Freigabesignal EN einen hohen Pegel aufweist, bewirkt dann jedes Auftreten eines Flankenwechsels des Taktsignals CLK einen entsprechenden Flankenwechsel des Ausgangssignals CLK_OUT der Takt-Sperrschaltung. Dies ist gleichbedeutend mit einem "Durchschalten" des Taktsignals CLK auf den Ausgang der Takt-Sperrschaltung. - Wenn das Freigabesignal EN aber einen niedrigen Pegel aufweist, dann weist das Eingangssignal D am Dateneingang des erfindungsgemäßen Flipflops FF denselben Zustand auf wie das Signal am Ausgang Q des erfindungsgemäßen Flipflops. In diesem Zustand bewirkt dann eine Änderung des Taktsignals CLK, d. h., ein Flankenwechsel des Taktsignals CLK, keinerlei Änderung am Ausgang Q des erfindungsgemäßen Flipflops und somit beim Ausgangssignal CLK_OUT der erfindungsgemäßen Takt- Sperrschaltung. Dies lässt sich dann so beschreiben, dass bei niedrigem Pegel des Freigabesignals EN das Taktsignals CLK auf seinem Weg durch das erfindungsgemäße Flipflop FF gesperrt wird; das Ausgangssignal CLK_OUT spiegelt im Gegensatz zu dem Fall, in dem das Freigabesignal EN einen hohen Pegel aufweist, nicht den Signalverlauf des Taktsignals CLK wieder.
Claims (24)
1. Über ein Taktsignal gesteuertes Flipflop mit folgenden
Merkmalen:
- zwei Halteschaltungen (L1, L2) sind bezüglich eines beiden
Halteschaltungen (L1, L2) gemeinsam zugeführten
Eingangssignals (D) parallel zueinander angeordnet,
- die Halteschaltungen (L1, L2) sind mittels des Taktsignals
(CLK) gegenphasig zueinander angesteuert,
- den Halteschaltungen (L1, L2) ist eine
Multiplexeinrichtung (MUX) mit zwei Eingängen (A, B) und mit einem
Ausgang, welcher der Ausgang (Q) des Flipflops ist,
nachgeordnet, wobei die Eingänge (A; B) der Multiplexeinrichtung
(MUX) mit einem jeweiligen Ausgang (Q1; Q2) der
Halteschaltungen (L1; L2) verbunden sind und wobei die
Multiplexeinrichtung (MUX) durch das Taktsignal (CLK) gesteuert
ist.
2. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 1,
dadurch gekennzeichnet,
dass wenigstens eine (L1; L2) der Halteschaltungen (L1, L2)
eine statische Halteschaltung ist.
3. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 2,
dadurch gekennzeichnet,
dass die statische Halteschaltung (L1; L2) aus zwei
schaltbaren Invertern (I1, I2) und einem statischen Inverter (I3)
gebildet ist, wobei der Eingang des einen schaltbaren Inverters
(I1) mit dem Eingangssignal (D) des Flipflops verbunden ist,
wobei die Ausgänge der schaltbaren Inverter (I1, I2) unter
gleichzeitiger Bildung des Ausgangs (Q1; Q2) der
Halteschaltung (L1; L2) miteinander verbunden sind sowie mit dem
Eingang des statischen Inverters (I3) und einem jeweiligen (A;
B) der Eingänge (A; B) der Multiplexeinrichtung (MUX), und
wobei der Ausgang des statischen Inverters (I3) mit dem
Eingang des anderen (I2) der schaltbaren Inverter (I1; I2)
verbunden ist.
4. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 2
oder 3,
dadurch gekennzeichnet,
dass die Multiplexeinrichtung (MUX) zwei schaltbare Inverter
(I11, I12) aufweist, deren Eingänge die Eingänge (A, B) der
Multiplexeinrichtung (MUX) sind und deren Ausgänge
miteinander verbunden sind unter Bildung des Ausgangs Q des
Flipflops.
5. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 3
oder 4,
dadurch gekennzeichnet,
dass wenigstens einer (I1; I2) der schaltbaren Inverter (I1,
I2) mittels des Taktsignals (CLK) und eines dazu
komplementären Taktsignals (CLK ) schaltbar ist.
6. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 1,
dadurch gekennzeichnet,
dass wenigstens eine (L1; L2) der Halteschaltungen (L1; L2)
eine dynamische Halteschaltung ist.
7. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 6,
dadurch gekennzeichnet,
dass die dynamische Halteschaltung einen Kondensator (C) und
wenigstens einen Schalter (T) aufweist.
8. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 7,
dadurch gekennzeichnet,
dass der Schalter ein mittels des Taktsignals (CLK)
gesteuerter Transistor (T) ist.
9. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 7,
dadurch gekennzeichnet,
dass der Schalter ein mittels des Taktsignals (CLK) und eines
dazu komplementären Taktsignals (CLK )gesteuertes
Transfergate (TG) ist.
10. Über ein Taktsignal gesteuertes Flipflop nach einem der
vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass die Multiplexeinrichtung (MUX) zwei schaltbare Inverter
(I11, I12) aufweist, deren Ausgänge miteinander verbunden
sind unter Bildung des Ausgangs (Q) des Flipflops, und deren
Eingänge die Eingänge (A, B) der Multiplexeinrichtung (MUX)
sind.
11. Über ein Taktsignal gesteuertes Flipflop nach Anspruch
10,
dadurch gekennzeichnet,
dass wenigstens einer der schaltbaren Inverter (I11, II2)
mittels des Taktsignals (CLK) und des dazu komplementären
Taktsignals (CLK ) gesteuert ist.
12. Über ein Taktsignal gesteuertes Flipflop nach einem der
vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass das Flipflop als eine integrierte Schaltung ausgeführt
ist.
13. Über ein Taktsignal gesteuertes Flipflop nach Anspruch
12,
dadurch gekennzeichnet,
dass die integrierte Schaltung Bestandteil eines integrierten
Schaltkreises ist.
14. Über ein Taktsignal gesteuertes Flipflop nach Anspruch 12
oder 13,
dadurch gekennzeichnet,
dass die integrierte Schaltung in CMOS-Schaltungstechnik
realisiert ist.
15. Verfahren zum Durchschalten eines Signals durch ein
Flipflop mittels eines Taktsignals (CLK) mit folgenden Merkmalen:
- das Signal wird als Eingangssignal (D) des Flipflops
gleichzeitig an zwei Halteschaltungen (L1, L2) des
Flipflops angelegt,
- das Eingangssignal (D) wird in der einen (L1) und in der
anderen (L2) der Halteschaltungen (L1, L2) gespeichert
(D')
- das in den jeweiligen Halteschaltungen (L1, L2)
gespeicherte Eingangssignal (D') wird über einen jeweiligen
Ausgang (Q1; Q2) der Halteschaltungen (L1, L2) in einen
jeweiligen Eingang (A; B) der Multiplexeinrichtung (MUX)
gegeben,
- die an den Eingängen (A, B) der Multiplexeinrichtung (MUX)
so anliegenden Signale werden durch die
Multiplexeinrichtung (MUX) taktgesteuert an den Ausgang (Q) des Flipflops
ausgegeben.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet,
dass das Speichern des Eingangssignals (D) durch ein
Taktsignal (CLK) gesteuert wird.
17. Verfahren nach Anspruch 15 oder 16,
dadurch gekennzeichnet,
dass das Speichern des Eingangssignals (D) abwechselnd in die
eine Halteschaltung (L1) und in die andere Halteschaltung
(L2) durchgeführt wird.
18. Verfahren nach Anspruch 16 oder 17,
dadurch gekennzeichnet,
dass das Speichern des Eingangssignals (D) weiterhin durch
ein zum Taktsignal (CLK) komplementäres Taktsignal (CLK )
gesteuert wird.
19. Verfahren nach einem der Ansprüche 15 bis 18,
dadurch gekennzeichnet,
dass das Ausgeben des gespeicherten Eingangssignals (D')
durch ein Taktsignal (CLK) gesteuert wird.
20. Verfahren nach Anspruch 19,
dadurch gekennzeichnet,
dass das Ausgeben des gespeicherten Eingangssignals (D')
weiterhin durch ein zum Taktsignal (CLK) komplementäres
Taktsignal (CLK ) gesteuert wird.
21. Verfahren nach einem der Ansprüche 15 bis 20,
dadurch gekennzeichnet,
dass das Ausgeben der an den Eingängen (A, B) der
Multiplexeinrichtung (MUX) anliegenden Signale durch ein Taktsignal
(CLK) gesteuert wird.
22. Verfahren nach Anspruch 21,
dadurch gekennzeichnet,
dass das Ausgeben der an den Eingängen (A, B) der
Multiplexeinrichtung (MUX) anliegenden Signale weiterhin durch ein zum
Taktsignal (CLK) komplementäres Taktsignal (CLK ) gesteuert
wird.
23. Verwendung eines über ein Taktsignal gesteuerten
Flipflops nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet,
dass das Flipflop (FF) im Rahmen einer Takt-Sperrschaltung
verwendet wird.
24. Takt-Sperrschaltung mit einem Flipflop gemäß einem der
Ansprüche 1 bis 14,
dadurch gekennzeichnet,
dass sie weiterhin eine XOR-Schaltung (XOR) aufweist,
wobei das Eingangssignal (D) Ausgangssignal der XOR-Schaltung
(XOR) ist, deren (XOR) einer Eingang mit dem Ausgang (Q) des
Flipflops (FF) verbunden ist und deren (XOR) anderer Eingang
mit einem Freigabesignal (EN) beaufschlagt ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002119119 DE10219119A1 (de) | 2002-04-29 | 2002-04-29 | Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002119119 DE10219119A1 (de) | 2002-04-29 | 2002-04-29 | Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10219119A1 true DE10219119A1 (de) | 2003-11-13 |
Family
ID=29224879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2002119119 Ceased DE10219119A1 (de) | 2002-04-29 | 2002-04-29 | Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10219119A1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1672791A2 (de) * | 2004-12-16 | 2006-06-21 | STMicroelectronics Pvt. Ltd | Eine fehlimpulsfreier gesteuerter Ringoszillator |
| US7353441B2 (en) | 2004-04-07 | 2008-04-01 | Kabushiki Kaisha Toshiba | Flip flop circuit and apparatus using a flip flop circuit |
| EP2575001A3 (de) * | 2011-09-27 | 2017-05-17 | Apple Inc. | Taktausgabe mit reduzierter Frequenz mit lokaler Wiederherstellung |
| US11015185B1 (en) | 2016-04-27 | 2021-05-25 | Gen-Probe Incorporated | Blood cell lysis reagent |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4629909A (en) * | 1984-10-19 | 1986-12-16 | American Microsystems, Inc. | Flip-flop for storing data on both leading and trailing edges of clock signal |
| JPH02105611A (ja) * | 1988-10-14 | 1990-04-18 | Hitachi Ltd | Ｄ型ラッチ回路 |
| EP0541840A1 (de) * | 1991-11-11 | 1993-05-19 | Hewlett-Packard GmbH | Impulsformerschaltung |
| JPH0795013A (ja) * | 1993-04-30 | 1995-04-07 | Kawasaki Steel Corp | エッジトリガ型フリップフロップ |
| JPH07131299A (ja) * | 1993-11-04 | 1995-05-19 | Kawasaki Steel Corp | 半導体集積回路装置 |
| JPH08298443A (ja) * | 1995-04-25 | 1996-11-12 | Matsushita Electric Ind Co Ltd | Ｄ型フリップフロップ |
| EP1081857A1 (de) * | 1999-09-03 | 2001-03-07 | Lsi Logic Corporation | Verfahren zum Betreiben einer ASIC Vorrichtung, ASIC Vorrichtung und Flip-Flop zur Verwendung in der ASIC Vorrichtung |
-
2002
- 2002-04-29 DE DE2002119119 patent/DE10219119A1/de not_active Ceased
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4629909A (en) * | 1984-10-19 | 1986-12-16 | American Microsystems, Inc. | Flip-flop for storing data on both leading and trailing edges of clock signal |
| JPH02105611A (ja) * | 1988-10-14 | 1990-04-18 | Hitachi Ltd | Ｄ型ラッチ回路 |
| EP0541840A1 (de) * | 1991-11-11 | 1993-05-19 | Hewlett-Packard GmbH | Impulsformerschaltung |
| JPH0795013A (ja) * | 1993-04-30 | 1995-04-07 | Kawasaki Steel Corp | エッジトリガ型フリップフロップ |
| JPH07131299A (ja) * | 1993-11-04 | 1995-05-19 | Kawasaki Steel Corp | 半導体集積回路装置 |
| JPH08298443A (ja) * | 1995-04-25 | 1996-11-12 | Matsushita Electric Ind Co Ltd | Ｄ型フリップフロップ |
| EP1081857A1 (de) * | 1999-09-03 | 2001-03-07 | Lsi Logic Corporation | Verfahren zum Betreiben einer ASIC Vorrichtung, ASIC Vorrichtung und Flip-Flop zur Verwendung in der ASIC Vorrichtung |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7353441B2 (en) | 2004-04-07 | 2008-04-01 | Kabushiki Kaisha Toshiba | Flip flop circuit and apparatus using a flip flop circuit |
| EP1672791A2 (de) * | 2004-12-16 | 2006-06-21 | STMicroelectronics Pvt. Ltd | Eine fehlimpulsfreier gesteuerter Ringoszillator |
| EP1672791A3 (de) * | 2004-12-16 | 2008-09-17 | STMicroelectronics Pvt. Ltd | Eine fehlimpulsfreier gesteuerter Ringoszillator |
| EP2575001A3 (de) * | 2011-09-27 | 2017-05-17 | Apple Inc. | Taktausgabe mit reduzierter Frequenz mit lokaler Wiederherstellung |
| US11015185B1 (en) | 2016-04-27 | 2021-05-25 | Gen-Probe Incorporated | Blood cell lysis reagent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2324787C3 (de) | Logische schaltung | |
| DE69024431T2 (de) | Flipflop-Schaltung | |
| DE602004005669T2 (de) | N-Domino Ausgangskippschaltung mit schnellem Auswertepfad | |
| DE10141939B4 (de) | Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator | |
| DE19926588B4 (de) | Integriertes Schaltkreisbauelement | |
| DE19882086B4 (de) | Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie | |
| CH620557A5 (de) | ||
| DE2406662B2 (de) | Frequenzteilerschaltung | |
| DE102007027068B3 (de) | Daten-Pipeline mit großem Abstimmbereich für Taktsignale | |
| DE3050199T1 (de) | Dynamic ratioless circuitry for random logic applications | |
| DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
| DE69109888T2 (de) | Taktfrequenzverdoppler. | |
| DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
| EP1612936A2 (de) | Taktsteuerzelle | |
| EP1665529A2 (de) | Master-latchschaltung mit signalpegelverschiebung für ein dynamisches flip-flop | |
| DE10231186B4 (de) | Frequenzteiler | |
| DE10219119A1 (de) | Über ein Taktsignal geteuertes Flipflop, Verfahren zum Durchschalten eines Signals durch ein Flipflop, Verwendung eines Flipflops sowie eine Takt-Sperrschaltung | |
| EP2873190A1 (de) | Identifikationsschaltung | |
| DE102006010282B4 (de) | Teilerschaltung | |
| EP1468492B1 (de) | Integrierte schaltung und schaltungsanordnung zur umwandlung eines single-rail-signals in ein dual-rail-signal | |
| DE112008003831B4 (de) | Synchrone sequentielle Logikvorrichtung mit doppelt getriggerten Flipflops sowie eine Methode zum gezielt zeitversetzten Triggern solcher zustandsspeichernden Register | |
| EP0824789B1 (de) | Vorrichtung zur takterzeugung für cmos-schaltungen mit dynamischen registern | |
| DE60308843T2 (de) | Programmierbares differenz-d-flipflop | |
| EP0985271B1 (de) | Eingangsschaltung für eine integrierte schaltung | |
| DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |