CN103163802B - 输出控制电路、方法、及其应用设备 - Google Patents

输出控制电路、方法、及其应用设备 Download PDF

Info

Publication number
CN103163802B
CN103163802B CN201110429090.2A CN201110429090A CN103163802B CN 103163802 B CN103163802 B CN 103163802B CN 201110429090 A CN201110429090 A CN 201110429090A CN 103163802 B CN103163802 B CN 103163802B
Authority
CN
China
Prior art keywords
signal
output voltage
circuit
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110429090.2A
Other languages
English (en)
Other versions
CN103163802A (zh
Inventor
黄雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201110429090.2A priority Critical patent/CN103163802B/zh
Priority to US13/683,321 priority patent/US8816721B2/en
Publication of CN103163802A publication Critical patent/CN103163802A/zh
Application granted granted Critical
Publication of CN103163802B publication Critical patent/CN103163802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种输出控制电路，设置输出电压阈值；在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作；本发明同时还公开了一种输出控制方法及其应用设备，通过本发明的方案，能够实现对双向信号接口输出电压的控制，使转换后输出电压达到期望值，从而提高数据的传输速率，满足用户的需求。

Description

输出控制电路、方法、及其应用设备
技术领域
本发明涉及信号接口技术，尤其涉及一种输出控制电路、方法、及其应用设备。
背景技术
双向信号(bidirectional signal)接口，能够在两个或多个电路之间通信时产生具有不同电压电平的逻辑信号。例如，处理器产生0伏(V)的逻辑0电平(低电平)和1.8V的逻辑1电平(高电平)；存储器产生0V的逻辑0电平和2.7V的逻辑1电平；因为两个器件的逻辑1电平不同，所以，一般不能将处理器的信号(例如数据地址)节点直接地连接至存储器的对应信号节点。这时，就需要将双向信号接口布置在处理器和存储器之间，所述双向信号接口能将来自处理器的逻辑1电平升压转换为存储器的逻辑1电平，并将来自存储器的逻辑1电平降压转换为处理器的逻辑1电平。但是，已有的双向信号接口由于没有禁用输出端边沿检测器电路，会造成输入端的高强度驱动器打开驱动输入端，有可能和输入端外部信号源发生冲突(如果此时输入端外部信号源改变信号状态)，导致消耗大电流；或者，必须等待输入端的高强度驱动器去使能后，即：结束输出之后，输入端外部信号源才能改变信号状态，因此，存在传输速度慢、在无信号转换状态时能量消耗过多等问题。
为解决上述问题，目前提出有一种具有复用能力的双向信号接口，通过驱动信号控制双向信号接口输入/输出的电压转换，能够提高数据的传输速率，减少无信号转换状态时能量的消耗。
发明内容
为更好地解决传输速率的问题，本发明的主要目的在于提供一种输出控制电路、方法、及其应用设备。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种输出控制电路，该输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
本发明提供的一种输出控制方法，设置输出电压阈值；该方法包括：
在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作。
本发明提供的一种转换电路，该转换电路包括：输入缓冲器、高强度驱动缓冲器、以及输出控制电路；所述输入缓冲器向所述输出控制电路提供输入信号，所述输出控制电路控制所述高强度驱动缓冲器的输出信号；所述输出控制电路包括：信号反馈电路、使能控制电路、以及边缘检测器；其中，
边缘检测器，用于在检测到输入信号时，触发信号反馈电路和使能控制电路；
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
本发明提供的一种双向信号接口，所述双向信号接口包括两组以上输出控制电路；所述输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
本发明提供的一种电子设备，所述电子设备包括双向信号接口，所述双向信号接口包括两组以上输出控制电路；所述输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
本发明提供了一种输出控制电路、方法、及其应用设备，设置输出电压阈值；在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，根据比较结果控制输出对转换电路的使能信号或去使能信号；如此，能够根据输出端的电容负载大小，实现对双向信号接口输出电压的控制，使转换后输出电压达到期望值，从而提高数据的传输速率，满足用户的需求。
附图说明
图1为现有技术中双向信号接口的结构示意图；
图2为本发明输出控制电路的结构示意图；
图3为本发明中边缘检测器的连接示意图；
图4为本发明中信号反馈电路的示意图；
图5为本发明中施密特输入缓冲器内部逻辑电路示意图；
图6为本发明中高电压信号反馈电路内部结构示意图；
图7为本发明中低电压信号反馈电路内部结构示意图；
图8为本发明中使能控制电路的示意图；
图9为本发明的第一种实现输出控制方法的流程示意图；
图10为本发明的第二种实现输出控制方法的流程示意图；
图11为本发明的第三种实现输出控制方法的流程示意图；
图12为本发明的第四种实现输出控制方法的流程示意图；
图13A为采用现有的技术方案的仿真结果示意图；
图13B为采用本发明的技术方案的仿真结果示意图。
具体实施方式
专利号为US7786759B2的美国专利提出的一种双向信号接口，如图1所示，A和B为双向信号接口的两个输入/输出节点，A的逻辑1电平等于VA，A的逻辑0电平等于VC，B的逻辑1电平等于VB，B的逻辑0电平等于VC，其中VA小于VB；在需要将A的逻辑1电平转换为B的逻辑1电平时，A的输入信号经过升压转换器126的输入缓冲器130，在节点148上将A的输入信号切换为对应的信号A缓冲，在节点150上将A的输入信号切换为对应的信号A切换，A缓冲等于A的逻辑1电平，A切换等于B的逻辑1电平；A边缘检测器136接收到A缓冲后，向方向检测器和高强度驱动路径使能电路(DDHSDPE)138发送A边 缘信号，DDHSDPE 138向高驱动强度缓冲器152发送高驱动强度使能信号HDSA，高驱动强度缓冲器152在HDSA的持续时间内，以相对高的驱动强度将A切换切换成B的逻辑1电平，驱动至节点124；这样，就可以将A的逻辑1电平转换为B的逻辑1电平。反之，在需要将B的逻辑1电平转换为A的逻辑1电平时，B的输入信号经过降压转换器128的输入缓冲器140，在节点158上将B的输入信号切换为对应的信号B缓冲，在节点160上将B的输入信号切换为对应的信号B切换，B缓冲等于B的逻辑1电平，B切换等于A的逻辑1电平；B边缘检测器146接收到B缓冲后，向DDHSDPE 138发送B边缘信号，DDHSDPE 138向高驱动强度缓冲器162发送高驱动强度使能信号HDSB，高驱动强度缓冲器162在HDSB的持续时间内，以相对高的驱动强度将B切换切换成A的逻辑1电平，驱动至节点122；这样，就可以将B的逻辑1电平转换为A的逻辑1电平。
基于上述专利，本发明的基本思想是：设置输出电压阈值；在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作。
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明实现一种输出控制电路，如图2所示，该输出控制电路包括：信号反馈电路22、使能控制电路23；其中，
信号反馈电路22，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路23输出去使能信号；
其中，所述输出控制电路应用于双向信号接口时，所设置的输出电压阈值为双向信号接口转换电路的输出电压阈值；
使能控制电路23，用于在接收到信号反馈电路22的去使能信号后，停止转换电路工作。
该输出控制电路还包括：边缘检测器21，用于在检测到输入信号时，触发信号反馈电路22和使能控制电路23；
所述边缘检测器21，如图3所示，输入信号in接入输入引脚A，输入信号反inb接入输入反引脚Ab，单向工作信号edoe接入使能引脚OE，输入正常信号oe接入输入正常引脚ingood，输入电源节点pwri接入输入电源引脚pwrpin，公共接地节点pwrn接入公共接地引脚pwrn，输出电源引脚pwrpout连接输出电源节点pwro，在输入信号in、输入信号反inb、输入正常信号oe、单向工作信号edoe、输入电源节点pwri、公共电源节点pwrn均符合工作要求时，通过引脚E发送输入使能信号(EDI)，引脚ED发送输出使能信号(EDO)。
所述信号反馈电路22，如图4所示，具体包括：阈值检测电路221和去使能信号产生电路222；其中，
阈值检测电路221，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
如图4所示，可以由施密特输入缓冲器(Schmitt Input buffer)作为阈值检测电路221，所述施密特输入缓冲器的输入引脚(in)连接输出端(out)，输出引脚(out1)与输出反向引脚(out1b)连接去使能信号产生电路222，输出电源节点为pwro，公共接地节点为pwrn；所述施密特输入缓冲器设定高电压阈值为ViH和/或低电压阈值为ViL，当输出端的输出电压达到ViH时，out1输出高电平，out1b输出低电平；或者，当输出端的输出电压达到ViL时，out1输出低电平，out1b输出高电平。
所述施密特输入缓冲器内部逻辑电路如图5所示，输出电源节点为pwro，公共接地节点为pwrn，当输出端的输出电压达到ViH时，即：达到设置的高电压阈值时，in处为高电平；此时，P沟道金属氧化物半导体场效应管(PMOS)M17、PMOS M18、PMOS M20、PMOS M22、N沟道金属氧化物半导体场效应管(NMOS)M25、NMOS M27均截止；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOS M26、NMOS M28均导通，使out1输出高电平，out1b输出低电平。
当输出端的输出电压达到ViL时，即：达到设置的低电压阈值时，in处为低电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOS M22、NMOS 25、NMOS M27均导通；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOSM26、NMOS M28均截止，使out1输出低电平，out1b输出高电平。
去使能信号产生电路222，用于接收到阈值检测电路221的触发信号后，向使能控制电路23输出去使能信号；
如图4所示，去使能信号产生电路222由异或结构的逻辑控制电路控制去使能信号的产生，即：当out1为高电平，out1b为低电平时，通过NMOS M5、NMOS M6导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；当out1为低电平，out1b为高电平时，通过NMOS M7、NMOS M8导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；这里，PMOS M4、NMOS M6的栅极连接输出端输入信号(ino)，其电平与out1一致，PMOS M2、NMOS M8的栅极连接输出端输入反信号(inbo)，其电平与out1b一致，PMOS M9的栅极电压为EDO，在工作时，EDO为高电平，使PMOS M9截止。
所述去使能信号产生电路222中各个器件的连接关系为：PMOS M1与MMOS M5的栅极与阈值检测电路221的out1连接，PMOS M3及NMOS M7的栅极与阈值检测电路221的out1b连接，PMOS M1的源极与PMOS M2的漏极相连接，PMOS M1的漏极与PMOS M3、以及NMOS M5的漏极相连接，PMOSM2的栅极连接inbo，PMOS M2的源极接输出电源节点pwro，PMOS M3的源极与PMOS M4的漏极相连接，PMOS M3的漏极与NMOS M7的漏极相连接，PMOS M4的栅极连接ino，PMOS M4的源极接输出电源节点pwro，NMOS M5的源极与NMOS M6的漏极相连接，NMOS M6的栅极与ino相连接，NMOS M6的源极连接公共接地节点pwrn，NMOS M7的源极与NMOS M8的漏极相连接，NMOS M8的栅极与inbo相连接，NMOS M8的源极连接公共接地节点pwrn，PMOS M9的栅极连接EDO，PMOS M9的源极连接公共接地节点pwrn，PMOSM9的漏极连接PMOS M10的源极，PMOS M10的栅极与PMOS M3、以及NMOIS M7的漏极相连接，PMOS漏极形成用于传送去使能信号的节点latch_P。
所述使能控制电路23，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器；其中，所述高强度驱动缓冲器为驱动能力强的缓冲器，用于收到使能信号后，输出驱动信号，以使输出端的输出电压达到期望的逻辑电平的电压值，并在收到去使用信号后，停止输出驱动信号。
在实际应用时，所述信号反馈电路22也可以由比较器实现，当由比较器实现信号反馈电路22时，可以由高电压信号反馈电路及低电压信号反馈电路实现。
其中，高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路23输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路23输出去使能信号。
高电压信号反馈电路内部结构如图6所示，输出电源节点pwro连接PMOSM29的源极，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为高时，开关S1开启，高电压信号反馈电路开始工作，当输出端out的电压达到ViH时，导通NMOS M32，NMOS M32的导通进一步置低节点latch_n的电压，被置低的节点latch_n的电压为去使能信号，发送到使能控制电路23。其中，ViH＝ViH_REF+Iref1*RH，这里，ViH_REF表示PMOS 29的栅极、漏极、以及PMOS 30的源极共同连接的节点的电压值，Iref1表示第一参考电流源Iref1的电流值，RH表示PMOS M31源极处的电阻的阻值。
低电压信号反馈电路如图7所示，输出电源节点pwro连接开关S2，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为低时，开关S2开启，低电压信号反馈电路开始工作，当输出端的电压达到ViL时，导通PMOSM36，PMOS M36的导通进一步置高节点latch_p的电压，被置高的latch_p的电压为去使能信号，发送到使能控制电路23。其中，ViL＝ViL_REF-Iref2*RL，这里，ViL_REF表示NMOS 33的源极、以及NMOS 34的漏极、栅极共同连接的节点的电压值，Iref2表示第二参考电流源Iref2的电流值，RL表示NMOSM35源极处的电阻的阻值。
如图8所示，所述使能控制电路23在工作时EDO导通NMOS M14，置低节点latch_p的电压，反相器OP1输出使能信号(enable)，相当于图1所示的双向信号接口产生的HDSA或HDSB信号，当去使能信号产生电路222或低电压信号反馈电路置高节点latch_p的电压，或者，高电压信号反馈电路置低节点latch_n的电压，致使PMOS M11导通，从而置高节点latch_p后，反相器OP1翻转，停止输出使能信号，相当于停止输出图1所示的双向信号接口产生的HDSA或HDSB信号，禁止高驱动强度缓冲器输出信号。
图8中，PMOS M11、PMOS M12、NMOS M15、NMOS M16组成锁存器，输出电源节点为pwro，公共接地节点为pwrn，输入电源节点为pwri；
所述使能控制电路23中各个器件的连接关系为：PMOS M11的栅极与NMOS M15的栅极相连接，PMOS M11的源极与输出电源节点pwro相连接，PMOS M11的漏极与信号反馈电路22的节点latch_P、NMOS M14的漏极、以及NMOS M15的漏极相连接，PMOS M12的栅极与NMOS M16的栅极、信号反馈电路22的节点latch_P、以及反相器OP1的输入端相连接，PMOS M12的源极与输出电源节点pwro，PMOS M12的漏极与NMOS M15的栅极、以及NMOS M16的漏极相连接，NMOS M14的栅极接入EDO，NMOS M14的源极接入公共接地节点pwrn，NMOS M15的源极接入公共接地节点pwrn，NMOSM16的栅极与反相器OP1的输入端相连接，NMOS M16的源极接入公共接地节点pwrn。
所述使能控制电路23，进一步用于通过EDI置低节点latch_p的电压，使反相器OP1向高驱动强度缓冲器输出使能信号；这样，能够减少转换电路的工作延时。如图8所示，在有输入信号时EDI就会产生，导通NMOS M13，在最短的时间内置低节点latch_p的电压。
所述使能控制电路23，进一步用于检测转换电路为单向工作时，向边缘检测器21输出单向工作信号；如图8所示，假设单向工作信号edoe为高电平表示反向的转换电路没有工作，则反向的转换电路没有工作时的信号edoeb为低电平时，通过反相器OP2可以得到单向工作信号edoe为高电平；所述边缘检测器根据edoe为高电平触发信号反馈电路和使能控制电路。
基于上述输出控制电路，本发明还实现一种输出控制方法，如图9所示，该方法包括以下几个步骤：
步骤101：设置输出电压阈值；
具体地，在双向信号接口转换电路中，设定触发产生去使能信号的、双向信号接口转换电路的输出电压阈值，所述输出电压阈值包括高电压阈值和/或低电压阈值。
步骤102：在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作；
本步骤的具体操作如图10中步骤102a所示，在转换电路工作时，检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，产生触发信号；通过触发信号触发异或结构的逻辑控制电路产生去使能信号；根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器。
例如，如图11中步骤102b所示，在转换电路工作时，检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压达到高电压阈值或低电压阈值时，产生触发信号；通过触发信号触发异或结构的逻辑控制电路产生去使能信号；去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，反相器停止向高驱动强度缓冲器输出使能信号。
在实际应用时，如图12所示，步骤102的具体实现还可以为步骤102c：在转换电路工作时，通过比较器检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出高电压阈值或低电压阈值时，产生去使能信号，去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，反相器停止向高驱动强度缓冲器输出使能信号。
基于图2所示的输出控制电路，本发明还实现一种转换电路，该转换电路包括：输入缓冲器、高强度驱动缓冲器、以及输出控制电路；所述输入缓冲器向所述输出控制电路输出输入信号，所述输出控制电路控制所述高强度驱动缓冲器的输出信号。
其中，如图2所示，该输出控制电路包括：边缘检测器21、信号反馈电路22、以及使能控制电路23；其中，
边缘检测器21，用于在检测到输入信号时，触发信号反馈电路22和使能控制电路23；
信号反馈电路22，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路23输出去使能信号；
使能控制电路23，用于在接收到信号反馈电路22的去使能信号后，停止转换电路工作。
所述边缘检测器21，如图3所示，输入信号in接入输入引脚A，输入信号反inb接入输入反引脚Ab，单向工作信号edoe接入使能引脚OE，输入正常信号oe接入输入正常引脚ingood，输入电源节点pwri接入输入电源引脚pwrpin，公共接地节点pwrn接入公共接地引脚pwrn，输出电源引脚pwrpout连接输出电源节点pwro，在输入信号in、输入信号反inb、输入正常信号oe、单向工作信号edoe、输入电源节点pwri、公共电源节点pwrn均符合工作要求时，通过引脚E发送EDI，引脚ED发送EDO。其中，输入缓冲器的输出端接入边缘检测器31的输入引脚A；
所述信号反馈电路22，如图4所示，具体包括：阈值检测电路221和去使能信号产生电路222；其中，
阈值检测电路221，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
如图4所示，可以由施密特输入缓冲器作为阈值检测电路221，所述施密特输入缓冲器的输入引脚(in)连接输出端(out)，输出引脚(out1)与输出反向引脚(out1b)连接去使能信号产生电路222，输出电源节点为pwro，公共接地节点为pwrn；所述施密特输入缓冲器设定高电压阈值为ViH和/或低电压阈值为ViL，当输出端的输出电压达到ViH时，out1输出高电平，out1b输出低电平；或者，当输出端的输出电压达到ViL时，out1输出低电平，out1b输出高电平。
所述施密特输入缓冲器内部逻辑电路如图5所示，输出电源节点为pwro，公共接地节点为pwrn，当输出端的输出电压达到ViH时，即：达到设置的高电压阈值时，in处为高电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOSM22、NMOS 25、NMOSM27均截止；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOS M26、NMOS M28均导通，使out1输出高电平，out1b输出低电平。
当输出端的输出电压达到ViL时，即：达到设置的低电压阈值时，in处为低电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOS M22、NMOS 25、NMOS M27均导通；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOSM26、NMOS M28均截止，使out1输出低电平，out1b输出高电平。
去使能信号产生电路222，用于接收到阈值检测电路221的触发信号后，向使能控制电路23输出去使能信号；
如图4所示，去使能信号产生电路222由异或结构的逻辑控制电路控制去使能信号的产生，即：当out1为高电平，out1b为低电平时，通过NMOS M5、NMOS M6导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；当out1为低电平，out1b为高电平时，通过NMOS M7、NMOS M8导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；这里，PMOS M4、NMOS M6的栅极连接输出端输入信号(ino)，其电平与out1一致，PMOS M2、NMOS M8的栅极连接输出端输入反信号(inbo)，其电平与out1b一致，PMOS M9的栅极电压为EDO，在工作时，EDO为高电平，使PMOS M9截止。
所述去使能信号产生电路222中各个器件的连接关系为：PMOS M1与MMOS M5的栅极与阈值检测电路221的out1连接，PMOS M3及NMOS M7的栅极与阈值检测电路221的out1b连接，PMOS M1的源极与PMOS M2的漏极相连接，PMOS M1的漏极与PMOS M3、以及NMOS M5的漏极相连接，PMOSM2的栅极连接inbo，PMOS M2的源极接输出电源节点pwro，PMOS M3的源极与PMOS M4的漏极相连接，PMOS M3的漏极与NMOS M7的漏极相连接，PMOS M4的栅极连接ino，PMOS M4的源极接输出电源节点pwro，NMOS M5的源极与NMOS M6的漏极相连接，NMOS M6的栅极与ino相连接，NMOS M6的源极连接公共接地节点pwrn，NMOS M7的源极与NMOS M8的漏极相连接，NMOS M8的栅极与inbo相连接，NMOS M8的源极连接公共接地节点pwrn，PMOS M9的栅极连接EDO，PMOS M9的源极连接公共接地节点pwrn，PMOSM9的漏极连接PMOS M10的源极，PMOS M10的栅极与PMOS M3、以及NMOIS M7的漏极相连接，PMOS漏极形成用于传送去使能信号的节点latch_P。
所述使能控制电路23，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器；其中，所述高强度驱动缓冲器为驱动能力强的缓冲器，用于收到使能信号后，输出驱动信号，以使输出端的输出电压达到期望的逻辑电平的电压值，并在收到去使用信号后，停止输出驱动信号。
在实际应用时，所述信号反馈电路22也可以由比较器实现，当由比较器实现信号反馈电路22时，可以由高电压信号反馈电路及低电压信号反馈电路实现。
其中，高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路23输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路23输出去使能信号。
高电压信号反馈电路内部结构如图6所示，输出电源节点pwro连接PMOSM29的源极，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为高时，开关S1开启，高电压信号反馈电路开始工作，当输出端out的电压达到ViH时，导通NMOS M32，NMOS M32的导通进一步置低节点latch_n的电压，被置低的节点latch_n的电压为去使能信号，发送到使能控制电路23。其中，ViH＝ViH_REF+Iref1*RH，这里，ViH_REF表示PMOS 29的栅极、漏极、以及PMOS 30的源极共同连接的节点的电压值，Iref1表示第一参考电流源Iref1的电流值，RH表示PMOS M31源极处的电阻的阻值。
低电压信号反馈电路如图7所示，输出电源节点pwro连接开关S2，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为低时，开关S2开启，低电压信号反馈电路开始工作，当输出端的电压达到ViL时，导通PMOSM36，PMOS M36的导通进一步置高节点latch_p的电压，被置高的latch_p的电压为去使能信号，发送到使能控制电路23。其中，ViL＝ViL_REF-Iref2*RL，这里，ViL_REF表示NMOS 33的源极、以及NMOS 34的漏极、栅极共同连接的节点的电压值，Iref2表示第二参考电流源Iref2的电流值，RL表示NMOSM35源极处的电阻的阻值。
如图8所示，所述使能控制电路23在工作时EDO导通NMOS M14，置低节点latch_p的电压，反相器OP1输出使能信号(enable)，相当于图1所示的双向信号接口产生的HDSA或HDSB信号，当去使能信号产生电路222或低电压信号反馈电路置高节点latch_p的电压，或者，高电压信号反馈电路置低节点latch_n的电压，致使PMOS M11导通，从而置高节点latch_p后，反相器OP1翻转，停止输出使能信号，相当于停止输出图1所示的双向信号接口产生的HDSA或HDSB信号，禁止高驱动强度缓冲器输出信号。
图8中，PMOS M11、PMOS M12、NMOS M15、NMOS M16组成锁存器，输出电源节点为pwro，公共接地节点为pwrn，输入电源节点为pwri；
所述使能控制电路23中各个器件的连接关系为：PMOS M11的栅极与NMOS M15的栅极相连接，PMOS M11的源极与输出电源节点pwro相连接，PMOS M11的漏极与信号反馈电路22的节点latch_P、NMOS M14的漏极、以及NMOS M15的漏极相连接，PMOS M12的栅极与NMOS M16的栅极、信号反馈电路22的节点latch_P、以及反相器OP1的输入端相连接，PMOS M12的源极与输出电源节点pwro，PMOS M12的漏极与NMOS M15的栅极、以及NMOS M16的漏极相连接，NMOS M14的栅极接入EDO，NMOS M14的源极接入公共接地节点pwrn，NMOS M15的源极接入公共接地节点pwrn，NMOSM16的栅极与反相器OP1的输入端相连接，NMOS M16的源极接入公共接地节点pwrn。
所述使能控制电路23，进一步用于通过EDI置低节点latch_p的电压，使反相器OP1向高驱动强度缓冲器输出使能信号；这样，能够减少转换电路的工作延时。如图8所示，在有输入信号时EDI就会产生，导通NMOS M13，在最短的时间内置低节点latch_p的电压。
所述使能控制电路23，进一步用于检测转换电路为单向工作时，向边缘检测器21输出单向工作信号；如图8所示，假设单向工作信号edoe为高电平表示反向的转换电路没有工作，则反向的转换电路没有工作时的信号edoeb为低电平时，通过反相器OP2可以得到单向工作信号edoe为高电平；所述边缘检测器根据edoe为高电平触发信号反馈电路和使能控制电路。
基于图2所示的输出控制电路，本发明还实现一种双向信号接口，该双向信号接口包括两组以上图2所示的输出控制电路，分别用于控制第一转换电路、第二转换电路、......、第N转换电路中的高驱动强度缓冲器，N为大于1的正整数，N的数目等于转换电路的个数。
其中，如图2所示，该输出控制电路包括：信号反馈电路22、使能控制电路23；其中，
信号反馈电路22，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路23输出去使能信号；
使能控制电路23，用于在接收到信号反馈电路22的去使能信号后，停止转换电路工作。
该输出控制电路还包括：边缘检测器21，用于在检测到输入信号时，触发信号反馈电路22和使能控制电路23；
所述边缘检测器21，如图3所示，输入信号in接入输入引脚A，输入信号反inb接入输入反引脚Ab，单向工作信号edoe接入使能引脚OE，输入正常信号oe接入输入正常引脚ingood，输入电源节点pwri接入输入电源引脚pwrpin，公共接地节点pwrn接入公共接地引脚pwrn，输出电源引脚pwrpout连接输出电源节点pwro，在输入信号in、输入信号反inb、输入正常信号oe、单向工作信号edoe、输入电源节点pwri、公共电源节点pwrn均符合工作要求时，通过引脚E发送EDI，引脚ED发送EDO。
所述信号反馈电路22，如图4所示，具体包括：阈值检测电路221和去使能信号产生电路222；其中，
阈值检测电路221，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
如图4所示，可以由施密特输入缓冲器作为阈值检测电路221，所述施密特输入缓冲器的输入引脚(in)连接输出端(out)，输出引脚(out1)与输出反向引脚(out1b)连接去使能信号产生电路222，输出电源节点为pwro，公共接地节点为pwrn；所述施密特输入缓冲器设定高电压阈值为ViH和/或低电压阈值为ViL，当输出端的输出电压达到ViH时，out1输出高电平，out1b输出低电平；或者，当输出端的输出电压达到ViL时，out1输出低电平，out1b输出高电平。
所述施密特输入缓冲器内部逻辑电路如图5所示，输出电源节点为pwro，公共接地节点为pwrn，当输出端的输出电压达到ViH时，即：达到设置的高电压阈值时，in处为高电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOSM22、NMOS 25、NMOSM27均截止；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOS M26、NMOS M28均导通，使out1输出高电平，out1b输出低电平。
当输出端的输出电压达到ViL时，即：达到设置的低电压阈值时，in处为低电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOS M22、NMOS 25、NMOS M27均导通；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOSM26、NMOS M28均截止，使out1输出低电平，out1b输出高电平。
去使能信号产生电路222，用于接收到阈值检测电路221的触发信号后，向使能控制电路23输出去使能信号；
如图4所示，去使能信号产生电路222由异或结构的逻辑控制电路控制去使能信号的产生，即：当out1为高电平，out1b为低电平时，通过NMOS M5、NMOS M6导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；当out1为低电平，out1b为高电平时，通过NMOS M7、NMOS M8导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；这里，PMOS M4、NMOS M6的栅极连接输出端输入信号(ino)，其电平与out1一致，PMOS M2、NMOS M8的栅极连接输出端输入反信号(inbo)，其电平与out1b一致，PMOS M9的栅极电压为EDO，在工作时，EDO为高电平，使PMOS M9截止。
所述去使能信号产生电路222中各个器件的连接关系为：PMOS M1与MMOS M5的栅极与阈值检测电路221的out1连接，PMOS M3及NMOS M7的栅极与阈值检测电路221的out1b连接，PMOS M1的源极与PMOS M2的漏极相连接，PMOS M1的漏极与PMOS M3、以及NMOS M5的漏极相连接，PMOSM2的栅极连接inbo，PMOS M2的源极接输出电源节点pwro，PMOS M3的源极与PMOS M4的漏极相连接，PMOS M3的漏极与NMOS M7的漏极相连接，PMOS M4的栅极连接ino，PMOS M4的源极接输出电源节点pwro，NMOS M5的源极与NMOS M6的漏极相连接，NMOS M6的栅极与ino相连接，NMOS M6的源极连接公共接地节点pwrn，NMOS M7的源极与NMOS M8的漏极相连接，NMOS M8的栅极与inbo相连接，NMOS M8的源极连接公共接地节点pwrn，PMOS M9的栅极连接EDO，PMOS M9的源极连接公共接地节点pwrn，PMOSM9的漏极连接PMOS M10的源极，PMOS M10的栅极与PMOS M3、以及NMOIS M7的漏极相连接，PMOS漏极形成用于传送去使能信号的节点latch_P。
所述使能控制电路23，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器；其中，所述高强度驱动缓冲器为驱动能力强的缓冲器，用于收到使能信号后，输出驱动信号，以使输出端的输出电压达到期望的逻辑电平的电压值，并在收到去使用信号后，停止输出驱动信号。
在实际应用时，所述信号反馈电路22也可以由比较器实现，当由比较器实现信号反馈电路22时，可以由高电压信号反馈电路及低电压信号反馈电路实现。
其中，高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路23输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路23输出去使能信号。
高电压信号反馈电路内部结构如图6所示，输出电源节点pwro连接PMOSM29的源极，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为高时，开关S1开启，高电压信号反馈电路开始工作，当输出端out的电压达到ViH时，导通NMOS M32，NMOS M32的导通进一步置低节点latch_n的电压，被置低的节点latch_n的电压为去使能信号，发送到使能控制电路23。其中，ViH＝ViH_REF+Iref1*RH，这里，ViH_REF表示PMOS 29的栅极、漏极、以及PMOS 30的源极共同连接的节点的电压值，Iref1表示第一参考电流源Iref1的电流值，RH表示PMOS M31源极处的电阻的阻值。
低电压信号反馈电路如图7所示，输出电源节点pwro连接开关S2，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为低时，开关S2开启，低电压信号反馈电路开始工作，当输出端的电压达到ViL时，导通PMOSM36，PMOS M36的导通进一步置高节点latch_p的电压，被置高的latch_p的电压为去使能信号，发送到使能控制电路23。其中，ViL＝ViL_REF-Iref2*RL，这里，ViL_REF表示NMOS 33的源极、以及NMOS 34的漏极、栅极共同连接的节点的电压值，Iref2表示第二参考电流源Iref2的电流值，RL表示NMOSM35源极处的电阻的阻值。
如图8所示，所述使能控制电路23在工作时EDO导通NMOS M14，置低节点latch_p的电压，反相器OP1输出使能信号(enable)，相当于图1所示的双向信号接口产生的HDSA或HDSB信号，当去使能信号产生电路222或低电压信号反馈电路置高节点latch_p的电压，或者，高电压信号反馈电路置低节点latch_n的电压，致使PMOS M11导通，从而置高节点latch_p后，反相器OP1翻转，停止输出使能信号，相当于停止输出图1所示的双向信号接口产生的HDSA或HDSB信号，禁止高驱动强度缓冲器输出信号。
图8中，PMOS M11、PMOS M12、NMOS M15、NMOS M16组成锁存器，输出电源节点为pwro，公共接地节点为pwrn，输入电源节点为pwri；
所述使能控制电路23中各个器件的连接关系为：PMOS M11的栅极与NMOS M15的栅极相连接，PMOS M11的源极与输出电源节点pwro相连接，PMOS M11的漏极与信号反馈电路22的节点latch-P、NMOS M14的漏极、以及NMOS M15的漏极相连接，PMOS M12的栅极与NMOS M16的栅极、信号反馈电路22的节点latch_P、以及反相器OP1的输入端相连接，PMOS M12的源极与输出电源节点pwro，PMOS M12的漏极与NMOS M15的栅极、以及NMOS M16的漏极相连接，NMOS M14的栅极接入EDO，NMOS M14的源极接入公共接地节点pwrn，NMOS M15的源极接入公共接地节点pwrn，NMOSM16的栅极与反相器OP1的输入端相连接，NMOS M16的源极接入公共接地节点pwrn。
所述使能控制电路23，进一步用于通过EDI置低节点latch_p的电压，使反相器OP1向高驱动强度缓冲器输出使能信号；这样，能够减少转换电路的工作延时。如图8所示，在有输入信号时EDI就会产生，导通NMOS M13，在最短的时间内置低节点latch_p的电压。
所述使能控制电路23，进一步用于检测转换电路为单向工作时，向边缘检测器21输出单向工作信号；如图8所示，假设单向工作信号edoe为高电平表示反向的转换电路没有工作，则反向的转换电路没有工作时的信号edoeb为低电平时，通过反相器OP2可以得到单向工作信号edoe为高电平；所述边缘检测器根据edoe为高电平触发信号反馈电路和使能控制电路。
基于上述双向信号接口，本发明还实现一种电子设备，该电子设备包括主电路、从电路以及双向信号接口，所述双向信号接口包括两组以上上述的输出控制电路。
其中，如图2所示，该输出控制电路包括：信号反馈电路22、使能控制电路23；其中，
信号反馈电路22，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路23输出去使能信号；
使能控制电路23，用于在接收到信号反馈电路22的去使能信号后，停止转换电路工作。
该输出控制电路还包括：边缘检测器21，用于在检测到输入信号时，触发信号反馈电路22和使能控制电路23；
所述边缘检测器21，如图3所示，输入信号in接入输入引脚A，输入信号反inb接入输入反引脚Ab，单向工作信号edoe接入使能引脚OE，输入正常信号oe接入输入正常引脚ingood，输入电源节点pwri接入输入电源引脚pwrpin，公共接地节点pwrn接入公共接地引脚pwrn，输出电源引脚pwrpout连接输出电源节点pwro，在输入信号in、输入信号反inb、输入正常信号oe、单向工作信号edoe、输入电源节点pwri、公共电源节点pwrn均符合工作要求时，通过引脚E发送EDI，引脚ED发送EDO。
所述信号反馈电路22，如图4所示，具体包括：阈值检测电路221和去使能信号产生电路222；其中，
阈值检测电路221，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
如图4所示，可以由施密特输入缓冲器(Schmitt Input buffer)作为阈值检测电路221，所述施密特输入缓冲器的输入引脚(in)连接输出端(out)，输出引脚(out1)与输出反向引脚(out1b)连接去使能信号产生电路222，输出电源节点为pwro，公共接地节点为pwrn；所述施密特输入缓冲器设定高电压阈值为ViH和/或低电压阈值为ViL，当输出端的输出电压达到ViH时，out1输出高电平，out1b输出低电平；或者，当输出端的输出电压达到ViL时，out1输出低电平，out1b输出高电平。
所述施密特输入缓冲器内部逻辑电路如图5所示，输出电源节点为pwro，公共接地节点为pwrn，当输出端的输出电压达到ViH时，即：达到设置的高电压阈值时，in处为高电平；此时，PMOSM17、PMOS M18、PMOS M20、PMOSM22、NMOS M25、NMOSM27均截止；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOS M26、NMOS M28均导通，使out1输出高电平，out1b输出低电平。
当输出端的输出电压达到ViL时，即：达到设置的低电压阈值时，in处为低电平；此时，PMOS M17、PMOS M18、PMOS M20、PMOS M22、NMOS 25、NMOS M27均导通；PMOS M19、PMOS M21、NMOS M23、NMOS M24、NMOSM26、NMOS M28均截止，使out1输出低电平，out1b输出高电平。
去使能信号产生电路222，用于接收到阈值检测电路221的触发信号后，向使能控制电路23输出去使能信号；
如图4所示，去使能信号产生电路222由异或结构的逻辑控制电路控制去使能信号的产生，即：当out1为高电平，out1b为低电平时，通过NMOS M5、NMOS M6导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；当out1为低电平，out1b为高电平时，通过NMOS M7、NMOS M8导通置低PMOS M10的栅极电压，使PMOS M10导通置高节点latch_p的电压，被置高的节点latch_p的电压为去使能信号，发送到使能控制电路23；这里，PMOS M4、NMOS M6的栅极连接输出端输入信号(ino)，其电平与out1一致，PMOS M2、NMOS M8的栅极连接输出端输入反信号(inbo)，其电平与out1b一致，PMOS M9的栅极电压为EDO，在工作时，EDO为高电平，使PMOS M9截止。
所述去使能信号产生电路222中各个器件的连接关系为：PMOS M1与MMOS M5的栅极与阈值检测电路221的out1连接，PMOS M3及NMOS M7的栅极与阈值检测电路221的out1b连接，PMOS M1的源极与PMOS M2的漏极相连接，PMOS M1的漏极与PMOS M3、以及NMOS M5的漏极相连接，PMOSM2的栅极连接inbo，PMOS M2的源极接输出电源节点pwro，PMOS M3的源极与PMOS M4的漏极相连接，PMOS M3的漏极与NMOS M7的漏极相连接，PMOS M4的栅极连接ino，PMOS M4的源极接输出电源节点pwro，NMOS M5的源极与NMOS M6的漏极相连接，NMOS M6的栅极与ino相连接，NMOS M6的源极连接公共接地节点pwrn，NMOS M7的源极与NMOS M8的漏极相连接，NMOS M8的栅极与inbo相连接，NMOS M8的源极连接公共接地节点pwrn，PMOS M9的栅极连接EDO，PMOS M9的源极连接公共接地节点pwrn，PMOSM9的漏极连接PMOS M10的源极，PMOS M10的栅极与PMOS M3、以及NMOIS M7的漏极相连接，PMOS漏极形成用于传送去使能信号的节点latch_P。
所述使能控制电路23，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器；其中，所述高强度驱动缓冲器为驱动能力强的缓冲器，用于收到使能信号后，输出驱动信号，以使输出端的输出电压达到期望的逻辑电平的电压值，并在收到去使用信号后，停止输出驱动信号。
在实际应用时，所述信号反馈电路22也可以由比较器实现，当由比较器实现信号反馈电路22时，可以由高电压信号反馈电路及低电压信号反馈电路实现。
其中，高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路23输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路23输出去使能信号。
高电压信号反馈电路内部结构如图6所示，输出电源节点pwro连接PMOSM29的源极，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为高时，开关S1开启，高电压信号反馈电路开始工作，当输出端out的电压达到ViH时，导通NMOS M32，NMOS M32的导通进一步置低节点latch_n的电压，被置低的节点latch_n的电压为去使能信号，发送到使能控制电路23。其中，ViH＝ViH_REF+Iref1*RH，这里，ViH_REF表示PMOS 29的栅极、漏极、以及PMOS 30的源极共同连接的节点的电压值，Iref1表示第一参考电流源Iref1的电流值，RH表示PMOS M31源极处的电阻的阻值。
低电压信号反馈电路如图7所示，输出电源节点pwro连接开关S2，当使能控制电路23输出使能信号(enable)，且输入端的输入信号为低时，开关S2开启，低电压信号反馈电路开始工作，当输出端的电压达到ViL时，导通PMOSM36，PMOS M36的导通进一步置高节点latch_p的电压，被置高的latch_p的电压为去使能信号，发送到使能控制电路23。其中，ViL＝ViL_REF-Iref2*RL，这里，ViL_REF表示NMOS 33的源极、以及NMOS 34的漏极、栅极共同连接的节点的电压值，Iref2表示第二参考电流源Iref2的电流值，RL表示NMOSM35源极处的电阻的阻值。
如图8所示，所述使能控制电路23在工作时EDO导通NMOS M14，置低节点latch_p的电压，反相器OP1输出使能信号(enable)，相当于图1所示的双向信号接口产生的HDSA或HDSB信号，当去使能信号产生电路222或低电压信号反馈电路置高节点latch_p的电压，或者，高电压信号反馈电路置低节点latch_n的电压，致使PMOS M11导通，从而置高节点latch_p后，反相器OP1翻转，停止输出使能信号，相当于停止输出图1所示的双向信号接口产生的HDSA或HDSB信号，禁止高驱动强度缓冲器输出信号。
图8中，PMOS M11、PMOS M12、NMOS M15、NMOS M16组成锁存器，输出电源节点为pwro，公共接地节点为pwrn，输入电源节点为pwri；
所述使能控制电路23中各个器件的连接关系为：PMOS M11的栅极与NMOS M15的栅极相连接，PMOS M11的源极与输出电源节点pwro相连接，PMOS M11的漏极与信号反馈电路22的节点latch_P、NMOS M14的漏极、以及NMOS M15的漏极相连接，PMOS M12的栅极与NMOS M16的栅极、信号反馈电路22的节点latch_P、以及反相器OP1的输入端相连接，PMOS M12的源极与输出电源节点pwro，PMOS M12的漏极与NMOS M15的栅极、以及NMOS M16的漏极相连接，NMOS M14的栅极接入EDO，NMOS M14的源极接入公共接地节点pwrn，NMOS M15的源极接入公共接地节点pwrn，NMOSM16的栅极与反相器OP1的输入端相连接，NMOS M16的源极接入公共接地节点pwrn。
所述使能控制电路23，进一步用于通过EDI置低节点latch_p的电压，使反相器OP1向高驱动强度缓冲器输出使能信号；这样，能够减少转换电路的工作延时。如图8所示，在有输入信号时EDI就会产生，导通NMOS M13，在最短的时间内置低节点latch_p的电压。
所述使能控制电路23，进一步用于检测转换电路为单向工作时，向边缘检测器21输出单向工作信号；如图8所示，假设单向工作信号edoe为高电平表示反向的转换电路没有工作，则反向的转换电路没有工作时的信号edoeb为低电平时，通过反相器OP2可以得到单向工作信号edoe为高电平；所述边缘检测器根据edoe为高电平触发信号反馈电路和使能控制电路。
这里，在实际应用时，所述主电路可以是处理器，相应地，所述从电路可以是存储器。
所述电子设备可以是手机、ipad、笔记本电脑等。
为了更加清楚地说明本发明技术方案所带来的技术效果，将采用本发明的技术方案及现有技术的技术方案分别进了仿真实验。在进行仿真实验时，输出端的负载电容为250pF，输出端B节点的工作电压为1.3V，输入端A节点的工作电压为1.6V。
图13A为采用现有技术方案得到的仿真结果图，如图13A所示，曲线1表示A节点的工作电压，曲线2表示B节点的工作电压，从图13A中可以看出，当检测到输入信号有上升沿时，输出使能信号(enable)变高，但由于输出使能信号(enable)的脉冲宽度是固定的，所以B节点的电压只被上拉到0.5V左右就停止了快速上拉，此后，通过总线维持的小驱动器缓慢上拉到A节点的下降沿时间点，此时，B节点的电压才能上升到1.1V左右。
图13B为采用本发明技术方案得到的仿真结果图，如图13B所示，曲线3表示A节点的工作电压，曲线4表示B节点的工作电压，从图13B中可以看出，当检测到输入信号有上升沿时，输出使能信号(enable)变高，由于输出使能信号可以使B节点的工作电压快速升高，当输出控制电路检测到B节点的电压上升到ViH时，即1.25V时，停止输出使能信号，通过总线维持的小驱动器保持在A节点的下降沿时间点前B节点的电压在1.25V左右。
从上面的实验结果可以看出，采用现有技术方案时，在输入信号上升沿的起始B节点的电压只能被上拉到0.5V左右，距离到B节点期望的工作电压有较大差距，而采用本发明的方法能够在输入信号上升沿的起始就达到B节点期望的工作电压，从而提高数据的传输速率。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (41)

1.一种输出控制电路，其特征在于，该输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
2.根据权利要求1所述的输出控制电路，其特征在于，所述输出控制电路还包括：边缘检测器，用于在检测到输入信号时，触发信号反馈电路和使能控制电路。
3.根据权利要求1所述的输出控制电路，其特征在于，所述信号反馈电路包括：阈值检测电路和去使能信号产生电路；其中，
阈值检测电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
去使能信号产生电路，用于接收到阈值检测电路的触发信号后，向使能控制电路输出去使能信号。
4.根据权利要求3所述的输出控制电路，其特征在于，所述阈值检测电路由施密特输入缓冲器实现。
5.根据权利要求3所述的输出控制电路，其特征在于，所述使能控制电路，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器。
6.根据权利要求3所述的输出控制电路，其特征在于，所述去使能信号产生电路，具体用于通过触发信号触发异或结构的逻辑控制电路产生去使能信号。
7.根据权利要求3所述的输出控制电路，其特征在于，所述使能控制电路，具体用于根据去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，停止向高驱动强度缓冲器输出使能信号。
8.根据权利要求1所述的输出控制电路，其特征在于，所述信号反馈电路包括：高电压信号反馈电路及低电压信号反馈电路；其中，
高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路输出去使能信号。
9.根据权利要求8所述的输出控制电路，其特征在于，所述高电压信号反馈电路及低电压信号反馈电路均由比较器实现。
10.根据权利要求1所述的输出控制电路，其特征在于，所述使能控制电路，还用于接收到输入使能信号后，向高驱动强度缓冲器输出使能信号。
11.根据权利要求2所述的输出控制电路，其特征在于，所述使能控制电路，还用于检测转换电路为单向工作时，向边缘检测器输出单向工作信号；
相应地，所述边缘检测器，根据单向工作信号触发信号反馈电路和使能控制电路。
12.根据权利要求3所述的输出控制电路，其特征在于，所述输出电压阈值包括：高电压阈值和/或低电压阈值。
13.一种输出控制方法，其特征在于，设置输出电压阈值；该方法包括：
在转换电路工作时，检测输出电压，并将输出电压值与设置的输出电压阈值进行比较，当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作。
14.根据权利要求13所述的输出控制方法，其特征在于，所述输出电压阈值包括：高电压阈值和/或低电压阈值。
15.根据权利要求13所述的输出控制方法，其特征在于，所述当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作，为：当输出电压达到设置的输出电压阈值时，产生触发信号；通过触发信号触发异或结构的逻辑控制电路产生去使能信号；根据去使能信号停止向高驱动强度缓冲器输出使能信号。
16.根据权利要求13所述的输出控制方法，其特征在于，所述当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作，为：当输出电压达到高电压阈值或低电压阈值时，产生触发信号；通过触发信号触发异或结构的逻辑控制电路产生去使能信号；去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，反相器停止向高驱动强度缓冲器输出使能信号。
17.根据权利要求12所述的输出控制方法，其特征在于，所述当输出电压达到设置的输出电压阈值时，输出去使能信号，停止转换电路工作，为：
在转换电路工作时，通过比较器检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出高电压阈值或低电压阈值时，产生去使能信号，去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，反相器停止向高驱动强度缓冲器输出使能信号。
18.一种转换电路，其特征在于，该转换电路包括：输入缓冲器、高强度驱动缓冲器、以及输出控制电路；所述输入缓冲器向所述输出控制电路提供输入信号，所述输出控制电路控制所述高强度驱动缓冲器的输出信号；所述输出控制电路包括：信号反馈电路、使能控制电路、以及边缘检测器；其中，
边缘检测器，用于在检测到输入信号时，触发信号反馈电路和使能控制电路；
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
19.根据权利要求18所述的转换电路，其特征在于，所述信号反馈电路包括：阈值检测电路和去使能信号产生电路；其中，
阈值检测电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
去使能信号产生电路，用于接收到阈值检测电路的触发信号后，向使能控制电路输出去使能信号。
20.根据权利要求19所述的转换电路，其特征在于，所述阈值检测电路由施密特输入缓冲器实现。
21.根据权利要求19所述的转换电路，其特征在于，所述使能控制电路，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器。
22.根据权利要求19所述的转换电路，其特征在于，所述去使能信号产生电路，具体用于通过触发信号触发异或结构的逻辑控制电路产生去使能信号。
23.根据权利要求19所述的转换电路，其特征在于，所述使能控制电路，具体用于根据去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，停止向高驱动强度缓冲器输出使能信号。
24.根据权利要求18所述的转换电路，其特征在于，所述信号反馈电路包括：高电压信号反馈电路及低电压信号反馈电路；其中，
高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路输出去使能信号。
25.根据权利要求24所述的转换电路，其特征在于，所述高电压信号反馈电路及低电压信号反馈电路均由比较器实现。
26.根据权利要求18所述的转换电路，其特征在于，所述使能控制电路，还用于接收到输入使能信号后，向高驱动强度缓冲器输出使能信号。
27.根据权利要求18所述的转换电路，其特征在于，所述使能控制电路，还用于检测转换电路为单向工作时，向边缘检测器输出单向工作信号；
相应地，所述边缘检测器，根据单向工作信号触发信号反馈电路和使能控制电路。
28.根据权利要求18所述的转换电路，其特征在于，所述输出电压阈值包括：高电压阈值和/或低电压阈值。
29.一种双向信号接口，其特征在于，所述双向信号接口包括两组以上输出控制电路；所述输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
30.根据权利要求29所述的双向信号接口，其特征在于，所述输出控制电路还包括：边缘检测器，用于在检测到输入信号时，触发信号反馈电路和使能控制电路。
31.根据权利要求29所述的双向信号接口，其特征在于，所述信号反馈电路包括：阈值检测电路和去使能信号产生电路；其中，
阈值检测电路，用于检测输出电压，并比较输出电压值与设置的输出电压阈值，当输出电压达到输出电压阈值时，向去使能信号产生电路发送触发信号；
去使能信号产生电路，用于接收到阈值检测电路的触发信号后，向使能控制电路输出去使能信号。
32.根据权利要求31所述的双向信号接口，其特征在于，所述阈值检测电路由施密特输入缓冲器实现。
33.根据权利要求31所述的双向信号接口，其特征在于，所述使能控制电路，具体用于根据去使能信号停止向高驱动强度缓冲器输出使能信号，去使能高驱动强度缓冲器。
34.根据权利要求31所述的双向信号接口，其特征在于，所述去使能信号产生电路，具体用于通过触发信号触发异或结构的逻辑控制电路产生去使能信号。
35.根据权利要求31所述的双向信号接口，其特征在于，所述使能控制电路，具体用于根据去使能信号翻转用于向高驱动强度缓冲器输出使能信号的反相器的状态，停止向高驱动强度缓冲器输出使能信号。
36.根据权利要求29所述的双向信号接口，其特征在于，所述信号反馈电路包括：高电压信号反馈电路及低电压信号反馈电路；其中，
高电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的高电压阈值时，向使能控制电路输出去使能信号；
低电压信号反馈电路，用于检测输出电压，比较输出电压值与设置的输出电压阈值，当输出电压值达到设置的低电压阈值时，向使能控制电路输出去使能信号。
37.根据权利要求36所述的双向信号接口，其特征在于，所述高电压信号反馈电路及低电压信号反馈电路均由比较器实现。
38.根据权利要求29所述的双向信号接口，其特征在于，所述使能控制电路，还用于接收到输入使能信号后，向高驱动强度缓冲器输出使能信号。
39.根据权利要求30所述的双向信号接口，其特征在于，所述使能控制电路，还用于检测转换电路为单向工作时，向边缘检测器输出单向工作信号；
相应地，所述边缘检测器，根据单向工作信号触发信号反馈电路和使能控制电路。
40.根据权利要求29所述的双向信号接口，其特征在于，所述输出电压阈值包括：高电压阈值和/或低电压阈值。
41.一种电子设备，所述电子设备包括双向信号接口，其特征在于，所述双向信号接口包括两组以上输出控制电路；所述输出控制电路包括：信号反馈电路、使能控制电路；其中，
信号反馈电路，用于检测输出电压，并比较输出电压值与设置的双向信号接口转换电路的输出电压阈值，当输出电压达到设置的输出电压阈值时，向使能控制电路输出去使能信号；
使能控制电路，用于接收到信号反馈电路的去使能信号后，停止转换电路工作。
CN201110429090.2A 2011-12-15 2011-12-15 输出控制电路、方法、及其应用设备 Active CN103163802B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110429090.2A CN103163802B (zh) 2011-12-15 2011-12-15 输出控制电路、方法、及其应用设备
US13/683,321 US8816721B2 (en) 2011-12-15 2012-11-21 Systems and methods for output control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110429090.2A CN103163802B (zh) 2011-12-15 2011-12-15 输出控制电路、方法、及其应用设备

Publications (2)

Publication Number Publication Date
CN103163802A CN103163802A (zh) 2013-06-19
CN103163802B true CN103163802B (zh) 2015-05-13

Family

ID=48586979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110429090.2A Active CN103163802B (zh) 2011-12-15 2011-12-15 输出控制电路、方法、及其应用设备

Country Status (2)

Country Link
US (1) US8816721B2 (zh)
CN (1) CN103163802B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163802B (zh) 2011-12-15 2015-05-13 快捷半导体(苏州)有限公司 输出控制电路、方法、及其应用设备
US9436203B2 (en) * 2012-10-08 2016-09-06 Marvell World Trade Ltd. Method and apparatus for regulator control
JP2014099684A (ja) * 2012-11-13 2014-05-29 Fujitsu Semiconductor Ltd 入力回路
CN103884277A (zh) * 2014-03-10 2014-06-25 杭州电子科技大学 非透明介质的边缘检测装置
CN104883177B (zh) * 2015-05-27 2017-08-29 灿芯半导体(上海)有限公司 一种接口电路及其中的输出电路
US10262723B2 (en) 2017-05-25 2019-04-16 Samsung Electronics Co., Ltd. System and method for improving scan hold-time violation and low voltage operation in sequential circuit
US11092649B2 (en) 2019-03-12 2021-08-17 Samsung Electronics Co., Ltd. Method for reducing power consumption in scannable flip-flops without additional circuitry
CN111817705B (zh) * 2020-07-27 2021-11-09 中国电子科技集团公司第五十八研究所 一种自感应自加速双向电平转换电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140884A (zh) * 1994-12-31 1997-01-22 现代电子产业株式会社 用于半导体存储器件的自动模式选择电路
CN1194502A (zh) * 1997-03-21 1998-09-30 日本电气株式会社 半导体器件及其输入和输出电路
CN1463078A (zh) * 2002-05-28 2003-12-24 夏普株式会社 电压变换电路和半导体器件
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN101453208A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 输出控制电路和输出电路
CN202600407U (zh) * 2011-12-15 2012-12-12 快捷半导体(苏州)有限公司 输出控制电路、转换电路、双向信号接口及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362654B1 (en) * 2000-08-17 2002-03-26 U.S. Philips Corporation Bidirectional repeater using high and low threshold detection
US7786759B2 (en) 2006-12-22 2010-08-31 Fairchild Semiconductor Corporation Bidirectional signal interface and related system and method
US7692450B2 (en) * 2007-12-17 2010-04-06 Intersil Americas Inc. Bi-directional buffer with level shifting
CN103163802B (zh) 2011-12-15 2015-05-13 快捷半导体(苏州)有限公司 输出控制电路、方法、及其应用设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140884A (zh) * 1994-12-31 1997-01-22 现代电子产业株式会社 用于半导体存储器件的自动模式选择电路
CN1194502A (zh) * 1997-03-21 1998-09-30 日本电气株式会社 半导体器件及其输入和输出电路
CN1463078A (zh) * 2002-05-28 2003-12-24 夏普株式会社 电压变换电路和半导体器件
CN101453208A (zh) * 2007-12-07 2009-06-10 中芯国际集成电路制造(上海)有限公司 输出控制电路和输出电路
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN202600407U (zh) * 2011-12-15 2012-12-12 快捷半导体(苏州)有限公司 输出控制电路、转换电路、双向信号接口及电子设备

Also Published As

Publication number Publication date
CN103163802A (zh) 2013-06-19
US8816721B2 (en) 2014-08-26
US20130154709A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN103163802B (zh) 输出控制电路、方法、及其应用设备
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
TWI392203B (zh) 具有縮短停滯時間之電源轉換驅動電路及系統
US7839198B2 (en) Semiconductor integrated device
CN108594925B (zh) 为多开关电路提供电压的电路和方法
US20120280733A1 (en) Adjusting circuit of duty cycle and its method
CN104142702B (zh) 输出电路以及电压信号输出方法
US8698543B1 (en) Interface to a serial communications bus
JP2006121863A (ja) 半導体装置
JP5456495B2 (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
CN105871207B (zh) 电源转换器
CN202600407U (zh) 输出控制电路、转换电路、双向信号接口及电子设备
JP3902598B2 (ja) 半導体回路装置
CN105553236A (zh) 驱动电路
CN212183507U (zh) 高压集成电路及其电平转换电路
CN105071639A (zh) 一种开关电源驱动延迟控制电路
JP3942583B2 (ja) ドライバ回路
TWI395515B (zh) 具電壓偵測之開關控制電路與相關閃光燈充電器
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN116155090A (zh) 电源供应电路以及电源供应方法
JP5762358B2 (ja) 直流電源装置
CN108599745B (zh) 单电容占空比可控振荡器
TWI813070B (zh) 電源供應電路以及電源供應方法
US10644679B2 (en) Level shift circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant