TWI501553B - 時脈狀態獨立保持式的主從正反器及其運作的方法 - Google Patents

時脈狀態獨立保持式的主從正反器及其運作的方法 Download PDF

Info

Publication number
TWI501553B
TWI501553B TW100112476A TW100112476A TWI501553B TW I501553 B TWI501553 B TW I501553B TW 100112476 A TW100112476 A TW 100112476A TW 100112476 A TW100112476 A TW 100112476A TW I501553 B TWI501553 B TW I501553B
Authority
TW
Taiwan
Prior art keywords
slave
signal
during
master
phase
Prior art date
Application number
TW100112476A
Other languages
English (en)
Other versions
TW201220693A (en
Inventor
Sumana Pal
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201220693A publication Critical patent/TW201220693A/zh
Application granted granted Critical
Publication of TWI501553B publication Critical patent/TWI501553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

時脈狀態獨立保持式的主從正反器及其運作的方法
本發明相關於主從正反器(master-slave flip-flop)電路的領域。更特定言之，本發明相關於操作在正常模式與保持模式中的主從保持正反器，在正常模式中主從保持正反器由時脈訊號控制，且在保持模式中維持從狀態(slave state)且消耗較少的功率。
附加圖式中的第1圖圖示說明一種已知的主從保持正反器電路。在此電路中，接收到的時脈訊號與保持訊號在及閘(AND gate)2中結合，以產生用以控制主從保持正反器電路的本地時脈訊號cn與c。在輸入至及閘2的保持訊號變為低時，供應至正反器的本地時脈訊號被保持為靜態，並使由正反器從級輸出的資料保持不變。
此電路的問題為，若輸入至及閘2的時脈訊號為高且保持訊號由低變為高，則控制正反器電路的本地時脈訊號cn與c將發生轉變。此將導致不正確的功能性，因為在輸入至及閘2的時脈訊號為定態(steady)時正反器電路的輸出必須不改變。
附加圖式中的第2圖圖示說明另一種已知的主從保持正反器電路設計。此電路操作如：若時脈訊號CK為高，則保持在保持閂鎖(retention latch)(深色的反相器)中的被保持資料將傳至輸出端Q，且主級的輸出將被主閂鎖中的三態反相器阻擋。
此電路的問題是，若時脈訊號CK為低，且於在保持模式中的同時發生本地電力開啟(power up)，則被驅動進輸出端Q的值將不為定義良好(well defined)。
本發明之一目的為提供具有正確的正反器功能性行為，與獨立於時脈訊號位準之定義良好的輸出的時脈獨立主從正反器電路。
自一態樣觀之，本技術提供了用於接收輸入訊號與產生輸出訊號的主從正反器電路，該主從正反器電路係由具有第一相位與第二相位的時脈訊號控制，並具有正常操作模式與保持操作模式，且包含：主級，其經配置以在該正常模式期間在該時脈訊號的該第一相位期間接收該輸入訊號，且在該時脈訊號的該第二相位期間儲存主訊號，主訊號具有相依於該輸入訊號的值；控制電路，其經耦合至該主節點與從節點，且經配置以在該時脈訊號的該第一相位期間隔絕(isolate)該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的值的從訊號，該輸出訊號具有相依於該從訊號的值；從級，其經配置以在該正常模式期間在該時脈訊號的該第二相位期間接收該從訊號，且在該時脈訊號的該第一相位期間儲存該從訊號於該從節點處；以及保持電路，其經耦合至該從級，且經配置以在該保持模式期間維持該輸出訊號，其中該保持電路係經配置以使得：(i)在該保持模式與該時脈訊號的該第一相位期間，該保持電路驅動該從節點，以經由第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間，該保持電路驅動該從節點，以經由第二路徑維持該輸出訊號，該第二路徑通過該主節點與該控制電路並在該正常模式期間驅動該從節點，該第二路徑與該第一路徑不同。
本技術希望藉由使用兩個分離的路徑以驅動從節點，在時脈訊號的各別不同相位中使用此兩不同路徑，以自從節點導出輸出訊號，來提供保持電路輸出的時脈獨立性。
將認知到第一路徑可根據具體實施例跟隨不同的路程。在一些具體實施例中，第一路徑通過在正常模式期間驅動從節點的從級的一部分。
以類似的方式，將認知到第二路徑可為各種不同的路程。在一些具體實施例中，第二路徑通過在正常模式期間驅動主節點的主級的一部分。
可使用在回授結合中的第一從反相器方便地形成從級。
在此等具體實施例中，保持電路可包含從傳輸閘，其被放置以在保持模式期間隔絕從反相器與從節點。
保持電路可更進一步包含第一保持反相器，以連同第一從反相器在保持操作模式期間提供回授。
以類似的方式，可由為回授設置之兩個主反相器形成主級。
以此設置，保持電路可包含第二保持反相器，第二保持反相器在保持模式期間耦合來自從級中的遠端從節點的遠端從訊號，以驅動由第一主反相器接收之輸入訊號。
此形成了在保持模式與時脈訊號的第二相位期間被保持電路使用的第二路徑的部分。
根據時脈訊號分開主級與從級的控制電路可為各種形式。在一些具體實施例中此包含控制反相器(可三態式反相器)，其根據時脈訊號的相位選擇性地將主節點耦合至從節點。
在其他具體實施例中，控制電路包含控制傳輸閘，其類似地根據時脈訊號的相位選擇性地將主節點耦合至從節點。
可在正反器電路的輸入端處提供輸入閘控電路，其接收至正反器電路之輸入訊號，且根據正反器電路是否位於保持模式與時脈訊號的相位，選擇性地將輸入訊號傳至主訊號。更具體言之，在正常模式期間輸入閘控電路在時脈訊號於第一相位中時將發送，但在時脈訊號於第二相位中時將不發送。在正反器電路在保持模式中或時脈訊號於第二相位中時，輸入閘控電路將隔絕。
輸入閘控電路可為各種不同形式。在一些具體實施例中，輸入閘控電路可被形成為電晶體堆疊，這些電晶體的閘極由輸入訊號、時脈訊號與控制正反器電路是在保持模式中或在正常模式中的保持模式訊號來控制。
在其他具體實施例中，輸入閘控電路可包含輸入反相器，輸入反相器為可三態式，根據正反器電路是否於保持模式中，且與輸入傳輸閘電路串連連接，輸入傳輸閘電路在時脈訊號的第二相位期間阻擋傳輸。
正反器電路的輸出訊號可從從節點導出。輸出訊號可根據從節點相對於所需輸出訊號的極性，經由一或兩個反相器導出。
自另一態樣觀之，本發明提供了用於接收輸入訊號與產生輸出訊號的主從正反器電路，該主從正反器電路係由具有第一相位與第二相位的時脈訊號控制，並具有正常操作模式與保持操作模式，且包含：主級構件，用以在該正常模式期間在該時脈訊號的該第一相位期間接收該輸入訊號，且在該時脈訊號的該第二相位期間儲存主訊號，主訊號具有相依於該輸入訊號的值；控制構件，其經耦合至該主節點與從節點，且用以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的值的從訊號，該輸出訊號具有相依於該從訊號的值；從級構件，用以在該正常模式期間在該時脈訊號的該第二相位期間接收該從訊號，且在該時脈訊號的該第一相位期間儲存該從訊號於該從節點處；以及保持構件，其經耦合至該從級構件，且用以在該保持模式期間維持該輸出訊號，其中該保持構件係經配置以使得：(i)在該保持模式與該時脈訊號的該第一相位期間，該保持電路驅動該從節點，以經由第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間，該保持電路驅動該從節點，以經由第二路徑維持該輸出訊號，該第二路徑穿過該主節點與該控制電路並在該正常模式期間驅動該從節點，該第二路徑與該第一路徑不同。
又自另一態樣觀之，本發明提供了操作用於接收輸入訊號與產生輸出訊號的主從正反器電路的方法，該主從正反器電路係由具有第一相位與第二相位的時脈訊號控制，並具有正常操作模式與保持操作模式，該方法包含以下步驟：於主級處，在該正常模式期間在該時脈訊號的該第一相位期間接收該輸入訊號，且在該時脈訊號的該第二相位期間儲存主訊號，主訊號具有相依於該輸入訊號的值；使用控制電路以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的值的從訊號，該輸出訊號具有相依於該從訊號的值；於從級處，在該正常模式期間在該時脈訊號的該第二相位期間接收該從訊號，且在該時脈訊號的該第一相位期間儲存該從訊號於該從節點處；以及藉由以下步驟在該保持模式期間維持該輸出訊號：(i)在該保持模式與該時脈訊號的該第一相位期間驅動該從節點，以經由第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間驅動該從節點，以經由第二路徑維持該輸出訊號，該第二路徑穿過該主節點與該控制電路並在該正常模式期間驅動該從節點，該第二路徑與該第一路徑不同。
上述與其他的本發明目的、特徵與優點將顯然於下文所述之說明性具體實施例實施方式，連同附加圖式以閱讀之。
第3圖簡要圖示說明主從保持正反器電路的高密度變異型，其係獨立於時脈狀態。第3圖的正反器電路可操作於正常模式，在其中正反器電路回應於時脈訊號CK的第一相位以擷取被供應至輸入閘控電路2的輸入訊號D，並將輸入訊號D傳至包含第一主反相器4與第二主反相器6的主級。圖式所圖示之具有時脈訊號(cn、c)或保持模式訊號(RETN、ret)輸入於其中的反相器，係為可三態式反相器，其將為在本發明領域中具有通常知識者所熟悉。
第一主反相器4的輸出被供應至主節點8。為回應於時脈訊號而為三態的控制反相器之形式的控制電路10，可用以在時脈訊號CK的第一相位期間隔絕存在於主節點8處的主訊號，或可用以在時脈訊號CK的第二相位期間將主訊號傳至(並使其反相)從節點12。
從級包含第一從反相器14與第二從反相器(可三態式)16。較之於第二主反相器6，第二從反相器16由時脈訊號CK的相反相位控制，以使從級在時脈訊號的第二相位期間接收在從節點12處的從訊號，並在時脈訊號的第一相位期間儲存從訊號。
由保持模式訊號RETN、ret控制從傳輸閘18以在保持模式期間隔絕從節點12與第一從反相器14，並在正常操作模式期間將從節點12連接至第一反相器14。
第一從反相器14之輸出端被供應至遠端從節點20，並形成遠端從訊號。此遠端從訊號被輸入至第一保持反相器22，第一保持反相器22在保持模式期間為主動，並與第一從反相器14成為回授設置以保持在遠端從節點20處的遠端從訊號。
第二保持反相器24在保持模式期間為主動，以將遠端從節點20處的遠端從訊號發送至第一主反相器4的輸入端。在時脈訊號CK的第二相位期間，控制反相器10為可傳導的，且因此沿著訊號路徑饋送穿過第二保持反相器24的訊號將通過第一主反相器4與控制反相器10至從節點12，在從節點12處訊號在形成輸出訊號Q之前將被更進一步傳至輸出反相器26。
在保持模式中且在時脈訊號CK的第一相位期間時，控制反相器10將隔絕主節點8與從節點12以阻擋此訊號路徑。然而，在時脈訊號CK的此第一相位期間，第二從反相器16將為可傳導的，且因此來自遠端從節點20的遠端從訊號將沿著經由第二從反相器16的路徑傳至從節點12，並隨後經由輸出反相器26輸出而形成輸出訊號Q。
在此範例具體實施例中，以電晶體堆疊形成輸出閘控電路2。如圖示說明，在此堆疊中的電晶體的閘極係由保持模式訊號、時脈訊號、以及輸入訊號來控制。
以高臨限電壓裝置形成從傳輸閘18、第一從反相器14、與第一保持反相器22，以降低在保持模式期間的功率消耗。第3圖上方圖示用以形成時脈訊號CK與保持模式訊號RETN、ret的不同相位的反相器。
第3圖亦圖示鈎號與叉號，以指示在正常操作模式與時脈訊號的第一相位期間，由時脈訊號與保持模式訊號所控制的裝置為開啟或關閉。如將所見，在正常模式中於時脈訊號的此第一相位期間，經由在主級中第二主反相器6的回授被關閉，允許輸入訊號以反相型式被擷取進主級中，且儲存在主節點8處。在此時，控制反相器10為不可傳導的，且因此輸入訊號不被傳至從級。圖示從級，其中第二從反相器16被開啟，以與第一從反相器14形成通過在正常模式期間為可傳導的從傳輸閘18的回授迴路。因此，來自前一週期的輸出訊號繼續被儲存且供應穿過輸出反相器26，以形成輸出訊號Qprev 。
第4圖圖示說明第3圖之電路，但在此情況下係為在正常模式與時脈訊號的第二相位期間。在正常模式中之時脈訊號的此相位期間，第二主反相器6被開啟，以使主級在主節點8處儲存主訊號。第二主反相器6與第一主反相器4操作於回授。第二從反相器16被關閉，以使在從節點12處的從訊號被擷取進從級。第一保持反相器22與第二保持反相器24被關閉。在從節點12處的從訊號通過輸出反相器以形成輸出訊號Q，其與在時脈訊號的第一相位期間擷取到的輸入訊號D相同。
第5圖圖示說明在保持模式與時脈訊號的第一相位期間的第3圖之電路。第一保持反相器22與第二保持反相器24被開啟。控制反相器18為不可傳導的，且隔絕從節點12與第一從反相器14的輸入。因為時脈訊號的狀態，控制反相器10為不可傳導的。在此模式中，保持電路提供在第一保持反相器22與第一從反相器14之間的回授，其保持遠端從節點20處的遠端從節點訊號。此遠端從節點訊號沿著經由在第一時脈相位期間被開啟之第二從反相器16的第一路徑傳至從節點12，在從節點12處遠端從節點訊號能夠驅動輸出端。
第6圖圖示說明在保持模式與時脈訊號的第二相位期間的第3圖之電路。在此模式中控制反相器10被開啟，且第二從反相器16被關閉。因此，使用經由第二保持反相器24、第一主反相器4、與控制反相器10的第二路徑，將遠端從訊號傳至從節點12，在從節點12處遠端從訊號經由輸出反相器26驅動輸出訊號Q。
以電晶體堆疊形成之輸入閘控電路2的行為，為在正常模式與時脈訊號的第一相位期間，將輸入訊號D傳至第一主反相器4的輸入端。此係圖示說明於第3圖。在第4圖至第6圖圖示說明之操作狀態中，因為在電晶體堆疊中至少一對電晶體為不可傳導的，輸入閘控電路2在輸入端與第一主反相器4之間隔絕輸入訊號D，且因此電晶體堆疊無法將輸入驅動至第一主反相器4，無論輸入為高或低。
第7圖簡要圖示說明時脈狀態獨立主從保持正反器電路的高速變異型。此具體實施例係類似於第3圖的具體實施例，其中類似的元件具有相同元件符號。在此具體實施例中，係由輸入反相器30(為可三態式並由保持模式訊號控制)與輸入傳輸閘32串連連接，以形成輸入閘控電路2。由時脈訊號CK控制輸入傳輸閘32。輸入反相器30與輸入傳輸閘32的結合行為，係於正常模式期間在時脈訊號於第一相位時，將輸入訊號D傳至第一主反相器4的輸入端。若第7圖的電路係操作於保持模式，或時脈訊號於第二相位，則輸入閘控電路2為不可傳導並在輸入端與第一主反相器4之間隔絕輸入訊號D。
在第7圖之具體實施例中，控制電路係為控制傳輸閘28之型式，以由時脈訊號CK切換於可傳導的與不可傳導的狀態之間。在時脈訊號的第一相位期間，控制傳輸閘28為不可傳導的。在時脈訊號的第二相位期間(如第8圖圖示)，控制傳輸閘28為可傳導的，且來自主節點8的主訊號被傳輸至從節點12以在從節點12處形成從訊號。
在傳輸主訊號以形成從訊號時，控制傳輸閘28不使主訊號反相。為了容納此行為，輸出訊號Q係經由第一輸出反相器34與第二輸出反相器36採自從節點12，以使輸出訊號Q的極性與在從節點12上的從訊號相同。
在第7圖圖示說明的電路狀態中，輸入訊號被接收進正反器電路的主級，並儲存於其中。為控制傳輸閘28之形式的控制電路隔絕主節點8與從節點12。在此第一時脈相位期間，從級經由在第一從反相器14與第二從反相器16之間的回授行為，在從節點處儲存從訊號。輸出訊號Q係經由第一輸出反相器34與第二輸出反相器36導出，係為在從節點12的從訊號的非反相形式。
第8圖圖示說明在正常模式與時脈訊號的第二相位期間正反器電路的狀態。在此情況下，第二主反相器6被開啟，且第二從反相器16被關閉。由控制傳輸閘28提供的控制電路為可傳導的。輸入傳輸閘32為不可傳導的。
如第8圖所圖示，在正常模式與時脈訊號的第二相位期間，主級經由在第一主反相器4與第二主反相器6之間的回授儲存主訊號(其經由控制傳輸閘28傳至從節點12)。從級在時脈訊號的第二相位期間接收控制傳輸閘的輸出，且將其經由第一輸出反相器34與第二輸出反相器36輸出，以形成輸出訊號Q。
在第7圖與第8圖圖示說明的操作期間，第一保持反相器22與第二保持反相器24保持為關閉(不可傳導的/為三態)。
第9圖圖示說明在第一時脈相位期間操作於保持模式的第7圖之電路。在此狀態中，第一保持反相器22與第二保持反相器24皆被開啟。控制傳輸閘28憑藉(by virtue of)時脈訊號CK的相位而被關閉。第一保持反相器與第一從反相器14經由他們所結合而成的回授，在遠端從節點20處儲存遠端從訊號。對在遠端從節點20處的遠端從訊號提供第一路徑，以經由第二從反相器16驅動輸出訊號Q，第二從反相器16由時脈訊號CK的第一相位開啟。因此，遠端從訊號隨著其通過第二從反相器16而被反相，且隨後驅動在從節點12上的訊號。在從節點12上的從訊號經由第一輸出反相器34與第二輸出反相器36驅動輸出訊號Q。
第10圖圖示說明在保持模式與時脈訊號CK的第二相位期間，第7圖之電路的操作。在此狀態中第二從反相器16被關閉，控制傳輸閘28被開啟，且第二主反相器6被開啟。第一保持反相器22與第二反相器24亦被開啟。如圖示說明之，形成自遠端從節點20開始，經由第一保持反相器22、第二保持反相器24、第一主反相器4與控制傳輸閘28至從節點12的第二訊號路徑。因此，在遠端從節點20處的遠端從訊號被驅動至從節點12，且由於訊號在路程上經過了奇數個反相器而被反相。輸出訊號Q係經由第一輸出反相器34與第二輸出反相器36，根據在從節點12處的從訊號而被導出。
考慮第9圖與第10圖，他們圖示說明了如何在保持模式期間根據時脈相位提供第一路徑(第9圖)與第二路徑(第10圖)，且此兩路徑驅動從節點12，以反映由第一從反相器14與第一保持反相器22形成回授操作而保持且儲存在遠端從節點20處的訊號。此使正反器電路的輸出在保持模式期間為時脈獨立。
第11圖至第16圖圖示說明根據本技術之時脈獨立保持主從正反器電路的六種更進一步的變異型，其利用第一路徑與第二路徑以在保持模式期間驅動輸出訊號，以具有為時脈相位獨立並定義良好的值。
對於高密度與高速兩者之設定/重置版本的功能係與基本實施(非設定/重置)大體相同。設定/重置動作根據實施而為低態有效(active-low)或高態有效(active-high)。
設定/重置電路的另一性質為，若設定/重置發生在保持模式中，在本地功率為開啟之情況下，輸出Q將因此改變。類似地，當在保持模式中設定/重置不再施加至電路時，若本地功率為開啟，則輸出Q將回到被保持的值。因此，無論施加的設定/重置，若操作模式為保持模式，則被保持的值將不被重寫。
為了致能上述功能性，一個額外的P MOSFET與一個額外的N MOSFET被加至存在於主閂鎖回授路徑中的三態堆疊。網路RET 被連接至額外的P MOSFET且輸入針腳RETN 被連接至額外的N MOSFET。若在CK =1時設定/重置發生在保持模式中，且若前一主狀態係為不同，則nm 節點可改變其值，其在設定/重置的施加中斷時，亦可相應地導致一些錯誤的輸出。
第11圖之範例為具有低態有效重置之主從正反器電路的高密度變異型。第12圖之範例為具有低態有效設定之主從正反器電路的高密度變異型。第13圖之範例為具有低態有效設定與重置之主從正反器電路的高密度變異型。第14圖之範例為具有高態有效重置之主從正反器電路的高速變異型。第15圖之範例為具有低態有效設定之主從正反器電路的高速變異型。第16圖之範例為具有低態有效設定與高態有效重置之主從正反器電路的高速變異型。
雖然在此已參照伴隨圖式詳細描述了本發明的說明性具體實施例，將瞭解本發明並不限於這些精確的具體實施例，且在本發明領域中具有通常知識者可進行各種改變與修改，而不脫離本發明之範圍與精神，其如附加申請專利範圍所定義。
2．．．及閘
4．．．第一主反相器
6．．．第二主反相器
8．．．主節點
10．．．控制反相器
12．．．從節點
14．．．第一從反相器
16．．．第二從反相器
18．．．從傳輸閘
20．．．遠端從節點
22．．．第一保持反相器
24．．．第二保持反相器
26．．．輸出反相器
28．．．控制傳輸閘
30．．．輸入反相器
32．．．輸入傳輸閘
34．．．第一輸出反相器
36．．．第二輸出反相器
第1圖與第2圖簡要圖示說明先前技術之主從保持正反器電路；
第3圖至第6圖簡要圖示說明主從保持正反器電路的高密度變異型；
第7圖至第10圖簡要圖示說明主從保持正反器電路的高速變異型；
第11圖簡要圖示說明具有低態有效重置功能的D型正反器電路之高密度變異型；
第12圖簡要圖示說明具有低態有效設定功能的D型正反器電路之高密度變異型；
第13圖簡要圖示說明具有低態有效設定/重置功能的D型正反器電路之高密度變異型；
第14圖簡要圖示說明具有高態有效重置功能的D型正反器電路之高速變異型；
第15圖簡要圖示說明具有低態有效設定功能的D型正反器電路之高速變異型；
第16圖簡要圖示說明具有高態有效重置功能的D型正反器電路之高速變異型。
2．．．輸入閘控電路
4．．．第一主反相器
6．．．第二主反相器
8．．．主節點
10．．．控制反相器
12．．．從節點
14．．．第一從反相器
16．．．第二從反相器
18．．．從傳輸閘
20．．．遠端從節點
22．．．第一保持反相器
24．．．第二保持反相器
26．．．輸出反相器

Claims (17)

  1. 一種用於接收一輸入訊號與產生一輸出訊號的主從正反器電路，該主從正反器電路係由具有一第一相位與一第二相位的一時脈訊號控制，並具有一正常操作模式與一保持操作模式，該主從正反器電路包含：一主級，其經配置以在該正常模式期間在該時脈訊號的該第一相位期間接收該輸入訊號，且在該時脈訊號的該第二相位期間在一主節點處儲存一主訊號，該主訊號具有相依於該輸入訊號的一值；控制電路，其經耦合至該主節點與一從節點，且經配置以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的一值的一從訊號，該輸出訊號具有相依於該從訊號的一值；一從級，其經配置以在該正常模式期間在該時脈訊號的該第二相位期間接收該從訊號，且在該時脈訊號的該第一相位期間在該從節點處儲存該從訊號；以及保持電路，其經耦合至該從級，且經配置以在該保持模式期間維持該輸出訊號，其中該保持電路係經配置以使得：(i)在該保持模式與該時脈訊號的該第一相位期間，該保持電路驅動該從節點，以經由一第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間，該保持電路驅動該從節點，以經由一第二路徑維持該輸出訊號，該第二路徑通過該主節點與在該正常模式期間驅動該從節點的該控制電路，該第二路徑與該第一路徑不同。
  2. 如申請專利範圍第1項所述之主從正反器電路，其中該第一路徑通過在該正常模式期間驅動該從節點的該從級的一部分。
  3. 如申請專利範圍第1項所述之主從正反器電路，其中該第二路徑通過在該正常模式期間驅動該主節點的該主級的一部分。
  4. 如申請專利範圍第1項所述之主從正反器電路，其中該從級包含第一從反相器電路與第二從反相器電路，該第一從反相器電路經配置以從該從節點接收該從訊號並驅動在一遠端從節點上的一遠端從訊號，該第二從反相器電路經配置以從該遠端從節點接收該遠端從訊號，並在該時脈訊號的該第一相位期間驅動在該從節點上的該從訊號。
  5. 如申請專利範圍第4項所述之主從正反器電路，其中該保持電路包含從傳輸閘電路，該從傳輸閘電路經配置以在該正常模式期間從該從節點發送該從訊號至該第一從反相器電路，並在該保持模式期間隔絕該從節點與該第一反相器電路。
  6. 如申請專利範圍第4項所述之主從正反器電路，其中該保持電路包含第一保持反相器電路，該第一保持反相器電路經配置以從該遠端從節點接收該遠端從訊號，並在該保持模式期間驅動在該從節點上的該從訊號。
  7. 如申請專利範圍第6項所述之主從正反器電路，其中該主級包含第一主反相器電路與第二主反相器電路，該第一主反相器電路經配置以接收該輸入訊號並驅動在該主節點上的該主訊號，該第二主反相器電路經配置以從該主節點接收該主訊號，並在該時脈訊號的該第二相位期間驅動由該第一主反相器電路接收的該輸入訊號。
  8. 如申請專利範圍第7項所述之主從正反器電路，其中該保持電路包含第二保持反相器電路，該第二保持反相器電路經配置以從該遠端從節點接收該遠端從訊號，並在該保持模式期間驅動由該第一主反相器電路接收的該輸入訊號。
  9. 如申請專利範圍第1項所述之主從正反器電路，其中該控制電路包含耦合至該主節點與一從節點的控制反相器電路，該控制反相器電路經配置以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點。
  10. 如申請專利範圍第1項所述之主從正反器電路，其中該控制電路包含耦合至該主節點與一從節點的控制傳輸閘電路，該控制傳輸閘電路經配置以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點。
  11. 如申請專利範圍第1項所述之主從正反器電路，包含輸入閘控電路，該輸入閘控電路經配置以接收該輸入訊號以及：(i)在該正常模式中該時脈訊號的該第一相位期間發送該輸入訊號至該主級；以及(ii)在任何的該保持模式中該時脈訊號的該第二相位期間隔絕該輸入訊號與該主級。
  12. 如申請專利範圍第11項所述之主從正反器電路，其中該輸入閘控電路包含具有多數電晶體的電晶體堆疊，該等電晶體的閘極訊號為該輸入訊號、該時脈訊號、與指示操作在該保持模式或該正常模式中的一保持模式訊號中之一者。
  13. 如申請專利範圍第11項所述之主從正反器電路，其中該輸入閘控電路包含輸入反相器電路，該輸入反相器電路經配置以在該保持模式期間阻擋該輸入訊號，且與輸入傳輸閘電路串連連接，該輸入傳輸閘電路經配置以在該時脈訊號的該第二相位期間阻擋該輸入訊號。
  14. 如申請專利範圍第9項所述之主從正反器電路，其中耦合至該從節點的輸出反相器電路產生該輸出訊號。
  15. 如申請專利範圍第10項所述之主從正反器電路，其中耦合至該從節點且與第二輸出反相器電路串連連接的第一輸出反相器電路產生該輸出訊號。
  16. 一種用於接收一輸入訊號與產生一輸出訊號的主從正反器電路，該主從正反器電路係由具有一第一相位與一第二相位的一時脈訊號控制，並具有一正常操作模式與一保持操作模式，該主從正反器電路包含：主級構件，其用以在該正常模式期間在該時脈訊號的該第一相位期間接收該輸入訊號，且在該時脈訊號的該第二相位期間在一主節點處儲存一主訊號，該主訊號具有相依於該輸入訊號的一值；控制構件，其經耦合至該主節點與一從節點，且用以在該時脈訊號的該第一相位期間隔絕該從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的一值的一從訊號，該輸出訊號具有相依於該從訊號的一值；從級構件，其用以在該正常模式期間在該時脈訊號的該第二相位期間接收該從訊號，且在該時脈訊號的該第一相位期間在該從節點處儲存該從訊號；以及保持構件，其經耦合至該從級構件，且用以在該保持模式期間維持該輸出訊號，其中該保持構件係經配置以使得：(i)在該保持模式與該時脈訊號的該第一相位期間，該保持電路驅動該從節點，以經由一第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間，該保持電路驅動該從節點，以經由一第二路徑維持該輸出訊號，該第二路徑通過該主節點與在該正常模式期間驅動該從節點的該控制構件，該第二路徑與該第一路徑不同。
  17. 一種用於操作一主從正反器電路以接收一輸入訊號與產生一輸出訊號的方法，該主從正反器電路係由具有一第一相位與一第二相位的一時脈訊號控制，並具有一正常操作模式與一保持操作模式，該方法包含以下步驟：在該正常模式期間在該時脈訊號的該第一相位期間在一主級處接收該輸入訊號，且在該時脈訊號的該第二相位期間在一主節點處儲存一主訊號，該主訊號具有相依於該輸入訊號的一值；使用控制電路在該時脈訊號的該第一相位期間隔絕一從節點與該主節點，並在該時脈訊號的該第二相位期間驅動該從節點，以使該從節點具有相依於該主訊號的一值的一從訊號，該輸出訊號具有相依於該從訊號的一值；在該正常模式期間在該時脈訊號的該第二相位期間在一從級處接收該從訊號，且在該時脈訊號的該第一相位期間在該從節點處儲存該從訊號；以及藉由以下步驟在該保持模式期間維持該輸出訊號：(i)在該保持模式與該時脈訊號的該第一相位期間，驅動該從節點以經由一第一路徑維持該輸出訊號；以及(ii)在該保持模式與該時脈訊號的該第二相位期間，驅動該從節點以經由一第二路徑維持該輸出訊號，該第二路徑通過該主節點與在該正常模式期間驅動該從節點的該控制電路，該第二路徑與該第一路徑不同。
TW100112476A 2010-06-03 2011-04-11 時脈狀態獨立保持式的主從正反器及其運作的方法 TWI501553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35120310P 2010-06-03 2010-06-03
US12/929,071 US8427214B2 (en) 2010-06-03 2010-12-28 Clock state independent retention master-slave flip-flop

Publications (2)

Publication Number Publication Date
TW201220693A TW201220693A (en) 2012-05-16
TWI501553B true TWI501553B (zh) 2015-09-21

Family

ID=45063988

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100112476A TWI501553B (zh) 2010-06-03 2011-04-11 時脈狀態獨立保持式的主從正反器及其運作的方法
TW100119063A TWI506956B (zh) 2010-06-03 2011-05-31 主從正反電路

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100119063A TWI506956B (zh) 2010-06-03 2011-05-31 主從正反電路

Country Status (3)

Country Link
US (2) US8427214B2 (zh)
KR (1) KR20110132998A (zh)
TW (2) TWI501553B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873024A (zh) * 2012-12-14 2014-06-18 辉达公司 小面积低电数据保持触发器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723548B2 (en) * 2012-03-06 2014-05-13 Broadcom Corporation Hysteresis-based latch design for improved soft error rate with low area/performance overhead
US9350325B2 (en) 2012-05-30 2016-05-24 Qualcomm, Incorporated Reduced dynamic power D flip-flop
US20140002161A1 (en) * 2012-07-02 2014-01-02 Klaus Von Arnim Circuit arrangement, a retention flip-flop, and methods for operating a circuit arrangement and a retention flip-flop
KR102112367B1 (ko) * 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9673786B2 (en) 2013-04-12 2017-06-06 Qualcomm Incorporated Flip-flop with reduced retention voltage
US8841952B1 (en) * 2013-05-27 2014-09-23 Freescale Semiconductor, Inc. Data retention flip-flop
US9024658B2 (en) * 2013-05-29 2015-05-05 Qualcomm Incorporated Circuit and layout techniques for flop tray area and power otimization
DE112013007486T5 (de) 2013-12-05 2016-07-14 Intel Corporation Speicherzelle mit Retention unter Verwendung eines resistiven Speichers
US10044345B2 (en) * 2014-01-06 2018-08-07 Indian Institute Of Technology, Bombay Circuit for improving clock rates in high speed electronic circuits using feedback based flip-flops
KR102280526B1 (ko) 2014-12-08 2021-07-21 삼성전자주식회사 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들
US10541680B2 (en) * 2014-12-30 2020-01-21 Texas Instruments Incorporated Low area enable flip-flop
US9813047B2 (en) 2015-04-13 2017-11-07 Mediatek Singapore Pte. Ltd. Standby mode state retention logic circuits
KR102325388B1 (ko) * 2015-06-04 2021-11-11 삼성전자주식회사 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
KR102378150B1 (ko) * 2016-01-28 2022-03-24 삼성전자주식회사 저 전력 리텐션 플립-플롭을 포함하는 반도체 장치
US10340899B2 (en) * 2017-02-28 2019-07-02 Texas Instruments Incorporated High performance low retention mode leakage flip-flop
CN111277632B (zh) * 2020-01-13 2022-05-06 中国建设银行股份有限公司 系统集群中应用管理的方法和装置
US11632102B2 (en) 2021-01-28 2023-04-18 Taiwan Semiconductor Manufacturing Company, Ltd Low-power flip-flop architecture with high-speed transmission gates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075479A1 (en) * 2002-10-22 2004-04-22 Texas Instruments Incorporated Reducing power and area consumption of gated clock enabled flip flops
US7138842B2 (en) * 2005-04-01 2006-11-21 Freescale Semiconductor, Inc. Flip-flop circuit having low power data retention
US20070103217A1 (en) * 2005-10-13 2007-05-10 Arm Limited Data retention in operational and sleep modes
US20090058484A1 (en) * 2007-08-27 2009-03-05 Texas Instruments Incorporated Slave latch controlled retention flop with lower leakage and higher performance
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997007592A1 (en) 1995-08-14 1997-02-27 Philips Electronics N.V. Mos master-slave flip-flop with reduced number of pass gates
JP3499748B2 (ja) 1998-06-12 2004-02-23 Ｎｅｃエレクトロニクス株式会社 順序回路
US6492854B1 (en) 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
JP2004072426A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp マスタースレーブフリップフロップ回路
US7154317B2 (en) 2005-01-11 2006-12-26 Arm Limited Latch circuit including a data retention latch
US8242826B2 (en) 2010-04-12 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Retention flip-flop
US8493120B2 (en) 2011-03-10 2013-07-23 Arm Limited Storage circuitry and method with increased resilience to single event upsets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075479A1 (en) * 2002-10-22 2004-04-22 Texas Instruments Incorporated Reducing power and area consumption of gated clock enabled flip flops
US7138842B2 (en) * 2005-04-01 2006-11-21 Freescale Semiconductor, Inc. Flip-flop circuit having low power data retention
US20070103217A1 (en) * 2005-10-13 2007-05-10 Arm Limited Data retention in operational and sleep modes
US20090058484A1 (en) * 2007-08-27 2009-03-05 Texas Instruments Incorporated Slave latch controlled retention flop with lower leakage and higher performance
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873024A (zh) * 2012-12-14 2014-06-18 辉达公司 小面积低电数据保持触发器

Also Published As

Publication number Publication date
TWI506956B (zh) 2015-11-01
US20110298516A1 (en) 2011-12-08
US8421513B2 (en) 2013-04-16
US8427214B2 (en) 2013-04-23
US20110298517A1 (en) 2011-12-08
KR20110132998A (ko) 2011-12-09
TW201223156A (en) 2012-06-01
TW201220693A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI501553B (zh) 時脈狀態獨立保持式的主從正反器及其運作的方法
TWI596487B (zh) 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法
US7649393B2 (en) Semiconductor integrated circuit having active and sleep modes and non-retention flip-flop that is initialized when switching from sleep mode to active mode
US9083328B2 (en) Positive edge flip-flop with dual-port slave latch
JPH04227112A (ja) 低減された準安定性を有するラッチ回路
US20090066386A1 (en) Mtcmos flip-flop with retention function
JPH0511876A (ja) デイジタル回路装置
JP2008527822A (ja) データ保持ラッチを具備するラッチ回路
JP2013513307A (ja) ダブルエッジトリガフリップフロップを有する回路用の一体型クロックゲーティングセル
US9099998B2 (en) Positive edge preset reset flip-flop with dual-port slave latch
US20070182473A1 (en) Pulsed static flip-flop
TWI462476B (zh) 用於高性能脈衝式儲存的電路、方法及裝置
TW201724743A (zh) 能容忍偏移的正反器
US9160314B2 (en) Negative edge flip-flop with dual-port slave latch
US8829963B1 (en) Negative edge preset reset flip-flop with dual-port slave latch
US8803582B1 (en) Positive edge reset flip-flop with dual-port slave latch
US9124262B2 (en) Reconfigurable flip-flop
TWI473431B (zh) 狀態儲存電路的時脈控制
TW201419304A (zh) 低功率閂鎖電路
US8836400B2 (en) Positive edge preset flip-flop with dual-port slave latch
US20130043921A1 (en) Glitch hardened flop repeater
US9007111B2 (en) Negative edge reset flip-flop with dual-port slave latch
TWI583137B (zh) 同步器正反器
US20140232443A1 (en) Negative edge preset flip-flop with dual-port slave latch
US20100102867A1 (en) Sense amplifier based flip-flop