DE112013007486T5 - Speicherzelle mit Retention unter Verwendung eines resistiven Speichers - Google Patents

Speicherzelle mit Retention unter Verwendung eines resistiven Speichers Download PDF

Info

Publication number
DE112013007486T5
DE112013007486T5 DE112013007486.9T DE112013007486T DE112013007486T5 DE 112013007486 T5 DE112013007486 T5 DE 112013007486T5 DE 112013007486 T DE112013007486 T DE 112013007486T DE 112013007486 T5 DE112013007486 T5 DE 112013007486T5
Authority
DE
Germany
Prior art keywords
coupled
memory
node
resistive
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013007486.9T
Other languages
English (en)
Inventor
Nathaniel J. August
Pulkit JAIN
Stefan Rusu
Fatih Hamzaoglu
Rangharajan Venkatasan
Muhammad Khellah
Charles Augustine
Carlos Tokunaga
James W. Tschanz
Yih Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013007486T5 publication Critical patent/DE112013007486T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Es wird eine Vorrichtung beschrieben, die eine Speicherzelle mit Retention unter Verwendung eines resistiven Speichers aufweist. Die Vorrichtung umfasst Folgendes: ein Speicherelement mit einer ersten invertierenden Vorrichtung, die über Kreuz mit einer zweiten invertierenden Vorrichtung geschaltet ist, eine Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Wiederherstellungsschaltung mit einem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine dritte invertierende Vorrichtung, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine vierte invertierende Vorrichtung, die mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist, und eine Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist.

Description

  • INTERGRUND
  • Prozessoren und SoC (System-auf-einem-Chip) sind leistungsbegrenzt und verwenden eine Leistungsschaltung zum ”Abschalten” von Blöcken (d. h. zum Eintreten in einen Schlafzustand für Logikblöcke), die nicht verwendet werden, wodurch Leckleistung eingespart wird. Traditionell erfordert das Schalten eines Blocks in den Schlafzustand Zeit, um jegliche Daten zu speichern, die für den richtigen Betrieb beibehalten werden müssen. Diese Daten können in eingebetteten Speicherfeldern, Flipflops und Latch-Stufen gespeichert werden, und es nimmt Zeit in Anspruch, um sie in den ”Immer-eingeschaltet”-Speicher zu speichern, und es nimmt auch Zeit in Anspruch, um die gespeicherten Daten wiederherzustellen, wenn dem Logikblock wieder Leistung zugeführt wird. Das Speichern und Wiederherstellen von Daten begrenzt, wie häufig der Logikblock leistungsgeschaltet werden kann, und es ist damit auch ein Leistungsnachteil verbunden, der die Gesamtvorteile verringert.
  • Das Standardverfahren für das Speichern und Wiederherstellen von Daten beinhaltet ein Verschieben der Daten in ein Speicherfeld, das immer mit Leistung versorgt wird. Alternativ können Zustandsretentions-Flipflops verwendet werden, um die benötigten Daten lokal in den Flipflops selbst zu speichern, indem ein Teil des Flipflops isoliert wird und er mit einer Immer-eingeschaltet-Versorgung verbunden wird. Diese Flipflops ermöglichen ein schnelles Speichern und Wiederherstellen, weil der Zustand (d. h. die Daten) nicht in ein Speicherfeld verschoben zu werden braucht, das immer mit Leistung versorgt ist. Bei solchen Flipflops ist es jedoch erforderlich, dass eine Immer-eingeschaltet-Versorgung durch Leitungen mit jedem Zustandsretentions-Flipflop verbunden wird, wobei ein Teil des Flipflops selbst während des Schlafmodus Leckleistung verbraucht.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Ausführungsformen der Offenbarung werden anhand der nachstehenden detaillierten Beschreibung und der anliegenden Zeichnung verschiedener Ausführungsformen der Offenbarung besser verstanden werden, welche jedoch nicht als die Offenbarung auf die spezifischen Ausführungsformen einschränkend angesehen werden sollten, sondern nur der Erklärung und dem Verständnis dienen. Es zeigen:
  • 1A eine traditionelle Retentionsarchitektur für sequenzielle Einheiten unter Verwendung einer Immer-eingeschaltet-Speichereinheit,
  • 1B eine traditionelle Retentionsarchitektur für sequenzielle Einheiten unter Verwendung einer Immer-eingeschaltet-Versorgung für jede sequenzielle Einheit,
  • 1C einen traditionellen CMOS-Retentions-Flipflop mit einigen Schaltungen, die an einer Immer-eingeschaltet-Versorgung arbeiten,
  • 1D einen traditionellen Retentions-Flipflop mit zwei MTJ-(Magnetischer-Tunnelübergangs)-Vorrichtungen,
  • 1E einen traditionellen Retentions-Flipflop mit zwei MTJ-Vorrichtungen,
  • 1F den Betrieb des traditionellen Retentions-Flipflops aus 1E,
  • 2A eine Auftragung, welche Leistungseinsparungen im C6-Leistungszustand unter Verwendung traditioneller Speicherschaltungen zeigt, gemäß einer Ausführungsform der Offenbarung,
  • 2B eine Auftragung, welche Leistungseinsparungen im C6-Leistungszustand unter Verwendung einer Speichereinheit auf der Grundlage resistiver Elemente zeigt, gemäß einer Ausführungsform der Offenbarung,
  • 3A eine Speicherstufe einer sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung,
  • 3B eine Speicherstufe einer sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung,
  • die 4A–C eine Speicherschaltung, die von der Speicherstufe einer sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente verwendet wird, gemäß einer Ausführungsform der Offenbarung,
  • 5 eine Wiederherstellungsschaltung, die von der Speicherstufe einer sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente verwendet wird, gemäß einer Ausführungsform der Offenbarung,
  • 6 Auftragungen, welche den Wiederherstellungsvorgang unter Verwendung der Wiederherstellungsschaltung zeigen, gemäß einer Ausführungsform der Offenbarung,
  • 7 eine Speicherstufe einer sequenziellen Einheit mit differenzieller Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung,
  • 8 eine Vorrichtung zum Verbessern des Schreibspielraums bei niedrigen Versorgungsspannungen für eine MTJ-Vorrichtung gemäß einer Ausführungsform der Offenbarung,
  • 9A einen Flipflop mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer Ausführungsform der Offenbarung,
  • 9B eine Auftragung, welche ein Zeitablaufdiagramm von Signalen an verschiedenen Knoten des Flipflops aus 9A zeigt, gemäß einer Ausführungsform der Offenbarung,
  • 9C einen Flipflop mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer anderen Ausführungsform der Offenbarung,
  • 10A einen Flipflop mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer Ausführungsform der Offenbarung,
  • 10B eine Auftragung, welche ein Zeitablaufdiagramm von Signalen an verschiedenen Knoten des Flipflops aus 10A zeigt, gemäß einer Ausführungsform der Offenbarung,
  • 10C eine Auftragung, welche die normierte Gesamtvorrichtungsbreite der Ausführungsformen aus den 9A und 10A vergleicht, gemäß einer Ausführungsform der Offenbarung und
  • 11 eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-auf-einem-Chip) mit der Speicherzelle mit Retention unter Verwendung eines oder mehrerer resistiver Elemente gemäß einer Ausführungsform der Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • 1A zeigt eine traditionelle Retentionsarchitektur 100 für sequenzielle Einheiten unter Verwendung einer Immer-eingeschaltet-Speichereinheit. Die Architektur 100 zeigt mehrere Verarbeitungseinheiten (beispielsweise Kern 1, Kern 2, Graphikprozessoreinheit (GPU)), einen On-Chip-Immer-eingeschaltet-Speicher, Schlaftransistoren MP1–MPN (wobei ”N” eine natürliche Zahl ist), einen Global Interconnect Bus (GIB), eine Leistungsversorgung (Vcc) und Masse-(GND)-Schienen. Jeder der Schlaftransistoren MP1–MPN wird durch jeweilige Schlafsignale (d. h. Sleep1–SleepN) gesteuert. Die Schlaftransistoren sind zwischen die Hauptleistungsversorgung Vcc und die Leistungsversorgung für die mehreren Verarbeitungseinheiten geschaltet. Während des Schlafmodus sind die Schlaftransistoren MP1–MPN gesperrt, wodurch die Leistung für die mehreren Verarbeitungseinheiten unterbrochen ist. Bei diesem Standardverfahren zum Speichern und Wiederherstellen von Daten werden Daten von den mehreren Verarbeitungseinheiten über einen GBI in ein Speicherfeld verschoben, das immer hochgefahren ist. Das zusätzliche Immer-eingeschaltet-Speicherfeld vergrößert die Gesamtfläche und den Leistungsverbrauch. Ferner nehmen Wiederherstellungs- und Speichervorgänge Zeit in Anspruch, weil Daten durch den GIB in jeweilige Speichereinheiten in den mehreren Verarbeitungseinheiten und aus diesen heraus bewegt werden müssen.
  • 1B zeigt eine traditionelle Retentionsarchitektur 120 für sequenzielle Einheiten unter Verwendung einer Immer-eingeschaltet-Versorgung für jede sequenzielle Einheit. Die Architektur 120 zeigt mehrere Einheiten (beispielsweise Kern 1 – N, wobei ”N” eine natürliche Zahl ist), Schlaftransistoren MP1–MPN, die Leistungsversorgung Vcc und Masse-(GND)-Schienen. Hier weist jede Verarbeitungseinheit ”Retentions”-Flipflops auf, bei denen ein Abschnitt ihrer Schaltung von einer Immer-eingeschaltet-Leistungsversorgung gespeist arbeitet (d. h. sie werden nicht durch die Schlaftransistoren beeinflusst). Jeder der Schlaftransistoren MP1–MPN wird durch jeweilige Schlafsignale (d. h. Sleep1–SleepN) gesteuert. Die Schlaftransistoren sind zwischen die Hauptleistungsversorgung Vcc und die Leistungsversorgung für die mehreren Verarbeitungseinheiten geschaltet. Während des Schlafmodus sind die Schlaftransistoren MP1–MPN gesperrt, wodurch die Leistung für die mehreren Verarbeitungseinheiten unterbrochen ist. Flipflops, die von einer Immer-eingeschaltet-Leistungsversorgung gespeist arbeiten, halten jedoch Daten. Diese Architektur verbraucht wegen der Immer-eingeschaltet-Flipflops während des Schlafmodus Leistung.
  • 1C zeigt einen traditionellen CMOS-Retentions-Flipflop 130 mit einigen Schaltungen, die von einer Immer-eingeschaltet-Versorgung gespeist arbeiten. Der Flipflop 130 zeigt Inverter inv1, inv2, inv3, inv4, inv5, inv6, inv7, inv8 und inv9 und ein Übertragungs-Gate 1 (TG1), TG2 und TG3. Hier sind inv5 und inv7 tristabile Inverter, wobei inv5 durch Taktsignale tristabil ist (d. h. Clock_d und Clock_b), während inv7 durch Taktsignale (d. h. Clock und Clock_b) und ein Schlaf-(SLP)- und ein SLPB-Signal tristabil ist.
  • Der Inverter inv1 empfängt eine Eingabe Data und erzeugt Data_b, welche von TG1 als Eingabe empfangen wird. Hier werden Bezeichnungen für Signalnamen und Knotennamen austauschbar verwendet. Beispielsweise bezieht sich Data_b auf den Knoten Data_b oder das Signal Data_b, wobei dies vom Satzzusammenhang abhängt. TG1 ist mit inv2 verbunden, welcher Data_bd empfängt (d. h. eine verzögerte Version von Data_b) und Data_2bd erzeugt. TG1 ist durch Clock_b (d. h. eine Umkehrung des Clock-Signals) und Clock_d (d. h. eine gepufferte Version des Clock-Signals) steuerbar. Clock_b wird von inv4 empfangen, welcher Clock_d ausgibt. Der Inverter inv5 empfängt Data_2bd und erzeugt Data_bd. TG2 empfängt Data_2bd und stellt dieses Signal der Slave-Stufe bereit. TG2 ist durch Clock_b- und Clock_d-Signale steuerbar, so dass, wenn TG1 eingeschaltet wird, TG2 ausgeschaltet wird und umgekehrt. Der Inverter inv3 empfängt das Clock-Signal und erzeugt das Clock_b-Signal. TG3 empfängt die Ausgabe von TG2 und stellt sie N0 bereit. TG3 ist durch SLPB-(d. h. eine Umkehrung von SLP)- und SLP-(d. h. Sleep)-Signale steuerbar. Der Inverter inv6 empfängt SLP und erzeugt SLPB. Der Inverter inv7 ist ein tristabiler Inverter, der durch die Signale Clock, Clock_b, SLP und SLPB steuerbar ist. Die Inverter inv8 und inv7 bilden über Kreuz geschaltete Inverter. Die Ausgabe N1 von inv8 ist mit Eingängen der Inverter inv7 und inv9 gekoppelt. Die Ausgabe des Inverters inv7 ist mit N0 gekoppelt. ”Out” ist die Ausgabe der Slave-Stufe, die durch den Inverter inv9 erzeugt wird.
  • Bei diesem Entwurf wird die Slave-Stufe des Flipflops 130 durch eine ”Immer-eingeschaltet”-Versorgung versorgt, die während des Schlafzustands durch Aktivieren des SLP-Signals eingeschaltet gehalten wird. Dadurch wird der Zustand des Flipflops 130 beibehalten, wenn die reguläre Versorgung leistungsgeschaltet ist. Bei diesem Entwurf erhöht die Verwendung einer Immer-eingeschaltet-Leistungsversorgung die Kosten und die Fläche, weil eine getrennte Leistungsversorgung bei dem Entwurf zu allen Retentions-Flipflops geleitet wird. Bei diesem Entwurf existiert wegen der unter Verwendung der Immer-eingeschaltet-Leistungsversorgung arbeitenden Transistoren selbst während des Schlafzustands noch ein Leckleistungsverbrauch. Dieser Entwurf hat infolge in Reihe geschalteter Übertragungs-Gates zwischen den Master- und Slave-Stufen und einer größeren Fläche im Vergleich mit einem retentionsfreien Standard-Flipflop eine höhere CK-Q-(Takt-zu-Ausgabe)-Verzögerung. Der Flipflop 130 isoliert die Slave-Stufe des Flipflops während des Schlafmodus (d. h. wenn das Signal Sleep (SLP) logisch hoch ist) und hält den Logikzustand an den Knoten N1 und N0 mit einer Immer-eingeschaltet-Leistungsversorgung aufrecht.
  • 1D zeigt einen traditionellen Retentions-Flipflop 140 mit zwei MTJ-(Magnetischer-Tunnelübergangs – ”Magnetic Tunnel Junction”)-Vorrichtungen. Der Flipflop 140 besteht aus einer Master-Stufe mit Inverter (inv) inv1, inv2, inv3, inv4 und inv5 und einem Übertragungs-Gate 1 (TG1), einer Slave-Stufe mit inv6, inv7 und inv8 und TG2 und einer Retentionsstufe mit zwei MTJ-Vorrichtungen, nämlich einer MTJ1-Vorrichtung und einer MTJ2-Vorrichtung und Schlaftransistoren MN1 und MN2, die wie dargestellt miteinander gekoppelt sind.
  • Inv1 empfängt das eingegebene Data-Signal am Knoten Data und erzeugt eine invertierte Version des Data-Signals am Knoten Data_b. Hier können die Bezeichnungen für Signale und Knoten austauschbar verwendet werden. Beispielsweise kann Data abhängig vom Satzzusammenhang einen Data-Knoten oder ein Data-Signal bezeichnen. TG1 ist zwischen die Knoten Data_b und Data_bd geschaltet. TG1 empfängt das Signal Data_b und stellt das Signal Data_b als das Signal Data_bd am Knoten Data_bd bereit, wenn TG1 aktiviert ist. TG1 ist aktiviert, wenn das Signal Clock_b logisch hoch ist und das Signal Clock_d logisch niedrig ist.
  • Das Signal Data_bd wird von inv2 empfangen, welcher eine invertierte Version des Signals Data_bd, d. h. das Signal Data_2bd, am Knoten Data_2bd erzeugt. Die Inverter inv3 und inv4 liegen im Taktweg. Der Inverter inv3 empfängt das Signal Clock und erzeugt eine invertierte Version des Signals Clock als Signal Clock_b am Knoten Clock_b. Der Inverter inv4 empfängt das Signal Clock_b am Knoten Clock_b und erzeugt eine invertierte Version des Signals Clock_b als Signal Clock_d am Knoten Clock_d. Der Inverter inv5 wird verwendet, um Daten in der Master-Stufe zu speichern. Der Inverter inv5 ist mit den Knoten Data_2bd und Data_bd gekoppelt. Der Inverter inv5 ist taktgeschaltet, d. h. er invertiert seinen Eingang, wenn er durch Clock_b- und Clock_d-Signale aktiviert wird.
  • Die Ausgabe von inv2 wird durch TG2 empfangen, welcher, wenn er aktiviert wird, das Signal Data_2bd dem Knoten N0 bereitstellt. Die Inverter inv6 und inv7 sind über Kreuz geschaltete Inverter und bilden ein Speicherelement der Slave-Stufe. Der Inverter inv7 ist ebenso wie inv5 taktgeschaltet. Der Ausgang von inv6 ist der Knoten N1, der mit inv8 gekoppelt ist. Der Inverter inv8 erzeugt die endgültige Ausgabe Out. Source/Drain-Anschlüsse der Schlaftransistoren MN1 und MN2 sind an eine Immer-eingeschaltet-Halbversorgung (1/2 Vcc) angelegt, um Daten an den Knoten N0 und N1 zu halten. MN1 und MN2 werden durch das Signal Sleep gesteuert, welche, wenn sie aktiviert sind, MTJ1- und MTJ2-Vorrichtungen jeweils mit der Halbversorgungsschiene koppeln.
  • Die MTJ-Vorrichtung ist eine nicht flüchtige resistive Speichervorrichtung, die aus einem Schichtstapel gebildet ist, welcher eine aus MgO gebildete Isolationsschicht, eine freie Schicht (d. h. eine freie magnetische Schicht) und eine feste Schicht (d. h. feste magnetische Schicht oder gepinnte Schicht) aufweist. Das strukturierte Gebiet zwischen den festen und freien Schichten der MTJ-Vorrichtung ist die Isolationsschicht. Wenn ausreichend Strom durch eine MTJ-Vorrichtung fließt, kann die Stromrichtung den spezifischen Widerstand der MTJ-Vorrichtung ändern, so dass eine Stromrichtung zu einem hohen spezifischen Widerstand (RH) führt, während die andere Stromrichtung durch die MTJ-Vorrichtung zu einem niedrigen spezifischen Widerstand (RL) der MTJ-Vorrichtung führt.
  • Der Schlafzustand in einem Prozessor wird verwendet, um die Gesamtleistungsdissipation zu verringern. Retentions-Flipflops (in der Art des Flipflops 140) verringern den zusätzlichen Zeitaufwand, um in Schlafzustände einzutreten und diese zu verlassen, erheblich, wodurch neue Leistungseinsparungszustände in Prozessoren ermöglicht werden können. Der Flipflop 140 leidet jedoch an einer höheren Schreibenergie, einem langsameren Eintritt in den Schlafmodus und einem langsameren Verlassen des Schlafmodus sowie einer höheren Retentionsversagenswahrscheinlichkeit.
  • Die beiden MTJ-Vorrichtungen speichern komplementäre Daten. Komplementäre Daten werden mit Hilfe der Halb-Vcc-Leistungsversorgung gespeichert (wenn in den Schlafmodus eingetreten wird). Die komplementären Daten müssen andernfalls korrigiert werden. Die Knoten N0 und N1 der Slave-Stufe können die geeigneten zuletzt gespeicherten Zustände nicht aufweisen. Freie Schichten von MTJ1- und MTJ2-Vorrichtungen sind mit den Knoten N0 und N1 gekoppelt, während feste Schichten der MTJ1- und MTJ2-Vorrichtungen mit Drain/Source-Anschlüssen von MN1 bzw. MN2 gekoppelt sind. Während des Lesevorgangs (wenn Sleep logisch hoch ist), wird die Differenz des Stroms zwischen den beiden MTJ-Vorrichtungszweigen (d. h. komplementären Zweigen) verwendet, um Werte in den komplementären Knoten N0 und N1 wiederherzustellen. Wenn Sleep niedrig ist (d. h. aktiver Modus), ist die Slave-Stufe von den MTJ-Vorrichtungen isoliert, so dass sie den Normalbetrieb der Slave-Stufe nicht beeinflussen. 1/2Vcc wird verwendet, um beim Schreiben in die MTJ-Vorrichtungen zu helfen, und es kann nicht verwendet werden, um den Logikzustand an den Knoten N0 und N1 aufrechtzuerhalten, wie im Fall des Flipflops 130.
  • Wenn Sleep aktiviert ist (d. h. wenn das Signal Sleep logisch hoch ist), wird die MTJ1-Vorrichtung zur Linken auf den parallelen Zustand (oder Zustand mit einem niedrigen Widerstandswert RL) programmiert. Die MTJ2-Vorrichtung zur Rechten wird auf den antiparallelen Zustand (oder Zustand mit einem hohen Widerstandswert RH) programmiert, wenn in der Slave-Stufe gespeicherte Daten ”1” sind (d. h. der N1-Knoten speichert ”1”). Der Begriff ”parallele Orientierung” oder ”parallel” in Zusammenhang mit der MTJ-Vorrichtung betrifft sowohl gepinnte als auch feste magnetische Schichten mit ausgerichteten magnetischen Richtungen. Der Begriff ”antiparallele Orientierung” oder ”antiparallel” in Zusammenhang mit einer MTJ-Vorrichtung bezeichnet sowohl gepinnte als auch feste magnetische Schichten mit nicht ausgerichteten magnetischen Richtungen.
  • Wenn in der Slave-Stufe gespeicherte Daten ”0” sind (d. h. der N1-Knoten ”0” speichert), ist die MTJ1-Vorrichtung zur Linken im antiparallelen Zustand und ist die MTJ2-Vorrichtung zur Rechten im parallelen Zustand. Die Notwendigkeit, eine getrennte Leistungsversorgung zu allen sequenziellen Zellen zu leiten, macht das Implementieren der Flipflops 130 zu einer Herausforderung. Zusätzlich verbraucht der Retentions-Flipflop 140 im Schlafmodus noch Leckstrom. Überdies vergrößert die Verwendung zweier MTJ-Vorrichtungen die Gesamtfläche des Flipflops 140.
  • 1E zeigt einen traditionellen Retentions-Flipflop 150 mit zwei MTJ (magnetischen Tunnelübergängen). Der Flipflop 140 benötigt 1/2Vcc, um das Schreiben beider MTJ-Vorrichtungen in einem Schritt auszuführen, während der Flipflop 150 nicht 1/2Vcc benötigt, sondern den Schreibvorgang in zwei Schritten ausführt. Im ersten Schritt wird CNTRL auf hoch gesetzt und dann auf niedrig gesetzt. 1F zeigt eine Auftragung 160, welche den Betrieb des traditionellen Retentions-Flipflops 150 aus 1E zeigt. Es wird darauf hingewiesen, dass jene Elemente aus den 1E–F, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Eine Auftragung 160 zeigt viele übereinander angeordnete Wellenformen. Jede Wellenform hat ihre eigene y-Achse, welche eine Spannung von 0 bis VDD ist. Hier ist die x-Achse die Zeit. Die Auftragung 160 ist in drei Abschnitte unterteilt, nämlich SPEICHERN, SLEEP und WIEDERHERSTELLEN. Die Auftragung 160 zeigt das Spannungssignalverhalten an den Knoten VDD, CLK (d. h. Clock oder Clock_d), SEL, CTRL, A, B, S1, S2 und die in den MTJ1- und MTJ2-Vorrichtungen gespeicherten Spannungen.
  • Während des Normalbetriebs sind die SEL- und CTRL-Leitungen auf den niedrigen Pegel getrieben. Dadurch sind die Durchlasstransistoren MN1 und MN2, die mit der gepinnten Schicht der MTJ-Vorrichtungen (d. h. der MTJ1- und MTJ2-Vorrichtungen) verbunden sind, gesperrt und wirkt der Flipflop 150 wie ein retentionsfreier Standard-Flipflop. Als nächstes wird für das Speichern des Zustands des Flipflops 150 (d. h. des Zustands der Knoten A und B) in den MTJ-Vorrichtungen angenommen, dass der Knoten A eine ”0” speichert und der Knoten B eine ”1” speichert. Zuerst werden die Durchlasstransistoren MN1 und MN2 durch Verbinden der SEL-Leitung mit der Leistungsversorgung (d. h. VDD) durchgeschaltet, wird Clock_d (CLK) geschaltet (d. h. Clock_d = ”0”) und wird die CTRL-Leitung auf den hohen Pegel getrieben, wie in 1F dargestellt ist.
  • Dies führt dazu, dass der Strom von der CTRL-Leitung zum Knoten A fließt, was dazu führt, dass ”0” geschrieben wird oder der MTJ-Vorrichtungswiderstand von antiparallel zu parallel, nämlich zum Betrieb der MTJ1-Vorrichtung, geändert wird (unter der Annahme, dass die MTJ1-Vorrichtung anfänglich im antiparallelen Zustand ist). Im nächsten Schritt wird die CTRL-Leitung auf den niedrigen Zustand getrieben, wobei die SEL-Leitung auf dem hohen Pegel gehalten wird. Nun fließt der Strom vom Knoten B zur CTRL-Leitung, wodurch der Zustand der MTJ2-Vorrichtung zum antiparallelen Zustand oder zum Zustand mit einem hohen Widerstand gewechselt wird, was zu einem ”1”-Schreibvorgang führt.
  • Nach dem Speichern des Zustands wird die Versorgung geschaltet, und das System tritt in den Schlafzustand ”Sleep” ein. Die Verwendung eines NMOS-basierten Durchlasstransistors führt zu wirksamen ”0”-Schreibvorgängen, weil NMOS ein starker Leiter von ”0” ist. Der ”1”-Schreibvorgang leidet jedoch an einer Source-Degeneration im MTJ-Flipflop 150, weshalb eine erhebliche Erhöhung der Größe beider Durchlasstransistoren sowie der Pull-up-PMOS-Transistoren des Slave-Latches erforderlich ist, wodurch die Leistungsaufnahme beeinflusst wird und der Flipflop 150 während des Normalbetriebs verzögert wird.
  • Für das Wiederherstellen von Daten wird die SEL-Leitung zuerst mit der Leistungsversorgung (d. h. VDD) verbunden. Dann wird die Versorgungsspannung rampenförmig von ”0” auf VDD erhöht, wobei CTRL und CLK niedrig gehalten werden. Dieser Vorgang leitet das Laden der Knoten A und B auf VDD durch die Pull-up-PMOS-Transistoren der Slave-Stufe ein. Gleichzeitig werden diese Knoten (A und B) durch die differenziellen Ströme entladen, die durch die MTJ-Vorrichtungen fließen. Weil der Widerstand der MTJ1-Vorrichtung niedrig ist und jener der MTJ2-Vorrichtung hoch ist, ist die Spannung des Knotens B höher als jene des Knotens A. Daher wird der Knoten B auf VDD geladen und wird der Knoten A an Masse gelegt.
  • Einer der Nachteile von 1E ist die Empfindlichkeit für Variationen. Wenn die Versorgungsspannung von ”0” auf VDD gekippt wird, sind die Transistoren sehr empfindlich für Variationen bei niedrigen Spannungen, was zum Fehlschlagen des Wiederherstellungsvorgangs in deutlich unter 5σ (Sigma) der Variationen führt. Zusätzlich bewirkt die inhärente Asymmetrie im Slave-Latch, dass die Wiederherstellungsvorgänge selbst bei einer erheblichen Vergrößerung der Transistoren fehlschlagen. Ein weiterer Nachteil der Flipflops 140 und 150 sind niedrige Lese- und Schreibspielräume, weil ihre Slave-Stufen für das Schreiben in die MTJ-Vorrichtungen und das Lesen aus ihnen eine unbalancierte Struktur aufweisen.
  • Einige Ausführungsformen speichern den Zustand des Flipflops in einer mit der Slave-Stufe des Flipflops gekoppelten MTJ-Vorrichtung. Infolge der nicht flüchtigen Natur einer MTJ-Vorrichtung kann die Kernleistungsversorgung vollständig deaktiviert werden, und eine Immer-eingeschaltet-Leistungsversorgung ist nicht erforderlich. Gemäß einigen Ausführungsformen werden zwei MTJ-Vorrichtungen mit komplementären Zuständen verwendet, um die gespeicherten Daten mit einem robusten Spielraum gegen Variationen wiederherzustellen.
  • Einige Ausführungsformen stellen einen hohen Schreibstrom bei niedrigen Kernleistungsversorgungspegeln (beispielsweise bis hinab zu einer 0,7-V-Kernleistungsversorgung) bereit, weil sie zwei Transistoren und eine einzige MTJ-Vorrichtung für einen Speichervorgang in Reihe anordnen. Dies verringert die Zeit und die Energie, weil die Schreibzeit der MTJ-Vorrichtung exponentiell ansteigt, wenn der Strom verringert wird. Ferner machen es einige Ausführungsformen durch die Verwendung der existierenden Kernversorgung bei niedrigen Spannungen (beispielsweise bis hinab zu 0,7 V) unnötig, eine zusätzliche Leistungsversorgung zuzuleiten oder Zeit und Energie zu verschwenden, um die Kernversorgung vor einem Speichervorgang zu erhöhen. Einige Ausführungsformen verhindern eine Lesestörung während des Wiederherstellungsvorgangs durch Konfigurieren jeder MTJ-Vorrichtung in einem Reihenweg mit vier kleinen Vorrichtungen. Einige Ausführungsformen erreichen diese robusten Speicher- und Wiederherstellungsvorgänge unter Verwendung von MTJ-Vorrichtungswiderstandswerten (beispielsweise Einzel-kΩ-Bereich), die bei Herstellungsprozessen nach dem heutigen Stand der Technik praktisch verwendet werden.
  • Einige Ausführungsformen behalten die Kompatibilität mit existierenden Flipflop-Entwürfen bei. Beispielsweise verbindet eine Ausführungsform mit existierenden Signalen, die nach außen geleitet werden können (beispielsweise über einen Halteknoten und gepufferte Ausgangsknoten). Einige Ausführungsformen fügen nur eine Diffusionskapazität zum Halteknoten und eine kleine Gate-Kapazität zu den Pufferknoten hinzu, und die CLK-Q-Verzögerung ändert sich um einige Prozent.
  • Einige Ausführungsformen beschreiben variationstolerante Retentions-Flipflops auf der Grundlage von STT-MTJ-Vorrichtungen, welche über Kreuz geschaltete PMOS-Transistoren verwenden, um Speicher-/Wiederherstellungsvorgänge zu verbessern. Das Schreiben von Daten in eine MTJ-Vorrichtung ist inhärent asymmetrisch mit ”Schreiben von 1” (d. h. Ändern des MTJ-Vorrichtungswiderstands von parallel zu antiparallel), wobei infolge der Vorrichtungsphysik ein höherer Strom als bei ”Schreiben von 0” (d. h. Ändern des MTJ-Vorrichtungswiderstands von antiparallel zu parallel) erforderlich ist. Ferner verwenden traditionelle Entwürfe NMOS-Durchlass-(d. h. Wähl)-Transistoren, die infolge des Source-Degenerationsproblems den ”1”-Schreibvorgang weiter verschlechtern. Einige Ausführungsformen koppeln über Kreuz geschaltete PMOS-Transistoren mit einer MTJ-Vorrichtung, um den ”1”-Schreibvorgang zu verbessern. Gemäß einigen solchen Ausführungsformen wird die gepinnte Schicht der MTJ-Vorrichtung mit der VDD-Versorgung gekoppelt.
  • Für den Wiederherstellungsvorgang beschreiben einige Ausführungsformen ein Wiederherstellungsschema, das denselben über Kreuz geschalteten PMOS als Vorleseverstärker ausnutzt. Einige Ausführungsformen verwenden ein Wiederherstellungsschema, welches Folgendes umfasst: einen Vorlade-, einen Vorlese- und einen Rückschreibvorgang. Gemäß einer Ausführungsform beinhaltet der Vorladevorgang das Vorladen interner Knoten des Slave-Latches. Gemäß einer Ausführungsform verwendet der Vorlesevorgang die über Kreuz geschalteten PMOS-Transistoren zum Vorlesen der in den MTJ-Vorrichtungen gespeicherten Daten. Gemäß einer Ausführungsform werden beim Rückschreibvorgang die gelesenen Werte durch Durchschalten der Zugriffstransistoren in den Slave-Latch zurückgeschrieben.
  • Die 2A–B zeigen Auftragungen (200 und 220), welche Leistungseinsparungen im C6-Leistungszustand unter Verwendung traditioneller Speicherschaltungen zeigen. Der C6-Leistungszustand ist einer der Zustände, die in Advanced Configuration and Power Interface (ACPI), Ausgabe 5.0, veröffentlicht am 23. November 2011, beschrieben sind. Der C6-Leistungszustand wird für Beispielszwecke verwendet. Die Ausführungsformen speichern auch für andere Leistungszustände mehr Leistung als bekannte Retentionsvorrichtungen.
  • Hier ist die x-Achse die Zeit und ist die y-Achse der Leistungspegel. Die Gesamtleistung wird in zwei Hauptkategorien unterteilt, nämlich AKTIV und LECK. Für jede der Auftragungen ist der Leistungsverbrauch für vier Schritte – A–D dargestellt. Der erste Schritt ist der Normalbetrieb (NORMALBETRIEB), wobei der Flipflop oder Latch im Nicht-Schlafmodus (d. h. im aktiven Modus) arbeitet. Der zweite Schritt ist der Speichervorgang (SPEICHERN (B)), worin Daten gespeichert werden, bevor der Flipflop oder Latch im Niederleistungsmodus arbeitet. Der dritte Schritt ist der C6-Leistungszustand (C6 LEISTUNG (C)), wobei die Hauptversorgung für den Flipflop oder Latch ausgeschaltet wird. Der vierte Schritt ist der Wiederherstellungsvorgang (WIEDERHERSTELLEN (D)), worin gespeicherte Daten wiederhergestellt werden, nachdem der C6-Leistungszustand endet.
  • Die Auftragung 200 zeigt den Leistungsverbrauch für eine existierende C6-Zustandsimplementation unter Verwendung von SRAM (Statischer Direktzugriffsspeicher). Für jeden Schritt wird Leistung verbraucht (d. h. im C6-Zustand wird Leckleistung verbraucht). Die Auftragung 220 zeigt den Leistungsverbrauch für einige der Ausführungsformen, die im Normalmodus, in den Speicher-/Wiederherstellungsmodi und im C6-Zustand arbeiten. Die Auftragung 220 zeigt, dass Speicher- und Wiederherstellungsvorgänge für einige Ausführungsformen vernachlässigbare Energie verbrauchen und während des C6-Zustands keine (oder im Wesentlichen keine) Leistung verbraucht wird.
  • In der folgenden Beschreibung werden zahlreiche Einzelheiten erörtert, um eine gründlichere Erklärung von Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Fachleute werden jedoch verstehen, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Einzelheiten verwirklicht werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Form eines Blockdiagramms statt in Einzelheiten dargestellt, um es zu vermeiden, dass Ausführungsformen der vorliegenden Offenbarung unklar werden.
  • Es sei bemerkt, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale durch Linien repräsentiert sind. Einige Linien können dicker sein, um mehr Signalwegkomponenten anzugeben, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzugeben. Diese Angaben sind nicht als einschränkend vorgesehen. Vielmehr werden die Linien in Verbindung mit einer oder mehreren als Beispiel dienenden Ausführungsformen verwendet, um das Verständnis einer Schaltung oder einer logischen Einheit zu erleichtern. Jedes repräsentierte Signal kann, wie durch Entwurfsanforderungen oder -präferenzen vorgeschrieben wird, tatsächlich ein oder mehrere Signale umfassen, die sich in einer Richtung bewegen können und durch ein Signalschema eines geeigneten Typs implementiert werden können.
  • In der gesamten Beschreibung und in den Ansprüchen bedeutet der Begriff ”verbunden” eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, ohne jegliche Zwischenvorrichtungen. Der Begriff ”gekoppelt” bedeutet entweder eine direkte elektrische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive Zwischenvorrichtungen. Der Begriff ”Schaltung” bedeutet eine oder mehrere passive und/oder aktive Komponenten, die dafür eingerichtet sind, miteinander zusammenzuwirken, um eine gewünschte Funktion bereitzustellen. Der Begriff ”Signal” bedeutet wenigstens ein Stromsignal, ein Spannungssignal oder ein Daten-/Taktsignal. Die Bedeutung von ”ein/eine/eines” und ”der/die/das” schließt Pluralreferenzen ein. Die Bedeutung von ”in” schließt ”in” und ”auf” ein.”
  • Der Begriff ”Skalierung” bezieht sich allgemein auf das Umwandeln eines Entwurfs (Schema und Layout) von einer Prozesstechnologie in eine andere Prozesstechnologie. Der Begriff ”Skalierung” bezieht sich allgemein auch auf das Verkleinern des Layouts und von Vorrichtungen innerhalb desselben Technologieknotens. Der Begriff ”Skalierung” kann sich auch auf das Einstellen (beispielsweise Verlangsamen) einer Signalfrequenz in Bezug auf einen anderen Parameter, beispielsweise den Leistungsversorgungspegel, beziehen. Die Begriffe ”im Wesentlichen”, ”nahezu”, ”in etwa”, ”nahe” und ”ungefähr” beziehen sich allgemein darauf, dass sie innerhalb von +/–20% eines Zielwerts liegen.
  • Sofern nichts anderes spezifiziert wird, gibt die Verwendung der Ordinaladjektive ”erster”, ”zweiter” und ”dritter” usw. zur Beschreibung eines gemeinsamen Objekts lediglich an, dass auf verschiedene Instanzen gleicher Objekte Bezug genommen wird, und sie sollen nicht implizieren, dass die so beschriebenen Objekte in einer zeitlichen, räumlichen, durch die Rangfolge festgelegten oder anderen gegebenen Sequenz vorliegen müssen.
  • Für die Zwecke der Ausführungsformen sind die Transistoren Metall-Oxid-Halbleiter-(MOS)-Transistoren, welche Drain-, Source-, Gate- und Bulk-Anschlüsse aufweisen. Die Transistoren umfassen auch Tri-Gate- und FinFet-Transistoren, zylindrische Gate-All-Around-Transistoren oder andere Vorrichtungen, die eine Transistorfunktionalität implementieren, wie Kohlenstoffnanoröhrchen oder Spintronic-Vorrichtungen. Source- und Drain-Anschlüsse können identische Anschlüsse sein und werden hier austauschbar verwendet. Fachleute werden verstehen, dass andere Transistoren, beispielsweise Bipolar-Sperrschichttransistoren – BJT PNP/NPN, BiCMOS, CMOS, eFET usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen. Der Begriff ”MN” gibt einen n-Transistor an (beispielsweise NMOS, NPN BJT usw.), und der Begriff ”MP” gibt einen p-Transistor (beispielsweise PMOS, PNP BJT usw.) an.
  • 3A zeigt eine Speicherstufe 300 einer sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass jene Elemente aus 3A, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, in einer ähnlichen Weise wie beschrieben arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. Um die Ausführungsformen nicht unklar zu machen, sind eine Slave-Stufe und zugeordnete Schaltungen dargestellt.
  • Gemäß einer Ausführungsform umfasst die Speicherstufe 300 eine Slave-Stufe 301, eine Wiederherstellungsschaltung 302 und eine Speicherschaltung 303. Die Slave-Stufe 301 kann eine traditionelle Slave-Stufe eines Flipflops sein. Hier umfasst die Slave-Stufe 301 Folgendes: ein TG, dass durch HAUPTCLK- und HAUPTCLKB-Signale steuerbar ist, und Inverter inv1, inv2, inv3, inv4 und inv5, wobei das HAUPTCLKB-Signal eine Umkehrung des HAUPTCLK-(Haupttakt)-Signals ist. Gemäß einer Ausführungsform werden die CLK- und CLKB-Signale durch ein NOR-Gatter und den Inverter inv5 erzeugt, wie gezeigt ist. Gemäß einer Ausführungsform empfängt das NOR-Gatter das WIEDERHERSTELLEN-Signal und das HAUPTCLKB-Signal und erzeugt ein CLK-(Takt)-Signal, das verwendet wird, um CLKB zu erzeugen (d. h. eine invertierte Version von CLK). TG empfängt ein Signal von einer Master-Stufe (nicht dargestellt). Der Inverter inv2 ist ein drei-Zustands-fähiger Inverter, der durch CLK- und CLKB-Signale gesteuert wird.
  • TG ist mit dem Knoten Q gekoppelt, der mit dem Ausgang des Inverters inv2 und Eingängen der Inverter inv1 und inv3 gekoppelt ist. Der Ausgang QB des Inverters inv3 ist mit dem Eingang des Inverters inv2 gekoppelt. Der Ausgang QBD des Inverters inv1 ist mit dem Eingang des Inverters inv4 gekoppelt. Der Ausgang des Inverters inv4 ist QD. Hier werden Bezeichnungen für Signale und Knoten austauschbar verwendet. Beispielsweise wird Q verwendet, um abhängig vom Satzzusammenhang das Signal Q oder den Knoten Q zu bezeichnen.
  • Gemäß einer Ausführungsform ist die Wiederherstellungsschaltung 302 mit dem Knoten Q gekoppelt und empfängt Signale WIEDERHERSTELLEN und WIEDERHERSTELLENB (wobei das Signal WIEDERHERSTELLENB eine Umkehrung des Signals WIEDERHERSTELLEN ist). Gemäß einer Ausführungsform ist die Speicherschaltung 303 mit dem Knoten QBD gekoppelt und empfängt Signale SPEICHERN und SPEICHERNB (wobei das Signal SPEICHERN eine Umkehrung des Signals SPEICHERNB ist).
  • Gemäß einer Ausführungsform sind während des Normalbetriebs (d. h. NORMALBETRIEB (A) aus 2B), WIEDERHERSTELLEN und SPEICHERN ”0” (d. h. logisch niedrig). Gemäß dieser Ausführungsform werden Daten zwischengespeichert, wenn HAUPTCLK = 1 ist, während TG für eine Eingabe von der Master-Stufe (d. h. TG ist eingeschaltet) transparent ist, wenn HAUPTCLK = 0 ist. Gemäß einer Ausführungsform wird, wenn eine Leistungssteuereinrichtung (beispielsweise eine Leistungssteuereinheit) einen Herunterfahrbefehl ausgibt, ein kurzer SPEICHERN-Zustand durch das SPEICHERN-Signal eingeleitet (d. h. SPEICHERN (B) aus 2B). Nach Abschluss des Speichervorgangs und nachdem Daten an den Knoten QBD und QD in den resistiven Speicherelementen der Speicherschaltung 303 gespeichert wurden, tritt die Slave-Stufe 301 in den Leistungseinsparungsmodus ein. In diesem Modus ist die Leistungszufuhr zu allen Vorrichtungen null oder sehr niedrig. Bei solchen Versorgungen verlieren typische Slave-Stufen Daten, gemäß dieser Ausführungsform werden die Daten jedoch durch die Speicherschaltung 303 gespeichert.
  • Gemäß dieser Ausführungsform wird keine Leckleistung verbraucht, weil alle Vorrichtungen ausgeschaltet sind und es keine Immer-eingeschaltet-Leistungsversorgung gibt.
  • Gemäß einer Ausführungsform wird, wenn die Slave-Stufe 301 kurz davor steht, den Niederleistungsmodus (beispielsweise Schlafmodus) zu verlassen, das WIEDERHERSTELLEN-Signal hoch, um die Wiederherstellungsschaltung 302 zu aktivieren, und wird das SPEICHERN-Signal niedrig, um die Speicherschaltung 303 zu deaktivieren. Gemäß einer Ausführungsform ist der Inverter inv2 mit drei Zuständen versehen, wenn das WIEDERHERSTELLEN-Signal hoch ist. Die Ausführungsform aus 3A stellt eine Erweiterung für existierende Slave-Stufenentwürfe bereit, d. h. der kritische Weg in der Slave-Stufe 301 wird für alle praktischen Zwecke nicht beeinflusst.
  • Gemäß einer Ausführungsform verbraucht die Wiederherstellungsschaltung 302 sehr wenig Energie, wie durch WIEDERHERSTELLEN (D) aus 2B angegeben ist. Gemäß einer Ausführungsform stellt die Wiederherstellungsschaltung 302 den Dateninhalt für den Knoten Q wieder her und stellt inv3 den Dateninhalt für den Knoten QB wieder her. Gemäß einer Ausführungsform tritt die Slave-Stufe, nachdem Daten wieder am Knoten Q gespeichert wurden, in den Normalbetrieb ein (wie durch NORMALBETRIEB (A)) dargestellt ist. Eine Ausführungsform der Speicherschaltung 303 wird mit Bezug auf die 4A–C erörtert. Eine Ausführungsform der Wiederherstellungsschaltung 302 wird mit Bezug auf 5 erörtert.
  • 3B zeigt eine sequenzielle Einheit 320 mit Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass jene Elemente aus 3B, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. Die Ausführungsform aus 3B wird mit Bezug auf 1D beschrieben.
  • Um die Ausführungsform nicht unklar zu machen, werden die Unterschiede zwischen 1D und 3B mit Bezug auf 3A erörtert. Gemäß einer Ausführungsform ist an Stelle der MTJ1-Vorrichtung, der MTJ2-Vorrichtung und der Durchlasstransistoren MN1 und MN2 aus 1D die Wiederherstellungsschaltung 302 mit dem Knoten N0 gekoppelt und ist die Speicherschaltung 303 mit den Knoten N1 und Out gekoppelt.
  • Gemäß einer Ausführungsform sind während des Normalbetriebs (d. h. NORMALBETRIEB (A) in 2B) WIEDERHERSTELLEN und SPEICHERN ”0” (d. h. logisch niedrig). Gemäß dieser Ausführungsform werden, wenn Clock = 1 ist, Daten zwischengespeichert, während, wenn Clock = 0 ist, TG2 für die Eingabe von der Master-Stufe transparent ist (d. h. TG2 eingeschaltet ist). Gemäß einer Ausführungsform wird, wenn eine Leistungssteuereinrichtung (beispielsweise eine Leistungssteuereinheit) einen Herunterfahrbefehl ausgibt, ein kurzer SPEICHERN-Zustand durch das SPEICHERN-Signal eingeleitet (d. h. SPEICHERN (B) aus 2B. Nach Abschluss des Speichervorgangs und nachdem Daten an den Knoten N1 und Out in den resistiven Speicherelementen der Speicherschaltung 303 gespeichert wurden, tritt die Slave-Stufe des Flipflops 320 in den Leistungseinsparungsmodus ein. Hier weist die Slave-Stufe die Inverter inv6, inv7 und inv8 sowie TG2 auf. In diesem Modus ist die Leistungszufuhr zu allen Vorrichtungen null oder sehr niedrig. Bei solchen Versorgungen verlieren typische Slave-Stufen Daten, gemäß dieser Ausführungsform werden die Daten jedoch durch die Speicherschaltung 303 gespeichert.
  • Gemäß dieser Ausführungsform wird keine Leckleistung verbraucht, weil alle Vorrichtungen ausgeschaltet sind und es keine Immer-eingeschaltet-Leistungsversorgung gibt. Gemäß einer Ausführungsform wird, wenn die Slave-Stufe kurz davor steht, den Niederleistungsmodus (beispielsweise Schlafmodus) zu verlassen, das WIEDERHERSTELLEN-Signal hoch, um die Wiederherstellungsschaltung 302 zu aktivieren, und wird das SPEICHERN-Signal niedrig, um die Speicherschaltung 303 zu deaktivieren. Gemäß einer Ausführungsform verbraucht die Wiederherstellungsschaltung 302 sehr wenig Energie, wie durch WIEDERHERSTELLEN (D) aus 2B angegeben ist. Gemäß einer Ausführungsform stellt die Wiederherstellungsschaltung 302 den Dateninhalt am Knoten N0 wieder her, während der Inverter inv6 den Dateninhalt am Knoten N1 wiederherstellt. Gemäß einer Ausführungsform tritt die Slave-Stufe, nachdem Daten wieder an den Knoten N0 und N1 gespeichert wurden, in den Normalbetrieb ein (wie durch NORMALBETRIEB (A) dargestellt ist).
  • Die 4A–C zeigen eine Speicherschaltung (beispielsweise die Speicherschaltung 303), die von der Speicherstufe der sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente verwendet wird, gemäß einer Ausführungsform der Offenbarung. Gemäß dieser Ausführungsform wird keine Halb-Vcc-Erzeugung verwendet, wie sie vom Flipflop 140 aus 1D benötigt wird.
  • Gemäß einer Ausführungsform umfasst die Speicherschaltung (400, 420 und 430 zusammen) Logikgatter, beispielsweise die NAND-Gatter NAND1 und NAND2, welche das QB&SPEICHERN-Signal und das QD&SPEICHERN-Signal erzeugen. Gemäß dieser Ausführungsform empfängt NAND1 die Eingangssignale QD und SPEICHERNB, während NAND2 die Eingangssignale QBD und SPEICHERNB empfängt. Gemäß einer Ausführungsform umfasst die Speicherschaltung ferner p-Transistoren MP1 und MP2 und n-Transistoren MN1 und MN2 sowie eine MTJ1-Vorrichtung.
  • Gemäß einer Ausführungsform ist der Source-Anschluss von MP1 (auch als erster p-Transistor bezeichnet) mit der Leistungsversorgung (beispielsweise VDD) gekoppelt, ist der Drain-Anschluss von MP1 mit dem Knoten n1 gekoppelt (d. h. dem Drain-Anschluss von MN1) und wird der Gate-Anschluss von MP1 durch das QB&SPEICHERN'-Signal gesteuert, wobei QB&SPEICHERN' eine Umkehrung des QB&SPEICHERN-Signals ist. Gemäß einer Ausführungsform ist der Source-Anschluss von MN1 (auch als erste n-Vorrichtung bezeichnet) an Masse gelegt, ist der Drain-Anschluss von MN1 mit dem Knoten n1 gekoppelt (d. h. dem Drain-Anschluss von MP1), und wird der Gate-Anschluss durch das QD&SPEICHERN-Signal von NAND2 gesteuert.
  • Gemäß einer Ausführungsform ist der Source-Anschluss von MP2 (auch als zweiter p-Transistor bezeichnet) mit der Leistungsversorgung (beispielsweise VDD) gekoppelt, ist der Drain-Anschluss von MP2 mit dem Knoten n2 gekoppelt (d. h. dem Drain-Anschluss von MN2), und wird der Gate-Anschluss von MP2 durch das QD&SPEICHERN'-Signal gesteuert, wobei QD&SPEICHERN' eine Umkehrung des QD&SPEICHERN-Signals ist. Gemäß einer Ausführungsform ist der Source-Anschluss von MN2 (auch als zweite n-Vorrichtung bezeichnet) an Masse gelegt, ist der Drain-Anschluss von MN2 mit dem Knoten n2 gekoppelt (d. h. dem Drain-Anschluss von MP2), und wird der Gate-Anschluss durch das QB&SPEICHERN-Signal von NAND1 gesteuert.
  • Gemäß einer Ausführungsform ist die MTJ1-Vorrichtung zwischen die Knoten n1 und n2 geschaltet, so dass die freie Schicht (d. h. FREI1) der MTJ1-Vorrichtung mit dem Knoten n1 gekoppelt ist, während die feste Schicht (d. h. GEPINNT1) der MTJ1-Vorrichtung mit dem Knoten n2 gekoppelt ist. Tabelle 421 zeigt den Betrieb der MTJ1-Vorrichtung. Wenn die magnetischen Richtungen der freien Schicht und der festen Schicht der MTJ1-Vorrichtung ausgerichtet sind, hat die MTJ1-Vorrichtung einen niedrigen Widerstand, was nach einem Speichervorgang geschieht, wobei Q = 1 ist (d. h. die MTJ1-Vorrichtung speichert einen hohen Logikzustand am Knoten Q).
  • Wenn die magnetischen Richtungen der freien Schicht und der festen Schicht der MTJ1-Vorrichtung nicht ausgerichtet sind, hat die MTJ1-Vorrichtung einen hohen Widerstand, was nach einem Speichervorgang geschieht, wobei Q = 0 ist (d. h. die MTJ1-Vorrichtung speichert einen niedrigen Logikzustand am Knoten Q). Für eine MTJ-Vorrichtung wird ein hoher Strom angewendet, um in die MTJ-Vorrichtung zu schreiben, und wird ein kleinerer Strom angewendet, um aus der MTJ-Vorrichtung zu lesen. Der hohe Strom ist klein genug, um eine Zerstörung mit der MTJ-Vorrichtung gekoppelter Vorrichtungen und der MTJ-Vorrichtung selbst zu vermeiden. Gemäß einer Ausführungsform kann der Strom durch Einstellen der Größe (d. h. W/L) der Vorrichtungen MP1, MP2, MP3, MP4, MN1, MN2, MN3 und MN4 gesteuert werden, so dass der Strom groß genug ist, um in die MTJ-Vorrichtung zu schreiben, jedoch keinen Durchbruch der MTJ-Vorrichtung bewirkt. Die Größen können asymmetrisch sein, um verschiedenen NMOS/PMOS-Stärken und Schreibdatenwerten Rechnung zu tragen. Gemäß einer Ausführungsform kann der Strom durch Einstellen des Spannungspegels der Steuersignale für MP1, MP2, MP3, MP4, MN1, MN2, MN3, MN4 gesteuert werden, so dass die Vorrichtungen nicht im Sättigungsmodus arbeiten. Gemäß einer Ausführungsform kann der Strom durch Einstellen des Spannungspegels des mit der Source-Elektrode der Vorrichtungen MP1, MP2, MP3 oder MP4 verbundenen Versorgungssignals gesteuert werden.
  • Gemäß einer Ausführungsform umfasst die Speicherschaltung ferner p-Transistoren MP3 und MP4 und n-Transistoren MN3 und MN4 sowie eine MTJ2-Vorrichtung. Gemäß einer Ausführungsform ist der Source-Anschluss von MP3 (auch als dritter p-Transistor bezeichnet) mit der Leistungsversorgung (beispielsweise VDD) gekoppelt, ist der Drain-Anschluss von MP3 mit dem Knoten n3 gekoppelt (d. h. dem Drain-Anschluss von MN3) und wird der Gate-Anschluss von MP3 durch das QB&SPEICHERN'-Signal gesteuert. Gemäß einer Ausführungsform ist der Source-Anschluss von MN3 (auch als dritte n-Vorrichtung bezeichnet) an Masse gelegt, ist der Drain-Anschluss von MN3 mit dem Knoten n3 gekoppelt (d. h. dem Drain-Anschluss von MP3) und wird der Gate-Anschluss durch das QD&SPEICHERN-Signal von NAND2 gesteuert.
  • Gemäß einer Ausführungsform ist der Source-Anschluss von MP4 (auch als vierter p-Transistor bezeichnet) mit der Leistungsversorgung (beispielsweise VDD) gekoppelt, ist der Drain-Anschluss von MP4 mit dem Knoten n4 (d. h. dem Drain-Anschluss von MN4) gekoppelt und wird der Gate-Anschluss von MP4 durch das QD&SPEICHERN'-Signal gesteuert. Gemäß einer Ausführungsform ist der Source-Anschluss von MN4 (auch als zweite n-Vorrichtung bezeichnet) an Masse gelegt, ist der Drain-Anschluss von MN4 mit dem Knoten n4 gekoppelt (d. h. dem Drain-Anschluss von MP4) und wird der Gate-Anschluss durch das QB&SPEICHERN-Signal von NAND1 gesteuert.
  • Gemäß einer Ausführungsform ist die MTJ2-Vorrichtung zwischen die Knoten n3 und n4 geschaltet, so dass die freie Schicht (d. h. FREI2) der MTJ2-Vorrichtung mit dem Knoten n4 gekoppelt ist, während die feste Schicht (d. h. GEPINNT2) der MTJ2-Vorrichtung mit dem Knoten n3 gekoppelt ist. Tabelle 431 zeigt den Betrieb der MTJ2-Vorrichtung. Wenn die magnetischen Richtungen der freien Schicht und der festen Schicht der MTJ2-Vorrichtung ausgerichtet sind, hat die MTJ2-Vorrichtung einen niedrigen Widerstand, was nach einem Speichervorgang geschieht, wobei Q = 0 ist (d. h. die MTJ2-Vorrichtung speichert einen niedrigen Logikzustand am Knoten Q). Wenn die magnetischen Richtungen der freien Schicht und der festen Schicht der MTJ2-Vorrichtung nicht ausgerichtet sind, hat die MTJ2-Vorrichtung einen hohen Widerstand, was nach einem Speichervorgang geschieht, wobei Q = 1 ist (d. h. die MTJ2-Vorrichtung speichert einen niedrigen Logikzustand am Knoten Q).
  • Gemäß einer Ausführungsform speichern die beiden speicherresistiven Speicherstrukturen, nämlich die MTJ1-Vorrichtung und die MTJ2-Vorrichtung, den Wert der Slave-Stufe. Falls beispielsweise Q = 1 ist, QD = 1 ist und SPEICHERN = 1 ist, QD&SPEICHERN' = 0 ist und QD&SPEICHERN = 1 ist, sendet die Speicherschaltung 303 (d. h. 400, 420 und 430 zusammen) einen Strom durch die Vorrichtungen MTJ1 und MTJ2, so dass sie einen niedrigen Widerstand ”Niedrig R” und einen hohen Widerstand ”Hoch R” in die MTJ1-Vorrichtung bzw. die MTJ2-Vorrichtung schreibt. Gemäß einer Ausführungsform werden, damit die Schaltung 420 eine ”Null” speichert, MP1 und MN2 eingeschaltet, wodurch bewirkt wird, dass ein Strom über die MTJ1-Vorrichtung von MP nach MN2 fließt.
  • Gemäß einer Ausführungsform werden, damit die Schaltung 420 eine ”Eins” speichert, MP2 und MN1 eingeschaltet, wodurch bewirkt wird, dass ein Strom über die MTJ1-Vorrichtung von MP2 nach MN1 fließt. Gemäß einer Ausführungsform werden, damit die Schaltung 430 eine ”Eins” speichert, MP4 und MN3 eingeschaltet, wodurch bewirkt wird, dass ein Strom über die MTJ2-Vorrichtung von MP4 nach MN3 fließt. Gemäß einer Ausführungsform werden, damit die Schaltung 430 eine ”Null” speichert, MP3 und MN4 eingeschaltet, wodurch bewirkt wird, dass ein Strom über die MTJ2-Vorrichtung von MP3 nach MN4 fließt.
  • Gemäß einer Ausführungsform können Vorrichtungen in 430 aus der Speicherschaltung entfernt werden, d. h. die Speicherschaltung weist die Schaltungen 400 und 420 ohne die Schaltung 430 auf. Gemäß einer Ausführungsform können Vorrichtungen in 500 aus der Wiederherstellungsschaltung entfernt werden, d. h. die Wiederherstellungsschaltung weist die Vorrichtungen MN1, MP1 und MTJ1 ohne die Vorrichtungen MN2, MP2 und MTJ2 auf. Gemäß einer Ausführungsform ist die Schaltung 430 in die Speicherschaltung (mit den Schaltungen 400 und 420) aufgenommen, um den Schreibspielraum zu verbessern (d. h. hinzuzufügen). Gemäß einer Ausführungsform weist die Schaltung 500 die Vorrichtungen MN2, MP2 und MTJ2 auf, um den Wiederherstellungsspielraum zu verbessern (d. h. hinzuzufügen).
  • Gemäß einer Ausführungsform gibt es für das Schreiben in jede MTJ-Vorrichtung einen Gesamtstapel aus einer MTJ-Vorrichtung und zwei Transistoren, wodurch ausreichende Schreibströme gewährleistet werden. Eine technische Wirkung einer solchen Topologie besteht darin, dass dadurch ein Betrieb bei niedrigen Versorgungsspannungen (beispielsweise bis hinab zu einer Versorgungsspannung von 0,7 V) ermöglicht wird. Gemäß einer Ausführungsform können weitere Vorrichtungen im Schreibstromweg die Speicherzeit exponentiell erhöhen, wodurch wiederum die im Speicherzustand dissipierte Energie erhöht wird (d. h. WIEDERHERSTELLEN (D) in 2B. Gemäß einer Ausführungsform speichern die MTJ-Vorrichtugnen (d. h. die Vorrichtungen MTJ1 und MTJ2), wenn die Kernversorgung vollkommen abgeschaltet wird, die Zustandsinformationen magnetisch, wodurch Nichtflüchtigkeit und Immunität gegen Soft-Fehler bereitgestellt wird.
  • 5 zeigt eine Wiederherstellungsschaltung 500 (beispielsweise Wiederherstellungsschaltung 302), welche von der Speicherstufe der sequenziellen Einheit mit Retention unter Verwendung resistiver Elemente verwendet wird, gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass jene Elemente aus 5, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, in einer ähnlichen Weise wie beschrieben arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. 5 wird mit Bezug auf 3A erklärt.
  • Gemäß einer Ausführungsform umfasst die Wiederherstellungsschaltung 500 Folgendes: p-Vorrichtungen MP1 und MP2, n-Vorrichtungen MN1 und MN2 und MTJ1- und MTJ2-Vorrichtungen. Gemäß einer Ausführungsform ist der Source-Anschluss von MP1 mit der Leistungsversorgung gekoppelt, ist der Drain-Anschluss von MP1 mit der freien Schicht (d. h. FREI1) der MTJ1-Vorrichtung gekoppelt und ist der Gate-Anschluss von MP1 durch das WIEDERHERSTELLENB-Signal steuerbar, wobei WIEDERHERSTELLENB eine Umkehrung des WIEDERHERSTELLEN-Signals ist. Gemäß einer Ausführungsform ist der Source-Anschluss von MP2 mit der festen Schicht (d. h. GEPINNT1) der MTJ1-Vorrichtung gekoppelt, ist der Drain-Anschluss von MP2 mit dem Knoten Q aus 3A gekoppelt und ist der Gate-Anschluss von MP2 durch das WIEDERHERSTELLENB-Signal steuerbar.
  • Gemäß einer Ausführungsform ist der Source-Anschluss von MN1 an Masse gelegt, ist der Drain-Anschluss von MN1 mit der festen Schicht (d. h. GEPINNT2) der MTJ2-Vorrichtung gekoppelt und ist der Gate-Anschluss von MN1 durch das WIEDERHERSTELLEN-Signal steuerbar. Gemäß einer Ausführungsform ist der Source-Anschluss von MN2 mit der freien Schicht (d. h. FREI2) der MTJ2-Vorrichtung gekoppelt, ist der Drain-Anschluss von MN2 mit dem Knoten Q aus 3A gekoppelt und ist der Gate-Anschluss von MN2 durch das WIEDERHERSTELLEN-Signal steuerbar.
  • Gemäß einer Ausführungsform stellen die MTJ-Vorrichtungen (d. h. die Vorrichtungen MTJ1 und MTJ2 der Wiederherstellungsschaltung 500), wenn die Kernversorgung wieder hochfährt, die Daten in der Slave-Stufe wieder her. Gemäß dieser Ausführungsform ist der wiederhergestellte Knoten mit dem internen Knoten Q der Slave-Stufe 301 verbunden. Gemäß einer Ausführungsform wird HAUPTCLK auf eine logische 1 gesetzt und werden CLK und CLKB durch den Wiederherstellungszustand geschaltet, wodurch bewirkt wird, dass beide Treiber-Gate (inv2 und TG) schweben. Gemäß einer Ausführungsform verhält sich die Wiederherstellungsschaltung 500 wie ein resistiver Teiler mit zwei MTJ-Vorrichtungen, zwei n-Transistoren und zwei p-Transistoren, die in Reihe geschaltet sind. Die Teilung geschieht mit einem ausreichenden Spielraum (beispielsweise etwa VDD/3), um die über Kreuz geschalteten Halte-Inverter inv2 und inv3 der Slave-Stufe 301 zuverlässig auf den Wiederherstellungsdatenwert zu schalten.
  • Gemäß einer Ausführungsform erreicht die Wiederherstellungsschaltung 500 einen Sechs-Sigma-Wiederherstellungsspielraum, wenn alle vier MOS-Vorrichtungen und beide MTJ-Vorrichtungen eine Prozessvariation in einem typischen hochentwickelten CMOS-Prozess erfahren. Gemäß einer Ausführungsform nimmt in einer langsamen Prozessecke (oder bei Hoch-Vt-Vorrichtungen) der Wiederherstellungsspielraum zu, weil die mittlere n-Vorrichtung MN2 oder die p-Vorrichtung MP2, die der MTJ-Vorrichtung im hohen Widerstandszustand am nächsten liegt, einen niedrigeren Vgs-Wert sieht als jene in der anderen Hälfte, wodurch der Wiederstand dieser Hälfte des resistiven Teilers weiter erhöht wird.
  • Beim Wiederherstellen einer ”Eins” tritt das Risiko des Schreibens einer ”Null” (d. h. einer Lesestörung) auf. Die Ausführungsform aus 5 verringert das Risiko einer Lesestörung. Gemäß einer Ausführungsform sind, weil der Wiederherstellungsweg aus zwei MTJ-Vorrichtungen und kleinen in Reihe geschalteten n- und p-Vorrichtungen besteht, die Ströme sicher niedriger (beispielsweise zwei- oder viermal niedriger) als im Schreibweg.
  • 6 zeigt eine Auftragung 600 eines Wiederherstellungsvorgangs unter Verwendung der Wiederherstellungsschaltung gemäß einer Ausführungsform der Offenbarung. Es wird darauf hingewiesen, dass jene Elemente aus 6, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Hier ist die x-Achse die Zeit und ist die y-Achse die Spannung. Die Auftragung 600 weist vier Auftragungen auf, nämlich 601, 602, 603 und 604. Die Auftragung 601 zeigt die rampenförmige Änderung der Leistungsversorgung VCC (hier auch als VDD bezeichnet). Die Auftragung 602 zeigt das Aktivieren des Wiederherstellungsvorgangs durch einen WIEDERHERSTELLEN-Signalimpuls. Hier beginnt der Wiederherstellungsvorgang, wenn das WIEDERHERSTELLEN-Signal von null (d. h. einem niedrigen Logikzustand) zu hoch übergeht, und er endet dann, nachdem das WIEDERHERSTELLEN-Signal von hoch zu niedrig übergegangen ist.
  • Die Auftragung 603 zeigt zwei Wellenformen, nämlich 603a und 603b, welche Spannungen am Knoten Q sind, wenn die Wiederherstellungsschaltung 500 eine ”Eins” bzw. eine ”Null” wiederherstellt. Die Wellenform 603a zeigt, dass die Spannung am Knoten Q während der Pulsbreite der WIEDERHERSTELLEN-Wellenform in der Auftragung 602 auf etwa 2/3Vcc ansteigt. Bei diesem Beispiel sind die wiederhergestellten Daten ”Eins”. Nachdem der Wiederherstellungsvorgang abgelaufen ist (d. h. die WIEDERHERSTELLEN-Wellenform von hoch zu niedrig übergeht), bewirkt die Slave-Stufe 301, dass der Knoten Q vom 2/3-Vcc-Pegel auf den Vcc-Pegel (d. h. eine logische Eins) ansteigt.
  • Die Wellenform 603b zeigt, dass die Spannung am Knoten Q während der Pulsbreite der WIEDERHERSTELLEN-Wellenform in der Auftragung 602 auf etwa 1/3Vcc ansteigt. Bei diesem Beispiel sind die wiederhergestellten Daten ”null”. Nach Ablauf des Wiederherstellungsvorgangs (d. h. die WIEDERHERSTELLEN-Wellenform geht von hoch zu niedrig über) bewirkt die Slave-Stufe 301, dass der Knoten Q vom 1/3-Vcc-Pegel auf den Massepegel absinkt (d. h. einen niedrigen Logikzustand). Die Auftragung 603 zeigt auch, dass sich die Wiederherstellungsspannung in viel weniger als 1 ns stabilisiert, was eine ausreichend kurze Zeit ist, um das Schreiben der MTJ-Vorrichtung zu vermeiden. Auf 6 zurück verweisend sei bemerkt, dass die Auftragung 604 zwei Wellenformen, nämlich 604a und 604b, zeigt, welche Spannungen am Knoten QB der Slave-Stufe 301 sind. Hier ist die Wellenform 604b die Spannung am Knoten QB, wenn eine ”Eins” am Knoten Q wiederhergestellt wird. Die Wellenform 604a ist die Spannung am Knoten QB, wenn eine ”Null” am Knoten Q wiederhergestellt wird.
  • 7 zeigt eine Speicherstufe 700 einer sequenziellen Einheit mit differenzieller Retention unter Verwendung resistiver Elemente gemäß einer Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 7, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Der zusätzliche Flächenbedarf für zusätzliche Vorrichtungen in einem Flipflop ist verglichen mit der Anfangsfläche eines Scan-Flops gering. Zusätzliche MTJ-Vorrichtungen benötigen auch eine minimale Fläche, weil sie zwischen Metallschichten (beispielsweise den Metallschichten M2 und M4) gedruckt sind und so keine Vorrichtungsfläche verbrauchen. Gemäß einer Ausführungsform können zusätzliche MTJ-Vorrichtungen und/oder andere Vorrichtungen hinzugefügt werden, um einen zusätzlichen Wiederherstellungsspielraum zu gewährleisten. Gemäß einer Ausführungsform können für einen einfacheren Entwurf MTJ-Vorrichtungen und/oder andere Vorrichtungen entfernt werden, falls Spielraum geopfert werden kann.
  • Die Ausführungsform aus 7 erreicht zusätzliche zwei Sigma an Wiederherstellungsspielraum durch Hinzufügen zusätzlicher MTJ-Vorrichtungen für den zweiten Inverter in der Haltezelle der Slave-Stufe 301. Die Ausführungsform aus 7 wird mit Bezug auf 3A erklärt. Um die Ausführungsformen nicht unverständlich zu machen, werden Unterschiede zwischen 3A und 7 erörtert. Gemäß einer Ausführungsform umfasst der Speicherzustand 700 eine zweite Wiederherstellungsschaltung 702 und eine zweite Speicherschaltung 703 (wobei die erste Wiederherstellungsschaltung die Wiederherstellungsschaltung 302 ist und die zweite Speicherschaltung die Speicherschaltung 303 ist).
  • Gemäß einer Ausführungsform ist die Wiederherstellungsschaltung 702 mit dem Knoten QB gekoppelt und empfängt auch WIEDERHERSTELLEN- und WIEDERHERSTELLENB-Signale. Gemäß einer Ausführungsform ist die Speicherschaltung 703 mit Knoten QBD und QD gekoppelt und empfängt auch SPEICHERN- und SPEICHERNB-Signale. Gemäß einer Ausführungsform arbeitet die Wiederherstellungsschaltung 702 wie die Wiederherstellungsschaltung 302. Gemäß einer Ausführungsform arbeitet die Speicherschaltung 703 wie die Speicherschaltung 303. Gemäß einer Ausführungsform wird der Inverter inv3 Dreizustandsfähig und wird durch das WIEDERHERSTELLEN- und das WIEDERHERSTELLENB-Signal gesteuert, wobei das WIEDERHERSTELLENB-Signal eine Umkehrung des WIEDERHERSTELLEN-Signals ist.
  • 8 zeigt eine Einrichtung 800 zum Verbessern des Schreibspielraums bei niedrigen Versorgungsspannungen für eine MTJ-Vorrichtung gemäß einer Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 8, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Gemäß einer Ausführungsform wird für niedrigere Versorgungsspannungen (beispielsweise Versorgungsspannungen unterhalb von 0,7 V) eine Technik in der Vorrichtung 800 verwendet, um einen Schreibvorgang zu erleichtern, der infolge einer zu niedrigen Spannung andernfalls nicht funktionieren würde. Gemäß einer Ausführungsform wird ein externes Magnetfeld angewendet, das entweder orthogonal zur leichten Achse der MTJ-Vorrichtung ist oder eine zur Magnetisierung der freien Schicht entgegengesetzte Richtung hat, um die STT-(Spindrehmomentübertragung – ”Spin Torque Transfer”)-Empfindlichkeit zu erhöhen und den für das fehlerfreie Schalten verwendeten Strom zu verringern. Gemäß einer Ausführungsform wird das externe Magnetfeld gepulst angewendet, wobei die Zeitsteuerung des gepulsten Magnetfelds in Bezug auf den STT-Strom optimiert ist, um den maximalen Vorteil beim STT-Schalten zu erreichen. Das gepulste Magnetfeld kann vor dem STT-Stromimpuls, nach diesem oder gleichzeitig damit angewendet werden.
  • Gemäß einer Ausführungsform umfasst die Vorrichtung 800 eine MTJ-Vorrichtung, die zwischen zwei Metallschichten, beispielsweise Metall-4 (M4) und Metall-6 (M6), angeordnet ist, eine Steuereinheit 801 und eine Steuereinheit 802. Bei diesem Beispiel belegt die MTJ-Vorrichtung die Fläche von Metall-5 (M5) und ihrer Durchkontakte zu M4 und M6. Gemäß anderen Ausführungsformen kann die MTJ-Vorrichtung an anderen Stellen angeordnet werden. Gemäß dieser Ausführungsform ist die gepinnte oder feste Schicht der MTJ-Vorrichtung mit M4 gekoppelt und ist die freie Schicht der MTJ-Vorrichtung mit M6 gekoppelt. Die festen und freien Schichten der MTJ-Vorrichtung sind durch einen Isolator (beispielsweise MgO) getrennt.
  • Die in den Metallschichten M6 und M4 dargestellten Punkt- und Kreuzsymbole bezeichnen die Stromrichtung. Gemäß einer Ausführungsform wird zur Verbesserung des Schreibspielraums bei niedrigen Leistungsversorgungspegeln das von Strömen in benachbarten Metallleitungen, beispielsweise Metall-3 (M3), Metall-4 (M4), Metall-6 (M6) und Metall-7 (M7) erzeugte externe Magnetfeld ”H” an die MTJ-Vorrichtung angelegt. Gemäß einer Ausführungsform bestimmt die Richtung des Stroms in M7 und M3 und M4 und M6 die Richtung der induzierten Magnetfelder in der MTJ-Vorrichtung. Gemäß einer Ausführungsform induziert der Strom in den Metallschichten M7 und M3 ein Magnetfeld entlang der leichten Achse der MTJ-Vorrichtung. Gemäß einer Ausführungsform induziert der Strom in den Metallschichten M6 und M4 ein Magnetfeld entlang der harten Achse der MTJ-Vorrichtung.
  • Gemäß einer Ausführungsform sind die Zeitpunkte der Stromimpulse in den Metallschichten M7, M6, M4 und M3 dafür ausgelegt, die optimale Kombination des Harte-Achse-Felds und des Leichte-Achse-Felds bereitzustellen, um das Niederspannungs-STT-Schalten der MTJ-Vorrichtung zu erleichtern. Gemäß einer Ausführungsform treibt die Steuerschaltung 801 einen Strom in den Metallschichten M7 und M3 in der Nähe der MTJ-Vorrichtung, um das Leichte-Achse-Feld in der MTJ-Vorrichtung zu induzieren und den Schreibspielraum zu verbessern. Gemäß einer Ausführungsform treibt die Steuerschaltung 802 einen Strom in den Metallschichten M6 und M4 in der Nähe der MTJ-Vorrichtung, um das Harte-Achse-Feld in der MTJ-Vorrichtung zu induzieren und den Schreibspielraum zu verbessern. Gemäß einer Ausführungsform können die Steuerschaltungen 801 und 802 getrennt oder gleichzeitig eingeschaltet werden, um einen optimalen Schreibspielraum mit dem niedrigsten Leistungsverbrauch zu erreichen.
  • 9A zeigt einen Flipflop 900 mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 9A, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. 9A wird mit Bezug auf 1E beschrieben. Um die Ausführungsformen nicht unklar zu machen, werden Unterschiede zwischen 9A und 1E beschrieben.
  • Gemäß einer Ausführungsform umfasst der Flipflop 900 über Kreuz geschaltete p-Vorrichtungen MP1 und MP2. Gemäß einer Ausführungsform sind die Source-Anschlüsse von MP1 und MP2 mit der Leistungsversorgungs-VDD gekoppelt. Gemäß einer Ausführungsform sind der Gate- und der Drain-Anschluss von MP1 am Knoten S2 mit der gepinnten Schicht der MTJ2-Vorrichtung gekoppelt. Gemäß einer Ausführungsform sind der Gate- und der Drain-Anschluss von MP2 am Knoten S1 mit der gepinnten Schicht der MTJ1-Vorrichtung gekoppelt. Die Knoten 51 und S2 werden hier auch als Vorladeknoten bezeichnet.
  • Während des Normalbetriebs ist die Funktionsweise des Flipflops 900 ähnlich jener des Flipflops 150. Beispielsweise werden die MTJ-Vorrichtungen (die MTJ1-Vorrichtung und die MTJ2-Vorrichtung) von den Knoten A und B getrennt, indem die SEL-Leitung auf VSS (d. h. Masse) getrieben wird, und wirkt der Flipflop wie ein retentionsfreier Standard-Flipflop. Gemäß einer Ausführungsform wird die CTRL-Leitung auf den hohen Pegel getrieben, um den Leckstrom durch MP1 und MP2 und die MTJ-Vorrichtungen (d. h. die MTJ1-Vorrichtung und die MTJ2-Vorrichtung) zu beseitigen oder zu verringern sowie die Knoten S1/S2 auf VDD vorzuladen, um auf den nächsten Speichervorgang vorzubereiten.
  • 9B zeigt eine Auftragung 920, welche ein Zeitablaufdiagramm von Signalen bei verschiedenen Knoten des Flipflops aus 9A zeigt, wenn Speicher- und Wiederherstellungsvorgänge gemäß einer Ausführungsform der Offenbarung ausgeführt werden. Eine Auftragung 920 zeigt viele übereinander angeordnete Wellenformen. Jede Wellenform hat ihre eigene y-Achse, welche die Spannung von 0 bis VDD ist. Hier ist die x-Achse die Zeit. Die Auftragung 920 ist in drei Abschnitte unterteilt, nämlich SPEICHERN, SLEEP und WIEDERHERSTELLEN. Die Auftragung 920 zeigt das Spannungssignalverhalten an den Knoten VDD, CLK (d. h. Clock oder Clock_d), SEL, CTRL, A, B, S1, S2 und die in der MTJ1-Vorrichtung und der MTJ2-Vorrichtung gespeicherten Spannungen.
  • Gemäß einer Ausführungsform wird für das Speichern des Zustands des Flipflops 900 in den MTJ-Vorrichtungen der Takt zuerst geschaltet (d. h. CLK = ”0”), wird die CTRL-Leitung mit VDD gekoppelt gehalten und werden dann die Durchlasstransistoren MN1 und MN2 durchgeschaltet, indem die SEL-Leitung auf den hohen Pegel getrieben wird. Hier gleichen die Signale ”Clock_d” und ”Clock” dem ”CLK”-Signal und gleicht das ”Clock_b”-Signal dem ”CLKB”-Signal.
  • Gemäß dieser Ausführungsform wird der Zustand der MTJ1-Vorrichtung aus der antiparallelen Orientierung in die parallele Orientierung oder den ”0”-Zustand geschaltet, was zum ”0”-Schreibvorgang führt (unter der Annahme, dass der Knoten A ”0” speichert). Gemäß einer Ausführungsform wird im nächsten Schritt die CTRL-Leitung auf den niedrigen Pegel getrieben, während die SEL-Leitung auf dem hohen Pegel gehalten wird, was zu einem ”1”-Schreibvorgang in die MTJ2-Vorrichtung führt (unter der Annahme, dass der Knoten B ”1” speichert). Gemäß einer Ausführungsform hilft der über Kreuz geschaltete MP2 bei einem ”1”-Schreibvorgang durch Leiten einer starken ”1” zum Knoten S2, wodurch das Source-Degenerationsproblem überwunden wird, das beim Flipflop 150 aus 1E angetroffen wird. Auf die 9A–B zurück verweisend sei bemerkt, dass gemäß einer Ausführungsform die Dimensionierung der n-Durchlasstransistoren MN1 und MN2 und demgemäß der Slave-Latch-Stufe durch den Strom bestimmt wird, der benötigt wird, um eine ”0” in die MTJ-Vorrichtung zu schreiben, welcher aus Gründen der Vorrichtungsphysik verglichen mit jenem für das Schreiben von ”1” natürlicherweise niedrig ist.
  • Zum Ausführen des Wiederherstellungsvorgangs wird die CTRL-Leitung gemäß einer Ausführungsform zuerst auf den hohen Pegel getrieben, nachdem die Versorgungsspannung eingeschaltet wurde, während CLK = ”0” ist. Gemäß dieser Ausführungsform werden die Knoten S1 und S2 auf VDD vorgeladen. Als nächstes wird die CTRL-Leitung gemäß einer Ausführungsform auf den niedrigen Pegel getrieben. Gemäß dieser Ausführungsform fließt abhängig von den gespeicherten Daten ein differenzieller Strom durch die MTJ1-Vorrichtung und die MTJ2-Vorrichtung. Gemäß einer Ausführungsform leitet die MTJ-Vorrichtung mit einem niedrigen Widerstandszustand (beispielsweise die MTJ1-Vorrichtung nach dem vorhergehenden Speichervorgang) einen größeren Strom, um den Knoten S1 schneller zu entladen. Gemäß dieser Ausführungsform wird der über Kreuz geschaltete MP1 durchgeschaltet, wodurch der Knoten S2 in die Nähe von VDD geladen wird. Gemäß dieser Ausführungsform wirken die über Kreuz geschalteten MP und MP2 während des Wiederherstellungsvorgangs als Vorleseverstärker.
  • Im nächsten Schritt werden gemäß einer Ausführungsform die Durchlasstransistoren MN1 und MN2 durchgeschaltet, indem die SEL-Leitung auf den hohen Pegel getrieben wird. Gemäß dieser Ausführungsform werden dann die an den Knoten S1 und S2 entwickelten differenziellen Spannungen verwendet, um den Zustand der MTJ-Vorrichtungen in den Knoten A und B ganz wiederherzustellen, welcher im schlimmsten Fall vom Schlafzustand mit entgegengesetzter Polarität zu jener, die in den MTJ-Vorrichtungen gespeichert ist (d. h. A = ”1” und B = ”0”) zurückkommt. Gemäß dieser Ausführungsform helfen die über Kreuz geschalteten MP1 und MP2 (d. h. der Vorleseverstärker) dabei, den Einfluss der Asymmetrie in der Slave-Stufe auf den Wiederherstellungsvorgang erheblich abzuschwächen.
  • 9C zeigt den Flipflop 930 mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer anderen Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 9C, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. 9C wird mit Bezug auf 9A beschrieben. Der Flipflop 930 verhält sich ähnlich dem Flipflop 900. Um die Ausführungsformen nicht unverständlich zu machen, werden Unterschiede zwischen 9A und 9C beschrieben. Verglichen mit 9A verwendet der Flipflop 930 gemäß einer Ausführungsform über Kreuz geschaltete n-Transistoren MN1 und MN2 (an Stelle von MP1 und MP2 aus 9A) und verwendet p-Durchlasstransistoren MP1 und MP2 (an Stelle der Durchlasstransistoren MN1 und MN2 aus 9A).
  • 10A zeigt den Flipflop 1000 mit Retentionsschaltungen unter Verwendung von MTJ-Vorrichtungen gemäß einer Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 10A, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind. 10A wird mit Bezug auf die 1E und 9A beschrieben. Um die Ausführungsformen nicht unverständlich zu machen, werden Unterschiede zwischen 9A und 10A beschrieben.
  • Eines der Entwurfsattribute des Flipflops 900 besteht darin, dass die über Kreuz geschalteten Transistoren MP1 und MP2 dimensioniert sind, um stark genug zu sein, um den Zustand des Slave-Latches während des Wiederherstellungsvorgangs zu kippen. Dies kann eine Vergrößerung der über Kreuz geschalteten Transistoren MP1 und MP2 erfordern, was zu einem Flächennachteil führen kann. Gemäß einer Ausführungsform kann durch Entkoppeln der über Kreuz geschalteten Inverter inv4 und inv5 des Flipflops 900 und Auslegen eines symmetrischen Slave-Latches diese Entwurfsanforderung erheblich abgeschwächt werden. Der Flipflop 1000 zeigt eine solche Ausführungsform.
  • 10B zeigt eine Auftragung 1020, welche ein Zeitablaufdiagramm von Signalen bei verschiedenen Knoten des Flipflops 1000 aus 10A zeigt, gemäß einer Ausführungsform der Offenbarung. Die Auftragung 1020 zeigt viele übereinander angeordnete Wellenformen. Jede Wellenform hat ihre eigene y-Achse, welche die Spannung von ”0” bis VDD ist. Hier ist die x-Achse die Zeit. Die Auftragung 1020 ist in drei Abschnitte unterteilt, nämlich SPEICHERN, SLEEP und WIEDERHERSTELLEN. Die Auftragung 1020 zeigt das Spannungssignalverhalten an den Knoten VDD, CLK (d. h. Clock- oder Clock_d-Signale), SEL, CTRL, A, B, S1, S2 und in der MTJ1-Vorrichtung und der MTJ2-Vorrichtung gespeicherte Spannungen.
  • Gemäß einer Ausführungsform sind die asymmetrischen über Kreuz geschalteten Inverter inv4 und inv5 des Flipflops 900 durch symmetrische über Kreuz geschaltete Inverter mit einem Header-Transistor MP6, einem Footer-Transistor MN8 und über Kreuz geschalteten Vorrichtungen MP4, MP5, MN6 und MN7 ersetzt. Gemäß einer Ausführungsform ist der Source-Anschluss des Headers MP6 mit VDD gekoppelt, ist der Drain-Anschluss von MP6 mit den Drain-Anschlüssen (d. h. dem Knoten Vp) von MP4 und MP5 gekoppelt und ist der Gate-Anschluss von MP6 an Masse gelegt. Gemäß einer Ausführungsform ist der Drain-Anschluss (d. h. der Knoten Vn) des Footers MN8 mit den Source-Anschlüssen von MN6 und MN7 gekoppelt, ist der Source-Anschluss von MN8 an Masse gelegt und ist der Gate-Anschluss von MN8 mit MN5 und MP3 gekoppelt.
  • Gemäß einer Ausführungsform ist der Durchlasstransistor MN3 zwischen dem Ausgang des Inverters inv2 und dem Knoten N0 angeordnet. Gemäß einer Ausführungsform ist der Durchlasstransistor MN4 zwischen dem Ausgang des Inverters inv3 und dem Knoten N1 angeordnet. Hier ist der Inverter inv3 mit dem Knoten Data_2bd gekoppelt und gibt Data_bdd aus. Gemäß einer Ausführungsform sind sowohl MN3 als auch MN4 durch Clock-Signale steuerbar. Gemäß einer Ausführungsform ist MN5 durch Clock steuerbar und in der Lage, GND (Masse) an den Knoten nb zu legen (d. h. den Gate-Anschluss des Footers MN8). Gemäß einer Ausführungsform ist MP3 durch Clock steuerbar und in der Lage, das RWS-(d. h. Wiederherstellungs)-Signal mit dem Knoten nb zu koppeln (d. h. dem Gate-Anschluss des Footers MN8).
  • Während des Normalbetriebs wird RWS gemäß einer Ausführungsform auf den hohen Pegel getrieben. Wenn CLK (d. h. Clock und Clock_d) hoch ist, ist gemäß einer Ausführungsform der Pull-down-Weg unvollständig, wodurch ein einfacheres (oder konfliktfreies) Schreiben von Daten von der Master-Stufe in den Slave-Latch während des Normalbetriebs des Flipflops 1000 ermöglicht wird. Gemäß einer Ausführungsform werden die über Kreuz geschalteten Inverter der Slave-Stufe durch Treiben des Gates der MN8-Vorrichtung auf den hohen Pegel vervollständig, weil RWS hoch bleibt.
  • Gemäß einer Ausführungsform ähnelt der Speichervorgang im Flipflop 1000 jenem des Flipflops 900. Zum Ausführen eines Wiederherstellungsvorgangs wird gemäß einer Ausführungsform die CTRL-Leitung auf den hohen Pegel getrieben, werden RWS und CLK auf den niedrigen Pegel getrieben und wird die SEL-Leitung mit VDD gekoppelt. Gemäß dieser Ausführungsform werden die Knoten A und B des Slave-Latches auf etwa VDD – VTH vorgeladen. Als nächstes werden gemäß einer Ausführungsform die SEL- und die CTRL-Leitung auf den niedrigen Pegel getrieben. Gemäß dieser Ausführungsform fließen Differenzströme durch die MTJ-Vorrichtungen, welche Differenzspannungen an den Knoten S1 und S2 entwickeln. Dann wird gemäß einer Ausführungsform das SEL-Signal ein weiteres Mal auf den hohen Pegel getrieben, um geeignete Differenzspannungen an den Knoten A und B zu erzeugen. Als nächstes wird gemäß einer Ausführungsform das RWS-Signal auf den hohen Pegel getrieben, um den Pull-down-Weg des symmetrischeren Slave-Latches zu vervollständigen. Gemäß dieser Ausführungsform und durch die Kombination des symmetrischen über Kreuz geschalteten Slave-Latches mit vorgeladenen Knoten sowie das Vorlesen unter Verwendung von MP und MP2 wird ein variationstoleranter Wiederherstellungsvorgang ausgeführt, wodurch die Dimensionierungsanforderung der über Kreuz geschalteten MP1 und MP2 erheblich abgeschwächt wird.
  • 10C zeigt eine Auftragung 1030, welche die normierte Gesamtvorrichtungsbreite (Z) der Ausführungsformen aus den 9A und 10A gemäß einer Ausführungsform der Offenbarung vergleicht. Es sei darauf hingewiesen, dass jene Elemente aus 10C, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • Die Erhöhung der Gesamtbreite Z mit dem Flipflop 900 ist auf die Vergrößerung der über Kreuz geschalteten MP1 und MP2 zurückzuführen. Die Ausführungsform des Flipflops 1000 schwächt die Dimensionierungsanforderung ab, was zu einer erheblichen Verringerung der Gesamtbreite Z des Entwurfs führt. Die Ausführungsformen des Flipflops 900 und des Flipflops 1000 verwenden keine Immer-eingeschaltet-Leistungsversorgung, wodurch eine Layout-Verstopfung von Metallleitungen verhindert wird. Der CMOS-Retentions-Flipflop 130 aus 1C hat infolge der Anforderung getrennter N-Wannen wegen getrennter Spannungsversorgungen für die Master- und die Slave-Stufe des CMOS-Retentions-Flipflops 150 eine erheblich höhere Layout-Fläche als die Flipflops 900 und 1000.
  • 11 ist eine intelligente Vorrichtung oder ein Computersystem oder ein SoC (System-auf-einem-Chip) mit der Speicherzelle mit Retention unter Verwendung eines oder mehrerer resistiver Elemente gemäß einer Ausführungsform der Offenbarung. Es sei darauf hingewiesen, dass jene Elemente aus 11, welche die gleichen Bezugszahlen (oder Namen) aufweisen wie die Elemente einer anderen Figur, ähnlich wie die beschriebenen arbeiten oder funktionieren können, jedoch nicht darauf beschränkt sind.
  • 11 zeigt ein Blockdiagramm einer Ausführungsform einer mobilen Vorrichtung, worin Schnittstellenverbinder mit einer flachen Oberfläche verwendet werden könnten. Gemäß einer Ausführungsform repräsentiert die Rechenvorrichtung 1600 eine mobile Rechenvorrichtung in der Art eines Rechen-Tablets, eines Mobiltelefons oder eines Smartphones, ein drahtlosfähiges elektronisches Lesegerät oder eine andere drahtlose mobile Vorrichtung. Es sei bemerkt, dass bestimmte Ausführungsformen allgemein dargestellt sind und dass in der Rechenvorrichtung 1600 nicht alle Komponenten einer solchen Vorrichtung dargestellt sind.
  • Gemäß einer Ausführungsform weist die Rechenvorrichtung 1600 einen ersten Prozessor 1610 mit der Speicherzelle mit Retention unter Verwendung eines oder mehrerer resistiver Speicherelemente auf, wie mit Bezug auf erörterte Ausführungsformen beschrieben wurde. Andere Blöcke der Rechenvorrichtung 1600 können auch eine Vorrichtung der Speicherzellen mit Retention unter Verwendung eines oder mehrerer resistiver Speicherelemente aufweisen, wie mit Bezug auf Ausführungsformen beschrieben wurde. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können auch eine Netzschnittstelle innerhalb von 1670 in der Art einer drahtlosen Schnittstelle aufweisen, so dass eine Systemausführungsform in eine Drahtlosvorrichtung, beispielsweise ein Mobiltelefon oder einen persönlichen digitalen Assistenten oder eine tragbare Vorrichtung, aufgenommen werden kann.
  • Gemäß einer Ausführungsform kann der Prozessor 1610 (und der Prozessor 1690) eine oder mehrere physikalische Vorrichtungen in der Art von Mikroprozessoren, Anwendungsprozessoren, Mikrosteuereinrichtungen, programmierbaren Logikvorrichtungen oder anderen Verarbeitungsmitteln aufweisen. Der Prozessor 1690 kann optional sein. Obwohl die Ausführungsform zwei Prozessoren zeigt, können nur ein oder mehr als zwei Prozessoren verwendet werden. Die Verarbeitungsoperationen, die vom Prozessor 1610 ausgeführt werden, weisen die Ausführung einer Betriebsplattform oder eines Betriebssystems auf, worauf Anwendungen und/oder Vorrichtungsfunktionen ausgefüht werden. Die Verarbeitungsoperationen umfassen Operationen in Bezug auf die E/A (Eingabe/Ausgabe) mit einem menschlichen Benutzer oder mit anderen Vorrichtungen, Operationen, die sich auf das Leistungsmanagement beziehen, und/oder Operationen in Zusammenhang mit der Verbindung der Rechenvorrichtung 1600 mit einer anderen Vorrichtung. Die Verarbeitungsoperationen können auch Operationen einschließen, die sich auf eine Audio-E/A und/oder eine Anzeige-E/A beziehen.
  • Gemäß einer Ausführungsform weist die Rechenvorrichtung 1600 ein Audiountersystem 1620 auf, welches Hardware-(beispielsweise Audiohardware und Audioschaltungen)- und Software-(beispielsweise Treiber, Codecs)-Komponenten in Zusammenhang mit dem Bereitstellen von Audiofunktionen für die Rechenvorrichtung repräsentieren. Audiofunktionen können eine Lautsprecher- und/oder eine Kopfhörerausgabe sowie eine Mikrofoneingabe umfassen. Vorrichtungen für solche Funktionen können in die Rechenvorrichtung 1600 integriert werden oder mit der Rechenvorrichtung 1600 verbunden werden. Gemäß einer Ausführungsform interagiert ein Benutzer mit der Rechenvorrichtung 1600, indem er Audiobefehle bereitstellt, die vom Prozessor 1610 empfangen und verarbeitet werden.
  • Das Anzeigeuntersystem 1630 repräsentiert Hardware-(beispielsweise Anzeigevorrichtungen)- und Software-(beispielsweise Treiber)-Komponenten, die einem Benutzer eine visuelle und/oder taktile Anzeige bereitstellen, um mit der Rechenvorrichtung 1600 zu interagieren. Das Anzeigeuntersystem 1630 weist eine Anzeigeschnittstelle 1632 auf, welche die bestimmte Bildschirm- oder Hardwarevorrichtung aufweist, welche für das Bereitstellen einer Anzeige für einen Benutzer verwendet wird. Gemäß einer Ausführungsform weist die Anzeigeschnittstelle 1632 eine vom Prozessor 1610 getrennte Logik auf, um wenigstens irgendeine Verarbeitung in Bezug auf die Anzeige auszuführen. Gemäß einer Ausführungsform weist das Anzeigeuntersystem 1630 eine Berührungsbildschirm-(oder Berührungsfeld)-Vorrichtung auf, wodurch einem Benutzer sowohl eine Ausgabe als auch eine Eingabe bereitgestellt wird.
  • Die E/A-Steuereinrichtung 1640 repräsentiert Hardwarevorrichtungen und Softwarekomponenten in Bezug auf die Interaktion mit einem Benutzer. Die E/A-Steuereinrichtung 1640 ist in der Lage, Hardware zu verwalten, die Teil des Audiountersystems 1620 und/oder des Anzeigeuntersystems 1630 ist. Zusätzlich weist die E/A-Steuereinrichtung 1640 einen Anschlusspunkt für zusätzliche Vorrichtungen auf, die sich mit der Rechenvorrichtung 1600 verbinden, wodurch ein Benutzer mit dem System interagieren kann. Beispielsweise könnten Vorrichtungen, die an die Rechenvorrichtung 1600 angeschlossen werden können, Mikrofonvorrichtungen, Lautsprecher- oder Stereosysteme, Videosysteme oder andere Anzeigevorrichtungen, Tastatur- oder Tastenfeldvorrichtungen oder andere E/A-Vorrichtungen für die Verwendung mit spezifischen Anwendungen in der Art von Kartenlesern oder anderen Vorrichtungen aufweisen.
  • Wie vorstehend erwähnt wurde, kann die E/A-Steuereinrichtung 1640 mit dem Audiountersystem 1620 und/oder dem Anzeigeuntersystem 1630 interagieren. Beispielsweise kann eine Eingabe durch ein Mikrofon oder eine andere Audiovorrichtung eine Eingabe oder Befehle für eine oder mehrere Anwendungen oder Funktionen der Rechenvorrichtung 1600 bereitstellen. Zusätzlich kann eine Audioausgabe an Stelle der Anzeigeausgabe oder zusätzlich dazu bereitgestellt werden. Bei einem anderen Beispiel wirkt die Anzeigevorrichtung, falls das Anzeigeuntersystem 1630 einen Berührungsbildschirm aufweist, auch als eine Eingabevorrichtung, welche zumindest teilweise von der E/A-Steuereinrichtung 1640 verwaltet werden kann. Es kann auf der Rechenvorrichtung 1600 auch zusätzliche Tasten oder Schalter geben, um E/A-Funktionen bereitzustellen, die durch die E/A-Steuereinrichtung 1640 verwaltet werden.
  • Gemäß einer Ausführungsform verwaltet die E/A-Steuereinrichtung 1640 Vorrichtungen in der Art von Beschleunigungsmessern, Kameras, Lichtsensoren oder anderen Umweltsensoren oder andere Hardware, die in die Rechenvorrichtung 1600 aufgenommen werden kann. Die Eingabe kann Teil einer direkten Benutzerinteraktion sein und auch eine Umgebungseingabe in das System bereitstellen, um seine Operationen zu beeinflussen (wie das Filtern von Rauschen, das Einstellen von Anzeigen für die Helligkeitsdetektion, das Anwenden eines Blitzes für eine Kamera oder andere Merkmale).
  • Gemäß einer Ausführungsform umfasst die Rechenvorrichtung 1600 ein Leistungsmanagement 1650, wodurch die Batterieleistungsverwendung, das Laden der Batterie und Merkmale in Bezug auf einen leistungssparenden Betrieb verwaltet werden. Das Speicheruntersystem 1660 weist Speichervorrichtungen zum Speichern von Informationen in der Rechenvorrichtung 1600 auf. Der Speicher kann nicht flüchtige Speichervorrichtungen (der Zustand ändert sich nicht, falls die Leistungszufuhr zur Speichervorrichtung unterbrochen wird) und/oder flüchtige Speichervorrichtungen (der Zustand ist unbestimmt, falls die Leistungszufuhr zur Speichervorrichtung unterbrochen wird) umfassen. Das Speicheruntersystem 1660 kann Anwendungsdaten, Benutzerdaten, Musik, Fotos, Dokumente oder andere Daten sowie Systemdaten (ob Langzeitdaten oder temporäre Daten) speichern, die sich auf die Ausführung der Anwendungen und Funktionen der Rechenvorrichtung 1600 beziehen.
  • Elemente von Ausführungsformen werden auch als ein maschinenlesbares Medium (beispielsweise ein Speicher 1660) zum Speichern der computerausführbaren Befehle (beispielsweise Befehle zum Implementieren anderer hier erörterter Prozesse) bereitgestellt. Das maschinenlesbare Medium (beispielsweise der Speicher 1660) kann einen Flash-Speicher, optische Scheiben, CD-ROM, DVD-ROM, RAM, EPROM, EEPROM, magnetische oder optische Karten, einen Phasenänderungsspeicher (PCM) oder andere Typen maschinenlesbarer Medien einschließen, die für das Speichern elektronischer oder computerausführbarer Befehle geeignet sind. Beispielsweise können Ausführungsformen der Offenbarung als ein Computerprogramm (beispielsweise BIOS) heruntergeladen werden, das von einem fernen Computer (beispielsweise einem Server) durch Datensignale über eine Kommunikationsstrecke (beispielsweise ein Modem oder eine Netzverbindung) zu einem anfordernden Computer (beispielsweise einem Client) übertragen werden kann.
  • Die Verbindbarkeit 1670 umfasst Hardwarevorrichtungen (beispielsweise drahtlose und/oder drahtgestützte Verbinder und Kommunikationshardware) und Softwarekomponenten (beispielsweise Treiber, Protokollstapel), um die Rechenvorrichtung 1600 in die Lage zu versetzen, mit externen Vorrichtungen zu kommunizieren. Die Rechenvorrichtung 1600 könnte aus getrennten Vorrichtungen in der Art anderer Rechenvorrichtungen, drahtloser Zugangspunkte oder Basisstationen sowie Peripheriegeräten in der Art von Headsets, Druckern oder anderen Vorrichtungen bestehen.
  • Die Verbindbarkeit 1670 kann mehrere verschiedene Verbindbarkeitstypen umfassen. Verallgemeinernd ist die Rechenvorrichtung 1600 mit einer Mobilfunkverbindbarkeit 1672 und einer Drahtlosverbindbarkeit 1674 dargestellt. Die Mobilfunkverbindbarkeit 1672 bezieht sich allgemein auf eine Mobilfunknetzverbindbarkeit, die durch drahtlose Träger bereitgestellt wird, wie sie über das GSM (globale System für Mobilkommunikationen) oder Variationen oder Ableitungen davon, CDMA (Codegetrenntlagevielfachzugriff) oder Variationen oder Ableitungen davon, TDM (Zeitgetrenntlagemultiplexierung) oder Variationen oder Ableitungen davon oder andere Mobilfunkdienststandards bereitgestellt wird. Die Drahtlosverbindbarkeit (oder die Drahtlosschnittstelle) 1674 bezieht sich auf eine Drahtlosverbindbarkeit, die nicht auf einem Mobilfunknetz beruht, und sie kann persönliche Netze (wie Bluetooth, Nahfeld usw.), lokale Netze (wie WiFi) und/oder Weitbereichsnetze (wie WiMax) oder eine andere Drahtloskommunikation umfassen.
  • Peripherieverbindungen 1680 umfassen Hardwareschnittstellen und -verbinder sowie Softwarekomponenten (beispielsweise Treiber, Protokollstapel) zur Bildung von Peripherieverbindungen. Es sei bemerkt, dass die Rechenvorrichtung 1600 sowohl eine Peripherievorrichtung (”zu” 1682) zu anderen Rechenvorrichtungen sein könnte als auch daran angeschlossene Peripherievorrichtungen (”von” 1684) aufweisen könnte. Die Rechenvorrichtung 1600 weist üblicherweise einen ”Docking”-Anschluss auf, um mit anderen Rechenvorrichtungen für solche Zwecke wie das Verwalten (beispielsweise Herunterladen und/oder Hochladen, Ändern, Synchronisieren) von Inhalt auf der Rechenvorrichtung 1600 zu verbinden. Zusätzlich kann ein Docking-Anschluss der Rechenvorrichtung 1600 ermöglichen, bestimmte Peripheriegeräte anzuschließen, die es ermöglichen, dass die Rechenvorrichtung 1600 eine Inhaltsausgabe beispielsweise zu audiovisuellen oder anderen Systemen steuert.
  • Zusätzlich zu einem proprietären Docking-Anschluss oder einer anderen proprietären Verbindungshardware kann die Rechenvorrichtung 1600 Peripherieverbindungen 1680 über übliche oder standardbasierte Verbinder bilden. Übliche Typen können einen Universeller-serieller-Bus-(USB)-Verbinder (der beliebige von einer Anzahl verschiedener Hardwareschnittstellen einschließen kann), DisplayPort, einschließlich MiniDisplayPort (MDP), High Definition Multimedia Interface (HDMI), Firewire oder andere Typen einschließen.
  • Bezüge in der Beschreibung auf ”eine Ausführungsform”, ”eine einzige Ausführungsform”, ”einige Ausführungsformen” oder ”andere Ausführungsformen” bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die in Zusammenhang mit den Ausführungsformen beschrieben wird, in zumindest einigen Ausführungsformen enthalten ist, jedoch nicht notwendigerweise in allen Ausführungsformen. Die verschiedenen auftretenden Stellen von ”eine Ausführungsform”, ”eine einzige Ausführungsform” oder ”einige Ausführungsformen” beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen. Falls die Beschreibung aussagt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Eigenschaft aufgenommen werden ”kann”, ”könnte” oder ”möglicherweise kann”, braucht diese bestimmte Komponente, dieses bestimmte Merkmal, diese bestimmte Struktur oder diese bestimmte Eigenschaft nicht unbedingt aufgenommen sein. Falls sich die Beschreibung oder ein Anspruch auf ”ein” Element bezieht, bedeutet dies nicht, dass es nur ein einziges der Elemente gibt. Falls sich die Beschreibung oder die Ansprüche auf ”ein zusätzliches” Element beziehen, schließt dies nicht aus, dass es mehr als eines von dem zusätzlichen Element gibt.
  • Ferner können die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in einer beliebigen geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden. Beispielsweise kann eine erste Ausführungsform überall dort mit einer zweiten Ausführungsform kombiniert werden, wo die bestimmten Merkmale, Strukturen, Funktionen oder Eigenschaften in Zusammenhang mit den beiden Ausführungsformen einander nicht ausschließen.
  • Wenngleich die Offenbarung in Zusammenhang mit spezifischen Ausführungsformen davon beschrieben wurde, werden Durchschnittsfachleuten angesichts der vorstehenden Beschreibung viele Alternativen, Modifikationen und Variationen dieser Ausführungsformen einfallen. Beispielsweise können andere Speicherarchitekturen, beispielsweise dynamischer RAM (DRAM), die erörterten Ausführungsformen verwenden. Die Ausführungsformen der Offenbarung sollen all diese Alternativen, Modifikationen und Variationen als in den breiten Schutzumfang der anliegenden Ansprüche fallend einschließen.
  • Zusätzlich können innerhalb der vorgestellten Figuren aus Gründen der Einfachheit der Erläuterung und Erörterung und damit um die Offenbarung nicht unverständlich zu machen, wohlbekannte Leistungs-/Masseverbindungen zu integrierten Schaltungs-(IC)-Chips und anderen Komponenten dargestellt sein, oder dies kann nicht der Fall sein. Ferner können Anordnungen in Form eines Blockdiagramms dargestellt werden, um es zu vermeiden, die Offenbarung unverständlich zu machen, und auch angesichts der Tatsache, dass spezifische Einzelheiten in Bezug auf die Implementation solcher Blockdiagrammanordnungen stark von der Plattform abhängen, innerhalb derer die vorliegende Offenbarung zu implementieren ist (d. h. diese spezifischen Einzelheiten können sehr wohl innerhalb des Verständnisses eines Fachmanns liegen). An Stellen, an denen spezifische Einzelheiten (beispielsweise Schaltungen) dargelegt sind, um als Beispiel dienende Ausführungsformen der Offenbarung zu beschreiben, sollte Fachleuten verständlich sein, dass die Offenbarung ohne oder mit einer Variation dieser spezifischen Einzelheiten verwirklicht werden kann. Die Beschreibung ist demgemäß als erläuternd statt als einschränkend anzusehen.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Spezifische Einzelheiten in den Beispielen können an beliebigen Stellen in einer oder mehreren Ausführungsformen verwendet werden. Alle optionalen Merkmale der hier beschriebenen Vorrichtung können auch in Bezug auf ein Verfahren oder einen Prozess implementiert werden.
  • Beispielsweise ist gemäß einer Ausführungsform eine Vorrichtung vorgesehen, welche Folgendes umfasst: ein Speicherelement mit einer ersten invertierenden Vorrichtung, die über Kreuz mit einer zweiten invertierenden Vorrichtung geschaltet ist, eine Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Wiederherstellungsschaltung mit einem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine dritte invertierende Vorrichtung, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine vierte invertierende Vorrichtung, die mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist, und eine Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist.
  • Gemäß einer Ausführungsform ist die erste invertierende Vorrichtung durch ein Taktsignal steuerbar. Gemäß einer Ausführungsform umfasst die Vorrichtung ferner ein Übertragungs-Gate, das mit dem Speicherelement gekoppelt ist, wobei das Übertragungs-Gate durch das Taktsignal steuerbar ist, so dass sich die erste invertierende Vorrichtung im Tri-Zustand befindet, wenn das Übertragungs-Gate eingeschaltet ist. Gemäß einer Ausführungsform umfasst die Speicherschaltung Folgendes: eine erste Logikeinheit, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, wobei die erste Logikeinheit auch ein Signal empfängt, und eine zweite Logikeinheit, die mit dem Ausgang der vierten invertierenden Vorrichtung gekoppelt ist, wobei die zweite Logikeinheit auch das Signal empfängt. Gemäß einer Ausführungsform sind die erste und die zweite Logikeinheit NAND-Gatter.
  • Gemäß einer Ausführungsform umfasst die Speicherschaltung ferner Folgendes: eine erste p-Vorrichtung, die in Reihe mit einer ersten n-Vorrichtung geschaltet ist, eine zweite p-Vorrichtung, die in Reihe mit einer zweiten n-Vorrichtung geschaltet ist, und ein erstes resistives Element, das mit der ersten und der zweiten p-Vorrichtung und mit der ersten und der zweiten n-Vorrichtung gekoppelt ist, wobei die erste und die zweite p-Vorrichtung und die erste und die zweite n-Vorrichtung durch Ausgaben der ersten und der zweiten Logikeinheit steuerbar sind. Gemäß einer Ausführungsform ist das erste resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten p-Vorrichtung und der ersten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten p-Vorrichtung und der zweiten n-Vorrichtung gekoppelt ist.
  • Gemäß einer Ausführungsform umfasst die Speicherschaltung ferner Folgendes: eine dritte p-Vorrichtung, die in Reihe mit einer dritten n-Vorrichtung geschaltet ist, eine vierte p-Vorrichtung, die in Reihe mit einer vierten n-Vorrichtung geschaltet ist, und ein zweites resistives Element, das mit der dritten und der vierten p-Vorrichtung und mit der dritten und der vierten n-Vorrichtung gekoppelt ist, wobei die dritte und die vierte p-Vorrichtung und die dritte und die vierte n-Vorrichtung durch Ausgaben der ersten und der zweiten Logikeinheit steuerbar sind.
  • Gemäß einer Ausführungsform ist das zweite resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der dritten p-Vorrichtung und der dritten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der vierten p-Vorrichtung und der vierten n-Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform umfasst die Wiederherstellungsschaltung Folgendes: eine erste p-Vorrichtung, die mit einem Leistungsversorgungsknoten gekoppelt ist, ein erstes resistives Element, das mit der ersten p-Vorrichtung gekoppelt ist, und eine zweite p-Vorrichtung, die mit dem ersten resistiven Element und dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform ist das erste resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten p-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten p-Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform umfasst die Wiederherstellungsschaltung Folgendes: eine erste n-Vorrichtung, die mit einem Masseknoten gekoppelt ist, ein zweites resistives Element, das mit der ersten n-Vorrichtung gekoppelt ist, und eine zweite n-Vorrichtung, die mit dem zweiten resistiven Element und dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, wobei die zweite n-Vorrichtung ferner mit der zweiten p-Vorrichtung gekoppelt ist.
  • Gemäß einer Ausführungsform ist das zweite resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten n-Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform ist das wenigstens eine resistive Speicherelement der Wiederherstellungsschaltung und der Speicherschaltung wenigstens eines der folgenden: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher. Gemäß einer Ausführungsform umfasst die Vorrichtung ferner Folgendes: eine andere Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die andere Wiederherstellungsschaltung mit einem Ausgang der zweiten invertierenden Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform umfasst die Vorrichtung ferner Folgendes: eine andere Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit den Ausgängen der dritten und der vierten invertierenden Vorrichtung gekoppelt ist. Gemäß einer Ausführungsform ist das Speicherelement Teil von einem der folgenden: einem Flipflop, einer Latch-Stufe oder einem statischen Direktzugriffsspeicher.
  • Bei einem weiteren Beispiel ist ein System vorgesehen, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung entsprechend der vorstehend erörterten Vorrichtung aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert. Gemäß einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Gemäß einer Ausführungsform ist die Anzeigeeinheit ein Berührungsbildschirm.
  • Bei einem anderen Beispiel ist ein Flipflop vorgesehen, welcher Folgendes umfasst: eine Slave-Stufe, die mit einer Master-Stufe gekoppelt ist, wobei die Slave-Stufe einen ersten und einen zweiten Speicherknoten aufweist, und eine Retentionsstufe, die mit dem ersten und dem zweiten Speicherknoten der Slave-Stufe gekoppelt ist, wobei die Retentionsstufe Folgendes aufweist: einen ersten Durchlasstransistor, der durch ein Auswahlsignal steuerbar ist, wobei der erste Durchlasstransistor mit dem ersten Speicherknoten gekoppelt ist, einen zweiten Durchlasstransistor, der durch das Auswahlsignal steuerbar ist, wobei der zweite Durchlasstransistor mit dem zweiten Speicherknoten gekoppelt ist, ein erstes resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, ein zweites resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, und ein über Kreuz geschaltetes Paar von Transistoren, das mit dem ersten und dem zweiten resistiven Speicherelement und dem ersten und dem zweiten Durchlasstransistor gekoppelt ist.
  • Gemäß einer Ausführungsform umfasst das über Kreuz geschaltete Paar von Transistoren Folgendes: einen ersten Transistor, der mit einem Versorgungsknoten und dem ersten resistiven Speicherelement gekoppelt ist, wobei der erste Transistor einen Gate-Anschluss aufweist, der mit dem zweiten resistiven Speicherelement gekoppelt ist. Gemäß einer Ausführungsform umfasst das über Kreuz geschaltete Paar von Transistoren Folgendes: einen zweiten Transistor, der mit einem Versorgungsknoten und dem zweiten resistiven Speicherelement gekoppelt ist, wobei der zweite Transistor einen Gate-Anschluss aufweist, der mit dem ersten resistiven Speicherelement gekoppelt ist. Gemäß einer Ausführungsform sind der erste und der zweite Transistor p-Transistoren. Gemäß einer Ausführungsform sind der erste und der zweite Durchlasstransistor n-Transistoren. Gemäß einer Ausführungsform sind das erste und das zweite resistive Speicherelement wenigstens eines der folgenden: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher.
  • Bei einem anderen Beispiel ist ein System vorgesehen, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor einen Flipflop entsprechend dem vorstehend beschriebenen Flipflop aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert. Gemäß einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Gemäß einer Ausführungsform ist die Anzeigeeinheit ein Berührungsbildschirm.
  • Bei einem anderen Beispiel ist eine Vorrichtung vorgesehen, welche Folgendes umfasst: eine Master-Stufe, eine Slave-Stufe, die mit der Master-Stufe gekoppelt ist, wobei die Slave-Stufe Folgendes aufweist: einen ersten Inverter, der mit der Master-Stufe gekoppelt ist, über Kreuz geschaltete Inverter, die mit dem ersten und dem zweiten Speicherknoten gekoppelt sind, einen ersten Durchlasstransistor, der mit der Master-Stufe, dem Eingang des ersten Inverters und dem ersten Speicherknoten gekoppelt ist, und einen zweiten Durchlasstransistor, der mit einem Ausgang des ersten Inverters und dem zweiten Speicherknoten gekoppelt ist, und eine Retentionsstufe, die mit dem ersten und dem zweiten Speicherknoten gekoppelt ist.
  • Gemäß einer Ausführungsform teilen sich die über Kreuz geschalteten Inverter eine p-Header-Vorrichtung und eine n-Footer-Vorrichtung. Gemäß einer Ausführungsform ist ein Gate-Anschluss der p-Header-Vorrichtung an Masse gelegt. Gemäß einer Ausführungsform ist ein Gate-Anschluss der n-Footer-Vorrichtung mit einer Auswahleinheit gekoppelt ist. Gemäß einer Ausführungsform umfasst die Auswahleinheit Folgendes: einen ersten Durchlasstransistor, der durch ein Taktsignal steuerbar ist und an einem Ende mit dem Gate-Anschluss der n-Footer-Vorrichtung gekoppelt ist und am anderen Ende an Masse gelegt ist. Gemäß einer Ausführungsform umfasst die Auswahleinheit Folgendes: einen zweiten Durchlasstransistor, der durch ein Taktsignal steuerbar ist und an einem Ende mit dem Gate-Anschluss der n-Footer-Vorrichtung gekoppelt ist und am anderen Ende gekoppelt ist, um ein Steuersignal zu empfangen.
  • Gemäß einer Ausführungsform umfasst die Retentionsstufe Folgendes: einen ersten Durchlasstransistor, der durch ein Auswahlsignal steuerbar ist, wobei der erste Durchlasstransistor mit dem ersten Speicherknoten gekoppelt ist, und einen zweiten Durchlasstransistor, der durch das Auswahlsignal steuerbar ist, wobei der zweite Durchlasstransistor mit dem zweiten Speicherknoten gekoppelt ist. Gemäß einer Ausführungsform umfasst die Retentionsstufe Folgendes: ein erstes resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor der Retentionsstufe gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, ein zweites resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor der Retentionsstufe gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, und ein über Kreuz geschaltetes Paar von Transistoren, das mit dem ersten und dem zweiten resistiven Speicherelement und dem ersten und dem zweiten Durchlasstransistor gekoppelt ist.
  • Gemäß einer Ausführungsform umfasst das über Kreuz geschaltete Paar von Transistoren der Retentionsstufe Folgendes: einen ersten Transistor, der mit einem Versorgungsknoten und dem ersten resistiven Speicherelement gekoppelt ist, wobei der erste Transistor einen Gate-Anschluss aufweist, der mit dem zweiten resistiven Speicherelement gekoppelt ist. Gemäß einer Ausführungsform umfasst das über Kreuz geschaltete Paar von Transistoren Folgendes: einen zweiten Transistor, der mit einem Versorgungsknoten und dem zweiten resistiven Speicherelement gekoppelt ist, wobei der zweite Transistor einen Gate-Anschluss aufweist, der mit dem ersten resistiven Speicherelement gekoppelt ist.
  • Gemäß einer Ausführungsform sind der erste und der zweite Transistor p-Transistoren. Gemäß einer Ausführungsform sind der erste und der zweite Durchlasstransistor n-Transistoren. Gemäß einer Ausführungsform sind das erste und das zweite resistive Speicherelement wenigstens eines der folgenden: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher.
  • Bei einem anderen Beispiel ist ein System vorgesehen, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung entsprechend der vorstehend erörterten Vorrichtung aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert. Gemäß einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Gemäß einer Ausführungsform ist die Anzeigeeinheit ein Berührungsbildschirm.
  • Gemäß einer Ausführungsform ist eine Vorrichtung zum Verbessern des Schreibspielraums vorgesehen, wobei die Vorrichtung Folgendes umfasst: eine MTJ-Vorrichtung, die zwischen der ersten und der zweiten Metallschicht angeordnet ist, wobei die MTJ eine feste magnetische Schicht, die mit einer dritten Metallschicht gekoppelt ist, und eine freie magnetische Schicht, die mit einer vierten Metallschicht gekoppelt ist, aufweist, und eine erste Steuereinheit, die mit der ersten und der zweiten Metallschicht gekoppelt ist, wobei die erste Steuereinheit dazu dient, einen Strom in die erste und die zweite Metallschicht zu injizieren, so dass die Stromrichtung in der ersten Metallschicht von der Stromrichtung in der zweiten Metallschicht verschieden ist.
  • Gemäß einer Ausführungsform umfasst die Vorrichtung ferner Folgendes: eine zweite Steuereinheit, die mit der fünften und der sechsten Metallschicht gekoppelt ist, wobei die zweite Steuereinheit in der Lage ist, einen Strom in die fünfte und die sechste Metallschicht zu injizieren, so dass die Stromrichtung in der fünften Metallschicht von der Stromrichtung in der sechsten Metallschicht verschieden ist. Gemäß einer Ausführungsform können die erste und die zweite Steuereinheit gleichzeitig einschalten. Gemäß einer Ausführungsform können die erste und die zweite Steuereinheit zu verschiedenen Zeiten einschalten.
  • Gemäß einer Ausführungsform liegen die dritte Metallschicht und die fünfte Metallschicht auf derselben Metallhierarchie, wobei die dritte Metallschicht und die fünfte Metallschicht voneinander entkoppelt sind. Gemäß einer Ausführungsform liegen die vierte Metallschicht und die sechste Metallschicht auf derselben Metallhierarchie, wobei die vierte Metallschicht und die sechste Metallschicht voneinander entkoppelt sind. Gemäß einer Ausführungsform liegen die dritte Metallschicht und die fünfte Metallschicht auf der M4-Metallhierarchie. Gemäß einer Ausführungsform liegen die vierte Metallschicht und die sechste Metallschicht auf der M6-Metallhierarchie. Gemäß einer Ausführungsform ist die zweite Steuereinheit in der Lage, einen Strom als einen Stromimpuls zu injizieren. Gemäß einer Ausführungsform liegt die erste Metallschicht in der M3-Metallhierarchie und liegt die zweite Metallschicht in der M7-Metallhierarchie. Gemäß einer Ausführungsform ist die erste Steuereinheit in der Lage, einen Strom als einen Stromimpuls zu injizieren.
  • Bei einem Beispiel ist ein System vorgesehen, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung entsprechend der vorstehend erörterten Vorrichtung aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert. Gemäß einer Ausführungsform umfasst das System ferner eine Anzeigeeinheit. Gemäß einer Ausführungsform ist die Anzeigeeinheit ein Berührungsbildschirm.
  • Es wird eine Zusammenfassung bereitgestellt, welche es dem Leser ermöglicht, die Natur und den Grundgedanken der technischen Offenbarung herauszufinden. Die Zusammenfassung wird mit dem Verständnis eingereicht, dass sie nicht verwendet wird, um den Schutzumfang oder die Bedeutung der Ansprüche einzuschränken. Die folgenden Ansprüche sind hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich als eine getrennte Ausführungsform steht.

Claims (59)

  1. Vorrichtung, welche Folgendes umfasst: ein Speicherelement mit einer ersten invertierenden Vorrichtung, die über Kreuz mit einer zweiten invertierenden Vorrichtung geschaltet ist, eine Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Wiederherstellungsschaltung mit einem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine dritte invertierende Vorrichtung, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, eine vierte invertierende Vorrichtung, die mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist, und eine Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit einem Ausgang der dritten invertierenden Vorrichtung gekoppelt ist.
  2. Vorrichtung nach Anspruch 1, wobei die erste invertierende Vorrichtung durch ein Taktsignal steuerbar ist.
  3. Vorrichtung nach Anspruch 2, welche ferner ein Übertragungs-Gate aufweist, das mit dem Speicherelement gekoppelt ist, wobei das Übertragungs-Gate durch das Taktsignal steuerbar ist, so dass sich die erste invertierende Vorrichtung im Tri-Zustand befindet, wenn das Übertragungs-Gate eingeschaltet ist.
  4. Vorrichtung nach Anspruch 1, wobei die Speicherschaltung Folgendes umfasst: eine erste Logikeinheit, die mit dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, wobei die erste Logikeinheit auch ein Signal empfängt, und eine zweite Logikeinheit, die mit dem Ausgang der vierten invertierenden Vorrichtung gekoppelt ist, wobei die zweite Logikeinheit auch das Signal empfängt.
  5. Vorrichtung nach Anspruch 4, wobei die erste und die zweite Logikeinheit NAND-Gatter sind.
  6. Vorrichtung nach Anspruch 4, wobei die Speicherschaltung ferner Folgendes umfasst: eine erste p-Vorrichtung, die in Reihe mit einer ersten n-Vorrichtung geschaltet ist, ist, und ein erstes resistives Element, das mit der ersten und der zweiten p-Vorrichtung und mit der ersten und der zweiten n-Vorrichtung gekoppelt ist, wobei die erste und die zweite p-Vorrichtung und die erste und die zweite n-Vorrichtung durch Ausgaben der ersten und der zweiten Logikeinheit steuerbar sind.
  7. Vorrichtung nach Anspruch 6, wobei das erste resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung ist, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten p-Vorrichtung und der ersten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten p-Vorrichtung und der zweiten n-Vorrichtung gekoppelt ist.
  8. Vorrichtung nach Anspruch 4, wobei die Speicherschaltung Folgendes umfasst: eine dritte p-Vorrichtung, die in Reihe mit einer dritten n-Vorrichtung geschaltet ist, eine vierte p-Vorrichtung, die in Reihe mit einer vierten n-Vorrichtung geschaltet ist, und ein zweites resistives Element, das mit der dritten und der vierten p-Vorrichtung und mit der dritten und der vierten n-Vorrichtung gekoppelt ist, wobei die dritte und die vierte p-Vorrichtung und die dritte und die vierte n-Vorrichtung durch Ausgaben der ersten und der zweiten Logikeinheit steuerbar sind.
  9. Vorrichtung nach Anspruch 8, wobei das zweite resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung ist, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der dritten p-Vorrichtung und der dritten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der vierten p-Vorrichtung und der vierten n-Vorrichtung gekoppelt ist.
  10. Vorrichtung nach Anspruch 1, wobei die Wiederherstellungsschaltung Folgendes umfasst: eine erste p-Vorrichtung, die mit einem Leistungsversorgungsknoten gekoppelt ist, ein erstes resistives Element, das mit der ersten p-Vorrichtung gekoppelt ist, und eine zweite p-Vorrichtung, die mit dem ersten resistiven Element und dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist.
  11. Vorrichtung nach Anspruch 10, wobei das erste resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung ist, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten p-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten p-Vorrichtung gekoppelt ist.
  12. Vorrichtung nach Anspruch 10, wobei die Wiederherstellungsschaltung Folgendes umfasst: eine erste n-Vorrichtung, die mit einem Masseknoten gekoppelt ist, ein zweites resistives Element, das mit der ersten n-Vorrichtung gekoppelt ist, und eine zweite n-Vorrichtung, die mit dem zweiten resistiven Element und dem Ausgang der ersten invertierenden Vorrichtung gekoppelt ist, wobei die zweite n-Vorrichtung ferner mit der zweiten p-Vorrichtung gekoppelt ist.
  13. Vorrichtung nach Anspruch 10, wobei das zweite resistive Element eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung ist, welche Folgendes aufweist: eine freie magnetische Schicht, die mit der ersten n-Vorrichtung gekoppelt ist, und eine feste magnetische Schicht, die mit der zweiten n-Vorrichtung gekoppelt ist.
  14. Vorrichtung nach Anspruch 1, wobei das wenigstens eine resistive Speicherelement der Wiederherstellungsschaltung und der Speicherschaltung wenigstens eines der folgenden ist: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher.
  15. Vorrichtung nach Anspruch 1, welche ferner Folgendes umfasst: eine andere Wiederherstellungsschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die andere Wiederherstellungsschaltung mit einem Ausgang der zweiten invertierenden Vorrichtung gekoppelt ist.
  16. Vorrichtung nach Anspruch 1, welche ferner Folgendes umfasst: eine andere Speicherschaltung, die wenigstens ein resistives Speicherelement aufweist, wobei die Speicherschaltung mit den Ausgängen der dritten und der vierten invertierenden Vorrichtung gekoppelt ist.
  17. Vorrichtung nach Anspruch 1, wobei das Speicherelement Teil von einem der folgenden ist: einem Flipflop, einer Latch-Stufe oder einem statischen Direktzugriffsspeicher.
  18. System, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung nach einem der Vorrichtungsansprüche 1 bis 17 aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
  19. System nach Anspruch 18, welches ferner eine Anzeigeeinheit umfasst.
  20. System nach Anspruch 19, wobei die Anzeigeeinheit ein Berührungsbildschirm ist.
  21. Flipflop, welcher Folgendes umfasst: eine Slave-Stufe, die mit einer Master-Stufe gekoppelt ist, wobei die Slave-Stufe einen ersten und einen zweiten Speicherknoten aufweist, und eine Retentionsstufe, die mit dem ersten und dem zweiten Speicherknoten der Slave-Stufe gekoppelt ist, wobei die Retentionsstufe Folgendes aufweist: einen ersten Durchlasstransistor, der durch ein Auswahlsignal steuerbar ist, wobei der erste Durchlasstransistor mit dem ersten Speicherknoten gekoppelt ist, einen zweiten Durchlasstransistor, der durch das Auswahlsignal steuerbar ist, wobei der zweite Durchlasstransistor mit dem zweiten Speicherknoten gekoppelt ist, ein erstes resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, ein zweites resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, und ein über Kreuz geschaltetes Paar von Transistoren, das mit dem ersten und dem zweiten resistiven Speicherelement und dem ersten und dem zweiten Durchlasstransistor gekoppelt ist.
  22. Flipflop nach Anspruch 21, wobei das über Kreuz geschaltete Paar von Transistoren Folgendes umfasst: einen ersten Transistor, der mit einem Versorgungsknoten und dem ersten resistiven Speicherelement gekoppelt ist, wobei der erste Transistor einen Gate-Anschluss aufweist, der mit dem zweiten resistiven Speicherelement gekoppelt ist.
  23. Flipflop nach Anspruch 22, wobei das über Kreuz geschaltete Paar von Transistoren Folgendes umfasst: einen zweiten Transistor, der mit einem Versorgungsknoten und dem zweiten resistiven Speicherelement gekoppelt ist, wobei der zweite Transistor einen Gate-Anschluss aufweist, der mit dem ersten resistiven Speicherelement gekoppelt ist.
  24. Flipflop nach Anspruch 23, wobei der erste und der zweite Transistor p-Transistoren sind.
  25. Flipflop nach Anspruch 21, wobei der erste und der zweite Durchlasstransistor n-Transistoren sind.
  26. Flipflop nach Anspruch 21, wobei das erste und das zweite resistive Speicherelement wenigstens eines der folgenden sind: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher.
  27. Vorrichtung, welche Folgendes umfasst: eine Master-Stufe, eine Slave-Stufe, die mit der Master-Stufe gekoppelt ist, wobei die Slave-Stufe Folgendes aufweist: einen ersten Inverter, der mit der Master-Stufe gekoppelt ist, über Kreuz geschaltete Inverter, die mit dem ersten und dem zweiten Speicherknoten gekoppelt sind, einen ersten Durchlasstransistor, der mit der Master-Stufe, dem Eingang des ersten Inverters und dem ersten Speicherknoten gekoppelt ist, und einen zweiten Durchlasstransistor, der mit einem Ausgang des ersten Inverters und dem zweiten Speicherknoten gekoppelt ist, und eine Retentionsstufe, die mit dem ersten und dem zweiten Speicherknoten gekoppelt ist.
  28. Vorrichtung nach Anspruch 27, wobei sich die über Kreuz geschalteten Inverter eine p-Header-Vorrichtung und eine n-Footer-Vorrichtung teilen.
  29. Vorrichtung nach Anspruch 28, wobei ein Gate-Anschluss der p-Header-Vorrichtung an Masse gelegt ist.
  30. Vorrichtung nach Anspruch 28, wobei ein Gate-Anschluss der n-Footer-Vorrichtung mit einer Auswahleinheit gekoppelt ist.
  31. Vorrichtung nach Anspruch 30, wobei die Auswahleinheit Folgendes umfasst: einen ersten Durchlasstransistor, der durch ein Taktsignal steuerbar ist und an einem Ende mit dem Gate-Anschluss der n-Footer-Vorrichtung gekoppelt ist und am anderen Ende an Masse gelegt ist.
  32. Vorrichtung nach Anspruch 31, wobei die Auswahleinheit Folgendes umfasst: einen zweiten Durchlasstransistor, der durch ein Taktsignal steuerbar ist und an einem Ende mit dem Gate-Anschluss der n-Footer-Vorrichtung gekoppelt ist und am anderen Ende gekoppelt ist, um ein Steuersignal zu empfangen.
  33. Vorrichtung nach Anspruch 27, wobei die Retentionsstufe Folgendes umfasst: einen ersten Durchlasstransistor, der durch ein Auswahlsignal steuerbar ist, wobei der erste Durchlasstransistor mit dem ersten Speicherknoten gekoppelt ist, und einen zweiten Durchlasstransistor, der durch das Auswahlsignal steuerbar ist, wobei der zweite Durchlasstransistor mit dem zweiten Speicherknoten gekoppelt ist.
  34. Vorrichtung nach Anspruch 33, wobei die Retentionsstufe Folgendes umfasst: ein erstes resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor der Retentionsstufe gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, ein zweites resistives Speicherelement, das an einem Ende mit dem ersten Durchlasstransistor der Retentionsstufe gekoppelt ist und am anderen Ende mit einem Steuerknoten gekoppelt ist, und ein über Kreuz geschaltetes Paar von Transistoren, das mit dem ersten und dem zweiten resistiven Speicherelement und dem ersten und dem zweiten Durchlasstransistor gekoppelt ist.
  35. Vorrichtung nach Anspruch 34, wobei das über Kreuz geschaltete Paar von Transistoren der Retentionsstufe Folgendes umfasst: einen ersten Transistor, der mit einem Versorgungsknoten und dem ersten resistiven Speicherelement gekoppelt ist, wobei der erste Transistor einen Gate-Anschluss aufweist, der mit dem zweiten resistiven Speicherelement gekoppelt ist.
  36. Vorrichtung nach Anspruch 35, wobei das über Kreuz geschaltete Paar von Transistoren Folgendes umfasst: einen zweiten Transistor, der mit einem Versorgungsknoten und dem zweiten resistiven Speicherelement gekoppelt ist, wobei der zweite Transistor einen Gate-Anschluss aufweist, der mit dem ersten resistiven Speicherelement gekoppelt ist.
  37. Vorrichtung nach Anspruch 36, wobei der erste und der zweite Transistor p-Transistoren sind.
  38. Vorrichtung nach Anspruch 33, wobei der erste und der zweite Durchlasstransistor n-Transistoren sind.
  39. Vorrichtung nach Anspruch 33, wobei das erste und das zweite resistive Speicherelement wenigstens eines der folgenden sind: eine Magnetischer-Tunnelübergangs-(MTJ)-Vorrichtung, ein Leitende-Brücke-RAM (CBRAM) oder bistabile organische Speicher.
  40. System, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor einen Flipflop entsprechend einem der Flipflops gemäß den Ansprüchen 21 bis 26 aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
  41. System nach Anspruch 40, welches ferner eine Anzeigeeinheit umfasst.
  42. System nach Anspruch 41, wobei die Anzeigeeinheit ein Berührungsbildschirm ist.
  43. System, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung nach einem der Vorrichtungsansprüche 27 bis 39 aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
  44. System nach Anspruch 43, welches ferner eine Anzeigeeinheit umfasst.
  45. System nach Anspruch 44, wobei die Anzeigeeinheit ein Berührungsbildschirm ist.
  46. Vorrichtung zum Verbessern des Schreibspielraums, wobei die Vorrichtung Folgendes umfasst: eine MTJ-Vorrichtung, die zwischen der ersten und der zweiten Metallschicht angeordnet ist, wobei die MTJ eine feste magnetische Schicht, die mit einer dritten Metallschicht gekoppelt ist, und eine freie magnetische Schicht, die mit einer vierten Metallschicht gekoppelt ist, aufweist, und eine erste Steuereinheit, die mit der ersten und der zweiten Metallschicht gekoppelt ist, wobei die erste Steuereinheit dazu dient, einen Strom in die erste und die zweite Metallschicht zu injizieren, so dass die Stromrichtung in der ersten Metallschicht von der Stromrichtung in der zweiten Metallschicht verschieden ist.
  47. Vorrichtung nach Anspruch 46, welche ferner Folgendes umfasst: eine zweite Steuereinheit, die mit der fünften und der sechsten Metallschicht gekoppelt ist, wobei die zweite Steuereinheit in der Lage ist, einen Strom in die fünfte und die sechste Metallschicht zu injizieren, so dass die Stromrichtung in der fünften Metallschicht von der Stromrichtung in der sechsten Metallschicht verschieden ist.
  48. Vorrichtung nach Anspruch 47, wobei die erste und die zweite Steuereinheit gleichzeitig einschalten können.
  49. Vorrichtung nach Anspruch 47, wobei die erste und die zweite Steuereinheit zu verschiedenen Zeiten einschalten können.
  50. Vorrichtung nach Anspruch 47, wobei die dritte Metallschicht und die fünfte Metallschicht auf derselben Metallhierarchie liegen und wobei die dritte Metallschicht und die fünfte Metallschicht voneinander entkoppelt sind.
  51. Vorrichtung nach Anspruch 47, wobei die vierte Metallschicht und die sechste Metallschicht auf derselben Metallhierarchie liegen und wobei die vierte Metallschicht und die sechste Metallschicht voneinander entkoppelt sind.
  52. Vorrichtung nach Anspruch 47, wobei die dritte Metallschicht und die fünfte Metallschicht auf der M4-Metallhierarchie liegen.
  53. Vorrichtung nach Anspruch 47, wobei die vierte Metallschicht und die sechste Metallschicht auf der M6-Metallhierarchie liegen.
  54. Vorrichtung nach Anspruch 47, wobei die zweite Steuereinheit in der Lage ist, einen Strom als einen Stromimpuls zu injizieren.
  55. Vorrichtung nach Anspruch 46, wobei die erste Metallschicht in der M3-Metallhierarchie liegt und die zweite Metallschicht in der M7-Metallhierarchie liegt.
  56. Vorrichtung nach Anspruch 46, wobei die erste Steuereinheit in der Lage ist, einen Strom als einen Stromimpuls zu injizieren.
  57. System, welches Folgendes umfasst: eine Speichereinheit, einen Prozessor, der mit der Speichereinheit gekoppelt ist, wobei der Prozessor eine Vorrichtung nach einem der Vorrichtungsansprüche 46 bis 56 aufweist, und eine Drahtlosschnittstelle, um zu ermöglichen, dass der Prozessor mit einer anderen Vorrichtung kommuniziert.
  58. System nach Anspruch 57, welches ferner eine Anzeigeeinheit umfasst.
  59. System nach Anspruch 58, wobei die Anzeigeeinheit ein Berührungsbildschirm ist.
DE112013007486.9T 2013-12-05 2013-12-05 Speicherzelle mit Retention unter Verwendung eines resistiven Speichers Pending DE112013007486T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/073440 WO2015084381A1 (en) 2013-12-05 2013-12-05 Memory cell with retention using resistive memory

Publications (1)

Publication Number Publication Date
DE112013007486T5 true DE112013007486T5 (de) 2016-07-14

Family

ID=53273929

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007486.9T Pending DE112013007486T5 (de) 2013-12-05 2013-12-05 Speicherzelle mit Retention unter Verwendung eines resistiven Speichers

Country Status (4)

Country Link
US (1) US9805790B2 (de)
CN (1) CN105745715B (de)
DE (1) DE112013007486T5 (de)
WO (1) WO2015084381A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281043B1 (en) 2014-12-24 2016-03-08 Intel Corporation Resistive memory write circuitry with bit line drive strength based on storage cell line resistance
KR20160117222A (ko) * 2015-03-30 2016-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 검사 방법
US10048893B2 (en) * 2015-05-07 2018-08-14 Apple Inc. Clock/power-domain crossing circuit with asynchronous FIFO and independent transmitter and receiver sides
KR102497480B1 (ko) * 2015-05-15 2023-02-08 소니그룹주식회사 불휘발성 기억 회로
US9805795B2 (en) * 2016-01-08 2017-10-31 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch
US9923553B2 (en) * 2016-07-18 2018-03-20 Nxp Usa, Inc. Systems and methods for non-volatile flip flops
US9871520B1 (en) * 2016-08-15 2018-01-16 Xilinx, Inc. Voting circuit and self-correcting latches
US9859876B1 (en) * 2016-08-25 2018-01-02 Intel Corporation Shared keeper and footer flip-flop
KR20190084038A (ko) * 2016-11-14 2019-07-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 회로 및 반도체 회로 시스템
CN108616268B (zh) * 2016-12-13 2022-05-17 中电海康集团有限公司 一种基于磁性隧道结的状态保持电源门控单元
US10430302B2 (en) 2017-04-12 2019-10-01 Qualcomm Incorporated Data retention with data migration
KR102555451B1 (ko) * 2018-05-31 2023-07-17 에스케이하이닉스 주식회사 반도체 장치
US10777250B2 (en) * 2018-09-27 2020-09-15 Intel Corporation Save-restore circuitry with metal-ferroelectric-metal devices
US10832774B2 (en) 2019-03-01 2020-11-10 Samsung Electronics Co., Ltd. Variation resistant 3T3R binary weight cell with low output current and high on/off ratio

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323353A (en) 1993-04-08 1994-06-21 Sharp Microelectronics Technology Inc. Method and apparatus for repair of memory by redundancy
US6952113B2 (en) * 2003-08-20 2005-10-04 International Business Machines Corp. Method of reducing leakage current in sub one volt SOI circuits
US7203100B2 (en) 2004-11-01 2007-04-10 Sun Mircosystems, Inc. Efficient implementation of a read scheme for multi-threaded register file
US20070057792A1 (en) 2005-09-12 2007-03-15 Alden Ray M Contact arrays and processes for wireless batteryless user input
TWI304212B (en) * 2006-01-04 2008-12-11 Ind Tech Res Inst Magnetic random access memory with improved writing margin
US7719876B2 (en) 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
US7961502B2 (en) 2008-12-04 2011-06-14 Qualcomm Incorporated Non-volatile state retention latch
US8017902B2 (en) * 2008-12-12 2011-09-13 Infineon Technologies Ag Detector
US8427214B2 (en) 2010-06-03 2013-04-23 Arm Limited Clock state independent retention master-slave flip-flop
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
WO2012098897A1 (ja) 2011-01-20 2012-07-26 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
US8670266B2 (en) * 2012-01-30 2014-03-11 Qualcomm Incorporated Non-volatile flip-flop
US20130242640A1 (en) * 2012-03-07 2013-09-19 Brent Steven Haukness Methods and Systems for Resistive Change Memory Cell Restoration
WO2015023290A1 (en) * 2013-08-16 2015-02-19 Intel Corporation Memory cell with retention using resistive memory

Also Published As

Publication number Publication date
US20160232968A1 (en) 2016-08-11
WO2015084381A1 (en) 2015-06-11
CN105745715B (zh) 2018-06-12
CN105745715A (zh) 2016-07-06
US9805790B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
DE112013007486T5 (de) Speicherzelle mit Retention unter Verwendung eines resistiven Speichers
DE102004055006B4 (de) Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung
DE102013106684B4 (de) Leseverstärkerschaltung für resistive Speicher
DE68920699T2 (de) Speicherzelle und Leseschaltung.
DE112013007054T5 (de) Vorrichtung für Schreib- und Lese-Vorgänge mit geringem Energieverbrauch für einen resistiven Speicher
KR101802882B1 (ko) 저항성 메모리를 사용하는 기억을 갖는 메모리 셀
DE102010024622A1 (de) Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits
DE102014103278A1 (de) Integrierter Taktausblender (ICG), der eine Taktkaskaden-Komplementärschaltlogik verwendet
DE112012004989T5 (de) Erweiterter Datenaufbewahrungsmodus für dynamische Speicher
JP2010124290A (ja) データ保持装置
DE102012112352A1 (de) Scan-Flip-Flop, Verfahren davon und Vorrichtung mit demselben
DE112012005060B4 (de) Höhere Energieeinsparung bei Speicher-Arrays
DE102016117759A1 (de) Spannungsregler, der eine Mehrfach-Leistungs- und Gain-Boosting-Technik verwendet, und mobile Vorrichtungen mit demselben
DE112016003137T5 (de) Aufbaustruktur zum Vermindern der Vorladespannung für Arrays von statischen Direktzugriffsspeichern
US9679635B2 (en) Overvoltage protection for a fine grained negative wordline scheme
TWI732865B (zh) 半導體電路、驅動方法、及電子裝置
US9997227B2 (en) Non-volatile ferroelectric logic with granular power-gating
DE112016006241T5 (de) Halbleiterschaltkreis, ansteuerungsverfahren und elektronische vorrichtung
DE112019002108T5 (de) Auf negativem differentialwiderstand basierender speicher mit hoher dichte
DE102018102328A1 (de) Vorrichtung mit elektronischen Schaltungen mit verringertem Leckstrom und zugehörige Verfahren
DE112016002196T5 (de) Nichtflüchtige speicherschaltung
DE102019128598A1 (de) Verfahren und system zum ausgleichen von ground-bounce
DE112004001640T5 (de) Nichtflüchtige sequenzielle Maschine
DE102023106976A1 (de) Ansteuerschaltung mit verbesserter zeitsteuerungszeitspanne für eine speichervorrichtung
DE112016002871T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication