DE102013106869A1 - Schaltungsanordung, Aufrechterhalter-Flipflop, und Verfahren zum Betreiben einer Schaltungsanordung und eines Aufrechterhalter-Flipflop - Google Patents

Schaltungsanordung, Aufrechterhalter-Flipflop, und Verfahren zum Betreiben einer Schaltungsanordung und eines Aufrechterhalter-Flipflop Download PDF

Info

Publication number
DE102013106869A1
DE102013106869A1 DE102013106869.3A DE102013106869A DE102013106869A1 DE 102013106869 A1 DE102013106869 A1 DE 102013106869A1 DE 102013106869 A DE102013106869 A DE 102013106869A DE 102013106869 A1 DE102013106869 A1 DE 102013106869A1
Authority
DE
Germany
Prior art keywords
circuit
inverter
input
latch register
logic state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013106869.3A
Other languages
English (en)
Other versions
DE102013106869B4 (de
Inventor
Klaus Von Arnim
Stefan Bergler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of DE102013106869A1 publication Critical patent/DE102013106869A1/de
Application granted granted Critical
Publication of DE102013106869B4 publication Critical patent/DE102013106869B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for

Landscapes

  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Verschiedene Aspekte dieser Offenbarung stellen eine Schaltungsanordnung zur Verfügung, aufweisend: einen Eingang; eine erste Auffangregister-Schaltung, gekoppelt an den Eingang, wobei die erste Auffangregister-Schaltung einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter aufweist; einen Schalter, wobei ein erster Anschluss des Schalters an einen Ausgang des vorwärtsgerichteten Inverters gekoppelt ist; eine zweite Auffangregister-Schaltung, gekoppelt an einen zweiten Anschluss des Schalters, einen Ausgang, gekoppelt an die zweite Auffangregister-Schaltung; und eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren.

Description

  • Verschiedene Aspekte dieser Offenbarung betreffen eine Schaltungsanordnung, einen Aufrechterhalter-Flipflop und Verfahren zum Betreiben einer Schaltungsanordnung und eines Aufrechterhalter-Flipflops.
  • Aufrechterhalter-Schaltungen (oder Beibehalter-schaltungen) können verwendet werden, um einen Logikzustand (Binär 1 oder Binär 0) aufrechtzuerhalten, wenn die umgebende Logik ausgeschaltet ist. Die Aufrechterhalter-Schaltung kann als Aufrechterhalter-Flipflop ausgebildet sein, wobei ein ausgewählter Bereich des Aufrechterhalter-Flipflops dauerhaft eingeschaltet sein kann, während ein anderer Teil kontrollierbar ausgeschaltet sein kann. Jedoch erfordert das Aufrechterhalten der Logik bei typischen Status-Aufrechterhalter-Flipflops wenigsten ein Steuerungssignal, benötigen einen zusätzlichen Speicherknoten oder Auffangregister-Schaltung (oder Latch-Schaltung), und bürden zusätzliche Taktsignal (oder Timing) -Bedingungen beim Erwachen (oder Aufwachen) auf, d. h. bei der Wiederaufnahme von Energie an die umgebende Logik. Entsprechend haben typische Aufrechterhalter-Flipflops verglichen mit Standard-Flipflops einen signifikanten Bereichs- und Timing-Overhead (oder Überlapp). Folglich sind Status-Aufrechterhalter-Flipflops mit einer einfachen Steuerungs-Sequenz und einen geringen Bereichs- und Timing-Overhead wünschenswert.
  • Verschiedene Aspekte dieser Offenbarung stellen eine Schaltungsanordnung zur Verfügung. Die Schaltungsanordnung kann einen Eingang; eine erste Auffangregister-Schaltung, gekoppelt an den Eingang, wobei die erste Auffangregister-Schaltung einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter aufweist; einen Schalter, wobei ein erster Anschluss des Schalters an einen Ausgang des vorwärtsgerichteten Inverters gekoppelt ist; eine zweite Auffangregister-Schaltung, gekoppelt an einen zweiten Anschluss des Schalters, einen Ausgang, gekoppelt an die zweite Auffangregister-Schaltung; und eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren, aufweisen.
  • Gemäß einem Aspekt dieser Offenbarung kann die Isolationsschaltung eingerichtet sein, den ersten vorwärtsgerichteten Inverter kontrolliert von dem Eingang des ersten Rückkoppelinverters zu isolieren.
  • Gemäß einem Aspekt dieser Offenbarung kann die zweite Auffangregister-Schaltung weiter einen zweiten vorwärtsgerichteten Inverter und einen zweiten Rückkoppelinverter aufweisen, wobei ein Eingang des zweiten vorwärtsgerichteten Inverters an den zweiten Anschluss des Schalters gekoppelt sein kann und wobei ein Ausgang des zweiten vorwärtsgerichteten Inverter an den Ausgang gekoppelt sein kann.
  • Gemäß einem Aspekt dieser Offenbarung kann die Schaltungsanordnung weiter einen Energieversorgungsanschluss, der an die erste Auffangregister-Schaltung gekoppelt ist, wobei der Energieversorgungsanschluss eingerichtet sein kann, der ersten Auffangregister-Schaltung selektiv Energie zur Verfügung zu stellen; und einen Steuerungssignalanschluss der an die Isolationsschaltung gekoppelt ist, wobei der Steuerungssignalanschluss eingerichtet ist, der Isolationsschaltung ein Steuerungssignal zur Verfügung zu stellen, um kontrolliert den ersten vorwärtsgerichteten Inverter von dem Eingang des erste Rückkoppelinverters zu isolieren, aufweisen.
  • Gemäß einem Aspekt dieser Offenbarung kann der Steuerungssignalanschluss eingerichtet sein, der Isolationsschaltung ein Widerherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter von dem Eingang des ersten Rückkoppelinverters zu isolieren, und wobei der Steuerungssignalanschluss eingerichtet sein kann, der Isolationsschaltung ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln.
  • Gemäß einem Aspekt dieser Offenbarung kann der Eingang über den ersten vorwärtsgerichteten Inverter, den Schalter und die zweite Auffangregister-Schaltung an den Ausgang gekoppelt sein, nachdem der Steuerungssignalanschluss der Isolationsschaltung ein Speichersignal zur Verfügung gestellt hat.
  • Gemäß einem Aspekt dieser Offenbarung kann der Steuerungssignalanschluss eingerichtet sein, der Isolationsschaltung ein Wiederherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter von dem Eingang des ersten Rückkoppelinverters zu isolieren, nachdem die erste Auffangregister-Schaltung über den Energieversorgungsanschluss wieder mit Energie versorgt ist.
  • Gemäß einem Aspekt dieser Offenbarung kann die Schaltungsanordnung weiter eine Taktsignalanschluss aufweisen, der an den Schalter gekoppelt ist, wobei der Taktsignalanschluss eingerichtet ist, dem Schalter ein binäres Taktsignal zur Verfügung zu stellen, das ein erstes binäres Level und ein zweites binäres Level aufweist, wobei der Schalter als Reaktion auf das erste binäre Level geschlossen ist, und wobei der Schalter als Reaktion auf das zweite binäre Level geschlossen ist.
  • Gemäß einem Aspekt dieser Offenbarung kann der Ausgang über die zweite Auffangregister-Schaltung, den Schalter und den ersten Rückkoppelinverter an den Eingang gekoppelt sein, wenn der Taktsignalanschluss dem Schalter das erste binäre Level zur Verfügung stellt.
  • Gemäß einem Aspekt dieser Offenbarung kann der Ausgang eingerichtet sein, von dem Ausgang zu dem Eingang über die zweite Auffangregister-Schaltung, den Schalter und den ersten Rückkoppelinverter einen Logikzustand zu verbreiten.
  • Gemäß einem Aspekt dieser Offenbarung wird ein Aufrechterhalter-Flipflop zur Verfügung gestellt, der eine Master-Schaltung aufweisend, einen erste vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter; eine Slave-Schaltung; ein Übertragungsgate, das zwischen den Ausgang des ersten vorwärtsgerichteten Inverter und einem Eingang der Slave-Schaltung gekoppelt ist; eine Isolationsschaltung, eingerichtet um den ersten vorwärtsgerichteten Inverter kontrolliert von dem ersten Rückkoppelinverter zu isolieren, aufweist.
  • Gemäß einem Aspekt dieser Offenbarung kann die Slave-Schaltung weiter einen zweiten vorwärtsgerichteten Inverter und einen zweiten Rückkoppelinverter aufweisen; wobei ein Eingang des zweiten vorwärtsgerichteten Inverters an das Übertragungsgate gekoppelt ist.
  • Gemäß einem Aspekt dieser Offenbarung kann der Aufrechterhalter-Flipflop weiter einen Energieversorgungsanschluss, der an die Master-Schaltung gekoppelt ist, wobei der Energieversorgungsanschluss eingerichtet ist, der Master-Schaltung selektiv Strom zur Verfügung zu stellen; und einen Steuerungssignalanschluss der an die Isolationsschaltung gekoppelt ist, wobei der Steuerungssignalanschluss eingerichtet ist, der Isolationsschaltung ein Steuerungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter kontrolliert von dem ersten Rückkoppelinverter zu isolieren, aufweisen.
  • Gemäß einem Aspekt dieser Offenbarung kann der Steuerungssignalanschluss eingerichtet sein, der Isolationsschaltung ein Wiederherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter von dem Eingang des ersten Rückkoppelinverters zu isolieren, und wobei der Steuerungssignalanschluss eingerichtet sein kann, der Isolationsschaltung ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter an den ersten Rückkoppelinverter zu koppeln.
  • Gemäß einem Aspekt dieser Offenbarung kann der Aufrechterhalter-Flip-Flip weiter einen Logik-Anschluss, der an den Eingang der Master-Schaltung gekoppelt ist, wobei der Logik-Anschluss weiter an die Slave-Schaltung über den Eingang der Master-Schaltung, der ersten vorwärtsgerichteten Inverter und das Übertragungsgate gekoppelt ist, nachdem der Steuerungssignalanschluss ein Speichersignal an die Isolationsschaltung zur Verfügung gestellt hat, aufweisend.
  • Gemäß einem Aspekt dieser Offenbarung wird ein Verfahren zum Betreiben einer Schaltungsanordnung zur Verfügung gestellt, wobei die Schaltungsanordnung einen Eingang; eine erste Auffangregister-Schaltung, gekoppelt an den Eingang, wobei die erste Auffangregister-Schaltung einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter aufweist; einen Schalter, wobei ein erster Anschluss des Schalters an einen Ausgang des vorwärtsgerichteten Inverters gekoppelt ist; eine zweite Auffangregister-Schaltung, gekoppelt an einen zweiten Anschluss des Schalters, einen Ausgang, gekoppelt an die zweite Auffangregister-Schaltung; und eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren, wobei das Verfahren aufweist: der Isolationsschaltung ein Speichersignal zur Verfügung stellen, um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln; dem Eingang einen Logikzustand zur Verfügung stellen, wobei sich der Logikzustand am Eingang über den Eingang, die zweite Auffangregister-Schaltung, den Schalter und den ersten Rückkoppelinverter zu dem Ausgang verbreitet; Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung; und Unterbrechen der Energie zu der ersten Auffangregister-Schaltung nachdem die zweite Auffangregister-Schaltung den Logikzustand gespeichert hat.
  • Gemäß einem Aspekt dieser Offenbarung kann Verfahren weiter aufweisen: der Isolationsschaltung ein Speichersignal zur Verfügung stellen weist das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, auf; dem Eingang einen Logikzustand zur Verfügung stellen weist das Übertragen des Logikzustands über einen Logikanschluss, der an den Eingang gekoppelt ist, auf; und das Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung weist das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung auf.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren aufweisen: Weiterversorgen der ersten Auffangregister-Schaltung mit Energie; zur Verfügung stellen eine binären Taktsignals an den Schalter, wobei der Schalter geschlossen ist als Antwort auf ein erstes binäres Level, und wobei der Schalter offen als Antwort auf ein zweites binäres Level; Schreiben einen Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, in die erste Auffangregister-Schaltung; und zur Verfügung stellen der Isolationsschaltung mit einem Wiederherstellungssignal, um den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren weiter aufweisen: Schreiben des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist in die erste Auffangregister-Schaltung, aufweisend: zur Verfügung stellen des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter als Antwort auf das erste binäre Signal geschlossen ist, an der ersten Auffangregister-Schaltung, wobei sich der Logikzustand, der in der zweiten Auffangregister-Schaltung gespeichert ist, an die erste Auffangregister-Schaltung über den Schalter und den ersten Rückkoppelinverter zu dem Eingang des ersten vorwärtsgerichteten Inverters verbreitet; und Speichern des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter als Antwort auf das zweite binäre Level offen ist, und nachfolgend zur Verfügung stellen des Logikzustands an der ersten Auffangregister-Schaltung wenn die Schaltung als Antwort auf das erste binäre Signal geschlossen ist.
  • Gemäß einem Aspekt dieser Offenbarung wird ein Verfahren zum Betreiben eines Aufrechterhalter-Flipflops zur Verfügung gestellt, wobei der Aufrechterhalter-Flipflop eine Master-Schaltung aufweisend einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter; eine Slave-Schaltung; ein Übertragungsgate, das zwischen einem Ausgang des ersten vorwärtsgerichteten Inverters und einen Eingang der Slave-Schaltung gekoppelt ist; eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren; aufweisen, wobei das Verfahren aufweist: der Isolationsschaltung ein Speichersignal zur Verfügung stellen, um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln; zur Verfügung stellen eines Logikzustands am Eingang der Master-Schaltung, wobei der Logikzustand am Eingang der Master-Schaltung über den Eingang der Master-Schaltung, den ersten vorwärtsgerichteten Inverter und das Übertragungsgate zu der Slave-Schaltung propagiert; Speichern des Logikzustands in der Slave-Schaltung; und Unterbrechen der Energie zu der Master-Schaltung nachdem die Slave-Schaltung den Logikzustand gespeichert hat.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren weiter aufweisen: der Isolationsschaltung ein Speichersignal zur Verfügung stellen weist das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, auf; dem Eingang einen Logikzustand zur Verfügung stellen weist das Übertragen des logischen Zustands über einen Logikanschluss, der an den Eingang gekoppelt ist, auf; und das Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung weist das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung auf.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren zum Betreiben eines Aufrechterhalter-Flipflops weiter aufweisen: Weiterversorgen der Master-Schaltung mit Energie; zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate, wobei das Übertragungsgate als Antwort auf ein erstes binäres Level durchlässig ist, und wobei das Übertragungsgate als Antwort auf ein zweites binäres Level undurchlässig ist; Schreiben einen Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist in die erste Auffangregister-Schaltung; und zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung, um den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren weiter aufweisen: das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung weist das Übertragen des Wiederherstellungssignals über den Steuerungssignalanschluss auf, der an die Isolationsschaltung gekoppelt ist; und das zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate weist das Übertragen des binären Taktsignals über einen Taktsignalanschluss auf, der an das Übertragungsgate gekoppelt ist.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren weiter aufweisen: Schreiben einen Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist in die erste Auffangregister-Schaltung weist auf: zur Verfügung stellen der Master-Schaltung mit dem Logikzustand der in der Slave-Schaltung gespeichert ist wenn das Übertragungsgate als Antwort auf das erste binäre Level transparent ist, wobei der Logikzustand, der in der Slave-Schaltung gespeichert ist, über das Übertragungsgate und den ersten Rückkoppelinverter zu dem Eingang des ersten vorwärtsgerichteten Inverters propagiert; und Speichern des Logikzustands, der in der Slave-Schaltung gespeichert ist, wenn das Übertragungsgate als Antwort auf das zweite binäre Level undurchlässig ist, und anschließend der Master-Schaltung den Logikzustand zur Verfügung stellt, wenn das Übertragungsgate als Antwort auf das zweite binäre Level transparent ist.
  • In den Zeichnungen bezeichnen gleiche Bezugszeichen allgemein die gleichen Teile in den unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen liegt im Allgemeinen die Betonung auf der Veranschaulichung der Prinzipien der Erfindung. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung beschrieben unter Bezugnahme auf die folgenden Zeichnungen, in denen:
  • 1 einen Ballon-Aufrechterhalter-Flipflop zeigt;
  • 2 einen Aufrechterhalter-Flipflop in einer Master Slave D-Flipflop-Architektur zeigt;
  • 3 eine Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung zeigt;
  • 4 eine Schaltungsanordnung zeigt, nachdem ein Steuerungssignalanschluss ein Speichersignal an eine Isolationsschaltung zur Verfügung stellt, gemäß einem Aspekt dieser Offenbarung;
  • 5 relatives Timing von Signalen zeigt, die durch einen Steuerungssignalanschluss und ein Energieversorgungsanschluss zur Verfügung gestellt sind, gemäß einem Aspekt dieser Offenbarung;
  • 6 eine Schaltungsanordnung zeigt, nachdem ein Steuerungssignalanschluss ein Speichersignal an eine Isolationsschaltung zur Verfügung stellt, gemäß einem Aspekt dieser Offenbarung;
  • 7 eine Schaltungsanordnung zeigt, nachdem ein Steuerungssignalanschluss ein Wiederherstellungssignal an eine Isolationsschaltung zur Verfügung stellt und wenn ein Taktsignal an einen Schalter ein zweites binäres Signal zur Verfügung stellt, gemäß einem Aspekt dieser Offenbarung;
  • 8 einen Aufrechterhalter-Flipflop gemäß einem Aspekt dieser Offenbarung zeigt;
  • 9 einen Aufrechterhalter-Flipflop gemäß einem weiteren Aspekt dieser Offenbarung zeigt;
  • 10 ein Verfahren zum Betreiben einer Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung zeigt;
  • 11 ein Verfahren zum Betreiben einer Schaltungsanordnung gemäß einem weiteren Aspekt dieser Offenbarung zeigt;
  • 12 ein Verfahren zum Betreiben einer Schaltungsanordnung gemäß einem Aspekt dieser Offenbarung zeigt; und
  • 13 ein Verfahren zum Betreiben einer Schaltungsanordnung gemäß einem weiteren Aspekt dieser Offenbarung zeigt.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Details und Aspekte dieser Offenbarung gezeigt sind, in denen die Erfindung ausgeübt werden kann. Diese Aspekte dieser Offenbarung werden ausreichend detailliert beschrieben, um den Fachmann zu ermöglichen die Erfindung auszuführen. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle, logische oder elektrische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die verschiedenen Merkmale dieser Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, da einige Merkmale dieser Offenbarung mit einem oder mehreren anderen Merkmalen dieser Offenbarung zu neuen Merkmalen kombiniert werden können.
  • Aufrechterhalter-(oder Beibehalter-)Flipflops sind Flipflops, die ihre Daten aufrechterhalten (oder beibehalten), auch wenn die umgebende Logik ausgeschaltet ist. Die meisten Aufrechterhalter-Flipflops nach dem Stand der Technik können in zwei Gruppen unterteilt werden: Ballon-Aufrechterhalter-Flipflops und Aufrechterhalter-Flipflops in Master-Slave-D Flipflop-Architektur.
  • 1 zeigt einen Ballon-Aufrechterhalter-Flipflop 100, und
  • 2 zeigt einen Aufrechterhalter-Flipflop in einer Master-Slave D-Flipflop-Architektur 200 gemäß verschiedenen Aspekten dieser Offenbarung.
  • Ballon-Aufrechterhalter-Flipflops 100 können als Master-Slave-Auffangregister (oder -Latch) 102, 104 implementiert sein, die einen zusätzlichen Speicherknoten 106 beinhalten, oder eine zusätzliche Datenerhaltende Schaltung, die manchmal als „Schatten-”(shadow)-Auffangregister oder als „Ballon”-Auffangregister 106 bezeichnet werden. Bei einer Implementierung können die Master-Slave-Auffangregister 102, 104 als Standard-Vt-Transistoren ausgebildet sein, während die Ballon-Auffangregister 106 durch schwache Hoch-Vt-Transistoren ausgebildet sein können. Das Ballon-Auffangregister 106 kann mit einer Stromversorgung 108 verbunden sind, die immer an ist, und den Registerstatus aufrechterhalten kann, während die schlecht isolierten (leaky) Master-Slave-Register in den Schlafmodus ausgeschaltet werden. Ballon-Aufrechterhalter-Flipflops erfordern ein kompliziertes Timing für Hin- und Her-Übertragung von Daten zwischen dem Ballon-Auffangregister 106 und den Master-Slave-Auffangregistern 102, 104 bei jedem Übergang vom Schlafmodus (und zwar wenn die Master-Slave-Auffangregister 102, 104 ausgeschaltet werden) zu dem aktiven Zustand und umgekehrt. Wenn beispielsweise das Taktsignal (clock) 107 niedrig (low) ist und das Master-Auffangregister offen ist und Eingangsdaten 110 aufnimmt, wird der in dem Ballon-Auffangregister 106 gehaltene Wert in das Slave-Auffangregister 104 gezwungen. Wenn jedoch das Taktsignal 107 hoch (high) ist, wird der der in dem Ballon-Auffangregister 106 gehaltene Wert in das Master-Auffangregister 102 gezwungen und verbreitet sich zu dem Slave-Auffangregister 104 wenn der Taktsignal 107 auf low geht. Ballon-Aufrechterhalter-Flipflops leiden auch unter größer Baugröße, Leistung und verzögerungsrelevanten Problemen.
  • Ein Aufrechterhalter-Flipflop in einer Master-Slave-D-Flipflop-Architektur 200 kann einen dauerhaft aktivierten (always-on) Zustand aufweisen, bei dem entweder die Master- 202 oder die Slave-Stufe 204 des Aufrechterhalter-Flipflops 200 während der Aufrechterhaltungs-(oder Beibehaltungs-)Phase (und zwar dann, wenn Daten entweder in der Master- 202 oder Slave- 204 Stufe aufbewahrt oder gespeichert werden) mit Energie versorgt ist oder sind. Abgesehen von geringen Geschwindigkeitsverschlechterungen kann diese Implementierung eine Bereichs- und Leistungseffiziente Implementierung berücksichtigen. Jedoch hat das „Aufwecken” dieses Typs von Aufrechterhalter-Flipflops bestimmte Einschränkungen hinsichtlich des Taktsignalszustands, so wie es beispielsweise erforderlich ist, dass das Taktsignal „0” ist, um aus dem Aufrechterhalter-Zustand zu kommen.
  • Folglich sind Zustands-Aufrechterhalter-Flipflops mit einer einfachen Steuerungssequenz und geringen Bereichs- und Timing-Overhead wünschenswert.
  • Verschiedene Aspekte dieser Offenbarung stellen eine Schaltungsanordnung zur Verfügung.
  • Verschiedene Aspekte dieser Offenbarung stellen einen Aufrechterhalter-Flipflop zur Verfügung.
  • Die Bezeichnung „beispielhaft” wird hierin verwendet mit der Bedeutung „als ein Beispiel, Fall oder Veranschaulichung dienend”. Jede Ausführungsform oder Ausgestaltung, die hierin als „beispielhaft” beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen auszulegen.
  • Die Bezeichnung ”Schaltung” kann als jegliche Art von Logik implementierte Entität, die, Hardware, Software, Firmware oder jede Kombination daraus, verstanden werden. Somit kann in einer Ausführungsform eine „Schaltung” eine hartverdrahtete Logikschaltung oder eine programmierbare Logikschaltung wie beispielsweise ein programmierbarer Prozessor, beispielsweise ein Mikroprozessor (beispielsweise ein CISC(Complex Instruction Set Computer – Komplexer Instruktionssatz Computer)-Prozessor oder ein RISC(Reduced Instruction Set Computer-Reduzierter Instruktionssatz Computer)-Prozessor) sein. Eine „Schaltung” kann auch ein Prozessor sein, der Software ausführt, beispielsweise jegliche Art von Computerprogramm, das einen Code eine virtuelle Maschine verwendet, wie beispielsweise Java. Verschiedene Schaltungen können auch durch die gleiche Komponente implementiert sein, beispielsweise durch einen Prozessor, der zwei verschiedene Programme ausführt.
  • Gemäß einem Aspekt dieser Offenbarung können die Schaltungsanordnung und das Aufrechterhalter-Flipflop eine durchgehend aktivierte Stufe (oder ein durchgehend aktivierte Auffangregister-Schaltung) beinhalten, der es erlaubt ist unabhängig von dem Taktsignalzustand wieder aktiviert zu werden. Entsprechend können die Schaltungsanordnung und das Aufrechterhalter-Flipflop in der Lage sein unabhängig von dem Taktsignalzustand aufzuwachen. Die Schaltungsanordnung und der Aufrechterhalter-Flipflop können das Schreiben eines beibehaltenen Logikzustands aus der durchgehend aktivierten Slave-Stufe (oder durchgehend aktivierten Auffangregister-Schaltung) in die Master-Stufe ermöglichen, unabhängig von dem Zustand des Taktsignals und mit geringem Timing- und Bereichs-Overhead.
  • 3 zeigt eine Schaltungsanordnung 300 gemäß einem Aspekt dieser Offenbarung. Die Schaltungsanordnung 300 kann einen Eingang 302 aufweisen, der mit einer ersten Auffangregister-Schaltung 304 gekoppelt sein kann. Wie hierin verwendet, beziehen sich Begriffe wie Kopplung, Verbindung, Kommunikation oder Zusammenschaltung auf eine Beziehung, bei der Merkmale miteinander entweder direkt oder indirekt durch dazwischenliegende Strukturen kommunizieren, soweit dies nicht ausdrücklich anderweitig beschrieben ist. Entsprechend kann der Eingang 302 elektrisch mit der ersten Auffangregister-Schaltung 304 verbunden sein.
  • Die erste Auffangregister-Schaltung 304 kann einen ersten vorwärtsgerichteten Inverter 306 und einen ersten Rückkoppelinverter 308 beinhalten. Jeder Inverter 306 und 308 kann einen Signaltransistor, z. B. einen Einzel-Metalloxidhalbleiter(MOS)-Transistor, z. B. einen Einzel-NMOS-Transistor, einen Einzel-PMOS-Transistor der mit einem Widerstand gekoppelt ist, oder einen Bipolartransistor (BJT) in entweder einer Widerstands-Transistor-Logik (RTL) oder einer Transistor-Transistor-Logik(TTL)-Anordnung, oder wenigstens ein komplementärer MOS(CMOS)-Transistor, oder eine Kombination daraus, beinhalten. Jeder Inverter 306, 308 kann entweder ein Aktiv-High oder ein Aktiv-Low Auffangregister-Inverter sein. Gemäß einem Aspekt dieser Offenbarung kann jeder Inverter 306, 308 zwei Eingangsanschlüsse (oder Eingabeterminals) aufweisen, und der Eingang 302 kann mit wenigstens einem dieser Eingänge des ersten vorwärtsgerichteten Inverters 306 verbunden sein. In gleicher Weise kann der Ausgang 306a des ersten vorwärtsgerichteten Inverters 306 mit wenigstens einem Eingang des ersten Rückkoppelinverters 308 verbunden sein.
  • Die Schaltungsanordnung 300 kann einen Schalter 310 beinhalten, wobei ein erster Anschluss 310a (der auch als erster kontrollierter Anschluss 310a bezeichnet werden kann) des Schalters 310 an einen Ausgang 306a des ersten vorwärtsgerichteten Inverters 306 angeschlossen sein kann. Der Schalter 310 kann wenigstens einen NMOS-Transistor, wenigstens einen PMOS-Transistor, wenigstens einen Bipolartransistor, wenigstens einen CMOS-Transistor, ein Übertragungsgate (Transmission Gate) oder jede Kombination daraus, beinhalten.
  • Gemäß verschiedenen Aspekten dieser Offenbarung kann die Schaltungsanordnung 300 eine zweite Auffangregister-Schaltung 312 beinhalten, die an einen zweiten Anschluss 310b (der auch als zweiter kontrollierter Anschluss 310b bezeichnet werden kann) des Schalters 310 angeschlossen. Die weiteren Merkmale, die zuvor in Verbindung mit der ersten Auffangregister-Schaltung 304 beschrieben sind, sind in gleicher Weise anwendbar und sind hiermit erneut vorgetragen in Bezug auf die zweite Auffangregister-Schaltung 312.
  • Die Schaltungsanordnung 300 kann einen Ausgang 313 beinhalten, der an die zweite Auffangregister-Schaltung 312 angeschlossen ist. Weiter kann die zweite Auffangregister-Schaltung 312 einen zweiten vorwärtsgerichteten Inverter 314 und einen zweiten Rückkoppelinverter 316 beinhalten, wobei ein Eingang 314a des zweiten vorwärtsgerichteten Inverters 314 an den zweiten Anschluss 310b des Schalters 310 angeschlossen ist, und wobei ein Ausgang 314b des zweiten vorwärtsgerichteten Inverters 314 an den Ausgang 313 und an einen Eingang des zweiten vorwärtsgerichteten Inverters 316 angeschlossen ist.
  • Gemäß einem Aspekt dieser Offenbarung kann die Schaltungsanordnung 300 weiter eine Isolationsschaltung 318 beinhalten, die eingerichtet ist, den ersten vorwärtsgerichteten Inverter 306 von einem Eingang 308a des ersten Rückkoppelinverters 308 zu isolieren.
  • Gemäß einem Aspekt dieser Offenbarung kann die Isolationsschaltung 318 beinhaltet sein (in anderen Worten eingebaut in) oder implementiert durch die erste Auffangregister-Schaltung 304 sein, aber kann wenigstens teilweise extern bezüglich sowohl dem ersten vorwärtsgerichteten Inverter 306 und des ersten Rückkoppelinverters 308 sein. Beispielsweise, wie in 3 gezeigt, kann die Isolationsschaltung 318 ein Isolationsschalter sein, beispielsweise ein Übertragungsgate, wobei ein erster Anschluss 318a (der auch als erster kontrollierter Anschluss 318a bezeichnet werden kann) der Isolationsschaltung 318 an einen Ausgang 306a des ersten vorwärtsgerichteten Inverters 306 gekoppelt sein kann, und wobei ein zweiter Anschluss 318b (der auch als zweiter kontrollierter Anschluss 318b bezeichnet werden kann) an den ersten Anschluss 310a des Schalters 310 und den Eingang 308a des ersten vorwärtsgerichteten Inverters 308 gekoppelt sein kann.
  • Die Isolationsschaltung 318 kann beispielsweise beinhaltet sein in dem ersten vorwärtsgerichteten Inverter 306 oder dem ersten Rückkoppelinverter 308. Beispielsweise können die Isolationsschaltung 318 und der erste vorwärtsgerichtete Inverter 306 zusammen als Trippel-Zustands-Inverter (Tri-State-Inverter) implementiert sein, der es erlaubt, dass ein Ausgang 306a des ersten vorwärtsgerichteten Inverters 306 einen Zustand mit hoher Impedanz annehmen kann, zusätzlich zu den typischerweise binären 0 und 1 Logik-Level.
  • Die Isolationsschaltung 319 kann eine Schaltung sein, unabhängig von allen anderen Merkmalen.
  • Die Isolationsschaltung 318 kann eingerichtet sein, den ersten vorwärtsgerichteten Inverter 306 kontrolliert von dem Eingang 308a des ersten Rückkoppelinverters 308 zu isolieren. Entsprechend kann die Schaltungsanordnung 300 einen Steuerungssignalanschluss 320 beinhalten, der an die Isolationsschaltung 318 angeschlossen ist, wobei der Steuerungssignalanschluss 320 eingerichtet sein kann ein Steuerungssignal an die Isolationsschaltung 318 zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 306 kontrolliert von dem Eingang 308a des ersten Rückkoppelinverters 308 zu isolieren.
  • Gemäß verschiedenen Aspekten dieser Offenbarung der kann der Steuerungssignalanschluss 320 eingerichtet sein, der Isolationsschaltung 318 ein Widerherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 306 von dem Eingang 308a des ersten Rückkoppelinverters 308 zu isolieren. Der Steuerungssignalanschluss 320 kann weiter eingerichtet sein, der Isolationsschaltung 319 ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 306 an den Eingang 308a des ersten Rückkoppelinverters 308 zu koppeln. Das Speicher- und Wiederherstellungssignal können typischerweise binäre logische Signale „0” („low”) und „1” („high”) sein. Das Speicher- und Wiederherstellungssignal können jeweils analoge Signale mit einer vorbestimmten Spannung und/oder Stromstärke sein.
  • Die Schaltungsanordnung 300 kann einen Energieversorgungsanschluss 322 beinhalten, der an die erste Auffangregister-Schaltung 304 gekoppelt ist. Der Energieversorgungsanschluss 322 kann eingerichtet sein, der Auffangregister-Schaltung 304 selektiv Energie zur Verfügung zu stellen. Folglich kann die erste Auffangregister-Schaltung 304 zu einem ersten Zeitraum mit elektrischer Energie versorgt sein und in einem späteren Stadium ausgeschaltet sein (in anderen Worten nicht mehr mit elektrischer Energie versorgt sein). Auf gleiche Weise kann nach einem Zeitraum Energie wieder an die erste Auffangregisterschaltung 304 geliefert werden, nachdem Energie an die erste Auffangregisterschaltung 304 ausgeschaltet worden ist.
  • Die zweite Auffangregister-Schaltung 312 kann permanent mit elektrischem Strom versorgt sein. Die Stromversorgung der zweiten Auffangregister-Schaltung 312 kann durch den Energieversorgungsanschluss 322 zur Verfügung gestellt sein oder durch einen anderen Anschluss.
  • 4 zeigt eine Schaltungsanordnung 400 nachdem ein Steuerungssignalanschluss ein Speichersignal an eine Isolationsschaltung zur Verfügung stellt gemäß verschiedenen Aspekten dieser Offenbarung.
  • 5 zeigt relatives Timing von Signalen, die durch einen Steuerungssignalanschluss und einen Energieversorgungsanschluss zur Verfügung gestellt sind, gemäß verschiedenen Aspekten dieser Offenbarung.
  • Wie zuvor offenbart kann der Steuerungssignalanschluss 320 eingerichtet sein, der Isolationsschaltung 318 ein Speichersignal 502 zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 306 an den Eingang 308a des ersten Rückkoppelinverters 308 zu koppeln. Entsprechend kann der Ausgang 306a des ersten vorwärtsgerichteten Inverters 306 elektrisch an den Eingang 308a des ersten Rückkoppelinverters 308 gekoppelt sein.
  • Wie in 4 gezeigt, kann der Eingang 302 über den ersten vorwärtsgerichteten Inverter 306, den Schalter 310 und die zweite Auffangregister-Schaltung 312 an den Ausgang 313 gekoppelt sein, nachdem der Steuerungssignalanschluss der Isolationsschaltung 318 ein Speichersignal 502 zur Verfügung gestellt hat. Gemäß verschiedenen Aspekten dieser Offenbarung kann der Schalter 310 an einen Taktsignalanschluss gekoppelt sein, wobei ein erstes Taktsignallevel den Schalter 310 schließen kann (wie in 4 gezeigt) und ein zweites Taktsignallevel den Schalter 310 öffnen kann. Gemäß einem Aspekt dieser Offenbarung, bei dem das Taktsignallevel das dem Schalter 310 geliefert wird periodisch ist, kann der Schalter 310 periodisch geöffnet und geschlossen werden. Entsprechend kennzeichnet 4 den zeitlichen Moment, bei dem der Schalter 310 durch das Taktsignallevel geschlossen ist.
  • Gemäß verschiedenen Aspekten dieser Offenbarung kann die Schaltungsanordnung 400 einen Logikanschluss 402 beinhalten, der an den Eingang 302 gekoppelt ist. Der Logikanschluss 402 kann zusätzlich über den Eingang 302, den ersten vorwärtsgerichteten Inverter 306, den Schalter 310 und die zweite Auffangregister-Schaltung 312 an den Ausgang 313 gekoppelt sein, nachdem der Steuerungssignalanschluss 320 das Speichersignal 502 der Isolationsschaltung 318 zur Verfügung gestellt hat, um den ersten vorwärtsgerichteten Inverter 306 an dein Eingang 308a des ersten Rückkoppelinverters 308 zu koppeln.
  • Der Logikanschluss 402 kann eingerichtet sein, um über den Eingang 302, den ersten vorwärtsgerichteten Inverter 310, den Schalter 310 und die zweite Auffangregisterschaltung 312 an den Ausgang 313 einen Logikzustand zur Verfügung zu stellen. Gemäß einem Aspekt, bei dem die zweite Auffangregisterschaltung 312 einen zweiten vorwärtsgerichteten Inverter 314 beinhaltet und ein zweiter Rückkoppelinverter 316 wie in 4 dargestellt angeordnet ist, kann die zweite Auffangregisterschaltung 312 eingerichtet sein, den logischen Zustand, der durch den Logikanschluss 402 an den Ausgang 313 durch wenigstens zirkulieren des Logikzustands zwischen den zweiten vorwärtsgerichteten Inverter 314 und dem zweiten Rückkoppelinverter 316 der zweiten Auffangregisterschaltung, zur Verfügung gestellt ist, speichern. Entsprechend kann der Logikzustand, der in der zweiten Auffangregisterschaltung 312 gespeichert ist, über 314a, 314, 314b, 316, 316b, 314a, 314 usw. zirkulieren.
  • Der Energieversorgungsanschluss 322 kann eingerichtet sein, den Strom 504 zu der ersten Auffangregisterschaltung 304 zu unterbrechen, nachdem die zweite Auffangregisterschaltung 312 den Logikzustand gespeichert hat, der durch den Logikanschluss dem Ausgang 313 zur Verfügung gestellt wurde. Entsprechend kann der Logikzustand über die erste Auffangregisterschaltung 304 und den Schalter 310 an die zweite Auffangregisterschaltung 312 und den Ausgang 313 weitergereicht werden und beispielsweise anschließend in der zweiten Auffangregisterschaltung 312 gespeichert werden. Folglich kann der Logikzustand in der Schaltungsanordnung 400 auch dann gespeichert werden, wenn die Stromzufuhr zu der ersten Auffangregisterschaltung 304 ausgeschaltet ist, und solange wie die Stromzufuhr zu der ersten Auffangregisterschaltung 304 ausgeschaltet ist. Anders ausgedrückt kann der Logikzustand in der zweiten Auffangregisterschaltung 312 isoliert oder aufrechterhalten werden während die erste Auffangregisterschaltung 304 ausgeschaltet ist oder im „Schlafmodus” (oder Ruhemodus) ist.
  • Der Stromversorgungsanschluss 322 kann die erste Auffangregisterschaltung 304 weiter mit Strom 508 versorgen. In diesem Fall kann der Steuerungssignalanschluss 320 eingerichtet sein das Wiederherstellungssignal 506 an die Isolationsschaltung 318 zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 306 von dem Eingang 308a des ersten Rückkoppelinverters 308 zu isolieren, nachdem der Stromversorgungsanschluss 322 weiter Strom 508 an die ersten Auffangregisterschaltung 304 liefert.
  • 6 zeigt eine Schaltungsanordnung 600, nachdem ein Steuerungssignalanschluss ein Speichersignal an eine Isolationsschaltung zur Verfügung stellt, gemäß einem Aspekt dieser Offenbarung.
  • Bei einem Aspekt, bei dem die Isolationsschaltung 318 in der ersten Auffangregisterschaltung 304 beinhaltet ist, aber getrennt ist von dem ersten vorwärtsgerichteten Inverter 306 ist, beispielsweise ein isolierender Schalter, wie beispielsweise das in 6 gezeigte Übertragungsgate 318, kann die Isolationsschaltung 318 in einer offenen Stellung sein, um den ersten vorwärtsgerichteten Inverter 306 elektrisch von dem Eingang 308a des ersten Rückkoppelinverters 308 zu entkoppeln, nachdem der Steuerungssignalanschluss 320 ein Wiederherstellungssignal 506 an die Isolationsschaltung 318 zur Verfügung stellt. Es wäre auch klar, dass in diesem Fall der erste vorwärtsgerichtete Inverter 306 elektrisch von dem Schalter 310 entkoppelt ist.
  • Bei einem Aspekt, bei dem die Isolationsschaltung 318 entweder in dem ersten vorwärtsgerichteten Inverters 306 oder dem ersten Rückkoppelinverter 308 beinhaltet sein kann, wie beispielsweise so wenn die Isolationsschaltung 318 und der erste vorwärtsgerichtete Inverter 306 zusammen als Trippel-Zustands-Inverter (Tri-State-Inverter) implementiert sein können, kann der Ausgang 306b des ersten vorwärtsgerichteten Inverters 306 einen Zustand mit hoher Impedanz annehmen um den ersten vorwärtsgerichteten Inverter 306 elektrisch von der ersten Rückkoppelinverter 308 und dem Schalter 310 zu entkoppeln, nachdem der Steuerungssignalanschluss 320 der Isolationsschaltung 318 ein Wiederherstellungssignal 506 zur Verfügung stellt.
  • Die Schaltungsanordnung 600 kann einen Taktsignalanschluss 602 beinhalten, der an den Schalter 310 gekoppelt ist, wobei der Taktsignalanschluss 602 eingerichtet ist, ein binäres Taktsignal (510 von 5), beinhaltend ein erste binäre Level (beispielsweise logisches Level „0” („low”)) und ein zweites binäres Level (beispielsweise logisches Level „1” („high”)) dem Schalter 310 zur Verfügung zu stellen. Alternativ können das erste und zweite binäre Level logische Level „1” („high”) oder „0” („low”) sein.
  • Der Schalter 310 kann in Reaktion auf das erste binäre Level geschlossen werden, während der Schalter 310 offen ist als Reaktion auf das zweite binäre Level. Wie hierin verwendet bezieht sich „geschlossen” auf den Zustand, bei dem der erste und zweite Anschluss 310a, 310b des Schalters 310 elektrisch miteinander gekoppelt sind, während „offen” sich auf den Fall bezieht, bei dem der erste und zweite Anschluss 310a, 310b des Schalters 310 elektrischen voneinander entkoppelt sind.
  • Ein Aspekt dieser Offenbarung kann es ermöglichen, dass der in der zweiten Auffangregisterschaltung 312 isolierte (nämlich aufrechterhaltene oder gespeicherte) Logikzustand beim Aufwachen in die erste Auffangregisterschaltung 304 geschrieben wird, d. h. bei der Wiederversorgung mit elektrischem Strom an die erste Auffangregisterschaltung 304 unabhängig von dem Taktsignal 510. Folglich kann ein Aspekt dieser Offenbarung einen Aufrechterhalter-Flipflop mit Taktsignalzustand unabhängigen Aufwachen mit geringer Fläche und Timing-Overhead zur Verfügung stellen.
  • Aspekte dieser Offenbarung die jeweils zu den beiden binären Taktsignalzuständen gehören werden nun im Detail beschrieben.
  • Der Schalter 310 kann als Reaktion auf das erste binäre Level (wie in 6 gezeigt) geschlossen sein, nämlich kann der Ausgang 313 über die zweite Auffangregisterschaltung 312, den Schalter 310 und den ersten vorwärtsgerichteten Inverter 308a, 308 an den Eingang 302 gekoppelt sein, wenn der Taktsignalanschluss 602 dem Schalter 310 das erste binäre Level 510 zur Verfügung stellt.
  • Der in dem zweiten Auffangregisterschaltung 312 gespeicherte (oder aufrechterhaltene oder isolierte) Logikzustand (vor dem Ausschalten der ersten Auffangregisterschaltung) kann in die erste Auffangregisterschaltung 304 geschrieben werden, indem der Logikzustand sich von dem Ausgang über den zweiten Rückkoppelinverter 316 der zweiten Auffangregisterschaltung 312, den Schalter 310 und den ersten Rückkoppelinverter 308 zu dem Ausgang verbreitet, so dass der Logikzustand in den Eingang des ersten vorwärtsgerichteten Inverters 306 geschrieben wird.
  • 7 zeigt eine Schaltungsanordnung 700, nachdem ein Steuerungssignalanschluss 320 ein Wiederherstellungssignal 506 an eine Isolationsschaltung 318 zur Verfügung stellt und wenn ein Taktsignal 602 an dem Schalter 310 ein zweites binäres Level 510 zur Verfügung stellt.
  • Gemäß einem Aspekt dieser Offenbarung kann der Schalter 310 als Reaktion auf das zweite binäre Level offen sein, nämlich kann der Ausgang 313 elektrisch von dem Eingang entkoppelt sein, wenn das Taktsignal 602 das erste binäre Level 510 dem Schalter 310 zur Verfügung stellt. Gleichwohl kann der Logikzustand, der in der zweiten Auffangregister-Schaltung 312 gespeichert (oder aufrechterhalten oder isoliert ist) ist (bevor die erste Auffangregister-Schaltung ausgeschaltet wird), in der zweiten Auffangregister-Schaltung 312 weiter gespeichert bleiben, indem der Logikzustand in der zweiten Auffangregister-Schaltung 312 weiter fortfährt zwischen dem zweiten vorwärtsgerichteten Inverter 314 und dem zweiten Rückkoppelinverter 316 der zweiten Auffangregister-Schaltung 312 zu zirkulieren.
  • Gemäß einem Aspekt dieser Offenbarung, bei dem der Taktsignalanschluss 602 eingerichtet ist, ein periodisches binäres Taktsignal zur Verfügung zu stellen, wobei das binäre Level, dass dem Schalter 310 nach dem zweiten binären Level durch den Taktsignalanschluss zur Verfügung gestellt wird, das erste binäre Level sein kann. Gemäß diesem Aspekt ist der Schalter 310 geschlossen, wenn der Schalter 310 das erste binäre Level empfängt, und der Logikzustand, der in der zweiten Auffangregister-Schaltung 312 zirkuliert, wird anschließend in die erste Auffangregister-Schaltung 304 geschrieben, wie in 6 beschrieben ist. Entsprechend wird der Logikzustand, der in der zweiten Auffangregister-Schaltung 312 gespeichert ist, in der ersten Auffangregister-Schaltung 304 erneut gespeichert, ohne dass ein zusätzlicher Speicherknoten erforderlich ist, wie beispielsweise ein Ballon-Auffangregister oder ein Schatten-Auffangregister, oder zusätzlichem Timing-Overhead, wie beispielsweise dem, dass das Taktsignal entweder „0” oder „1” ist.
  • Die verschiedenen Merkmale die im Zusammenhang mit verschiedenen Aspekten dieser Offenbarung beschrieben sind, die eine Schaltungsanordnung betreffen, sind gleichfalls auf den speziellen Fall eines Aufrechterhalter-Flipflops anwendbar. Entsprechend zeigt 8 einen Aufrechterhalter-Flipflop gemäß einem Aspekt dieser Offenbarung.
  • Verschiedene Aspekte dieser Offenbarung stellen einen Aufrechterhalter-Flipflop 800 zur Verfügung. Gemäß einem Aspekt dieser Offenbarung kann der Aufrechterhalter-Flipflop 800 eine Master-Schaltung 802 beinhalten, die einen ersten vorwärtsgerichteten Inverter 804 und einen ersten Rückkoppelinverter 806 beinhalten kann. Die weiteren Merkmale, die zuvor im Zusammenhang mit der ersten Auffangregister-Schaltung der Schaltungsanordnung, und ihrer ersten vorwärtsgerichteten Inverter und Rückkoppelinverter beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Master-Schaltung 802 und dem Aufrechterhalter-Flipflop, und seinen ersten vorwärtsgerichteten Invertern beziehungsweise Rückkoppelinvertern 804, 806.
  • Gemäß einem Aspekt dieser Offenbarung kann der Aufrechterhalter-Flipflop 800 weiter eine Slave-Schaltung 808 beinhalten. Die weiteren Merkmale, die zuvor im Zusammenhang mit der zweiten Auffangregister-Schaltung der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Slave-Schaltung 808 und dem Aufrechterhalter-Flipflop 800.
  • Gemäß verschiedenen Aspekten dieser Offenbarung kann der Aufrechterhalter-Flipflop 800 weiter ein Übertragungs-Gate 810 beinhalten, das zwischen einem Eingang des ersten vorwärtsgerichteten Inverters 804 und einem Ausgang des Slave-Schaltung 808 gekoppelt ist. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Schalter der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Übertragungs-Gates 810 des Aufrechterhalter-Flipflops 800.
  • Der Aufrechterhalter-Flipflop 800 kann eine Isolationsschaltung beinhalten, die eingerichtet ist, den ersten vorwärtsgerichteten Inverter 804 kontrolliert von dem ersten Rückkoppelinverter 806 zu isolieren. Die Merkmale, die zuvor im Zusammenhang mit der Isolationsschaltung der der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Isolationsschaltung des Aufrechterhalter-Flipflops 800. Insbesondere kann, wie zuvor im Zusammenhang mit der Schaltungsanordnung angegeben, die Isolationsschaltung mit dem ersten vorwärtsgerichteten Inverter 804 als ein Tri-State-Inverter implementiert sein. Entsprechend kann, wie in 8 dargestellt, der vorwärtsgerichtete Inverter 804 ein Tri-State-Inverter sein, wobei der Ausgang des ersten vorwärtsgerichteten Inverters 804 elektrisch von dem ersten Rückkoppelinverter 802 und der Übertragung (dem Übertragungs-Gate) 810 entkoppelt ist.
  • Gemäß verschiedenen Aspekten dieser Offenbarung kann die Slave-Schaltung 808 einen zweiten vorwärtsgerichteten Inverter 814 und einen zweiten Rückkoppelinverter 816 beinhalten, wobei ein Eingang 814a des zweiten vorwärtsgerichteten Inverters 814 mit dem Übertragungs-Gate 810 gekoppelt sein kann. Die weiteren Merkmale, die zuvor im Zusammenhang mit der zweiten Auffangregister-Schaltung der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Slave-Schaltung 808 und dem Aufrechterhalter-Flipflop 800.
  • Der Aufrechterhalter-Flipflop 800 kann weiter einen Energieversorgungsanschluss 818 beinhalten, der an die Master-Schaltung 802 gekoppelt ist, wobei der Energieversorgungsanschluss 818 eingerichtet sein kann, die Master-Schaltung 802 selektiv mit Strom zu versorgen. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Energieversorgungsanschluss der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Energieversorgungsanschluss 818 des Aufrechterhalter-Flipflops 800.
  • Der Aufrechterhalter-Flipflop 800 kann einen Steuerungssignalanschluss 817 beinhalten, der an die Isolationsschaltung 812 gekoppelt ist, wobei der Steuerungssignalanschluss 818 eingerichtet sein kann der Isolationsschaltung 812 ein Steuerungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 804 kontrolliert von dem ersten Rückkoppelinverter 806 zu isolieren. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Steuerungssignalanschluss der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Steuereungssignalanschluss 817 des Aufrechterhalter-Flipflops 800.
  • Gemäß einem Aspekt dieser Offenbarung kann der Steuerungssignalanschluss 817 eingerichtet sein, der Isolationsschaltung 812 ein Wiederherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 804 elektrisch von dem ersten Rückkoppelinverter 806 zu isolieren. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Wiederherstellungssignal, das durch den Steuerungssignalanschluss der Schaltungsanordnung zur Verfügung gestellt ist, beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Wiederherstellungssignals, das von dem Steuerungssignalanschluss 817 des Aufrechterhalter-Flipflops 800 zur Verfügung gestellt ist.
  • Der Steuerungssignalanschluss 817 kann eingerichtet sein, der Isolationsschaltung 812 ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter 804 mit dem ersten Rückkoppelinverter 806 zu koppeln. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Speichersignal, das durch den Steuerungssignalanschluss der Schaltungsanordnung zur Verfügung gestellt ist, beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Speichersignals, das von dem Steuerungssignalanschluss 817 des Aufrechterhalter-Flipflops 800 zur Verfügung gestellt ist.
  • Gemäß einem Aspekt dieser Offenbarung kann der Aufrechterhalter-Flipflop 80 einen Logikanschluss 820 beinhalten, der an die Master-Schaltung 802 gekoppelt ist. Der Logikanschluss 820 kann weiter über den Eingang 804a des ersten vorwärtsgerichteten Inverters 804 der Masterschaltung 802 und das Übertragungs-Gate 810, nachdem der Steuerungssignalanschluss 817 der Isolationsschaltung 812 das Speichersignal zur Verfügung gestellt hat, um den ersten vorwärtsgerichteten Inverter 804 elektrischen an den ersten Rückkoppelinverter 806 zu koppeln, an die Slave-Schaltung 808 gekoppelt sein. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Logikanschluss der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Logikanschlusses 820 des Aufrechterhalter-Flipflops 800.
  • Der Logikanschluss 820 kann eingerichtete sein um der Slave-Schaltung 808 über den Eingang 802a der Master-Schaltung 802, den ersten vorwärtsgerichteten Inverter 804 und das Übertagungs-Gate 810 einen Logikzustand zur Verfügung zu stellen.
  • Die Slave-Schaltung 808 kann eingerichtet sein, den Logikzustand zu speichern, der der Slave-Schaltung 808 von dem Logikanschluss 820 zur Verfügung gestellt ist, wobei das Speichern des Logikzustands in der Slave-Schaltung 808 das Zirkulieren des Logikzustands zwischen dem zweiten vorwärtsgerichtetem Inverter 814 und dem zweiten Rückkoppelinverter 816 der Slave-Schaltung 808 beinhalten kann. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Speichern des Logikzustands in der Slave-Schaltung der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Speicherns des Logikzustands in der Slave-Schaltung 808 des Aufrechterhalter-Flipflops 800.
  • Der Energieversorgungsanschluss 818 kann eingerichtet sein, die Stromzufuhr zu der Master-Schaltung 810 zu unterbrechen, nachdem die Slave-Schaltung 808 den Logikzustand gespeichert hat, der der Slave-Schaltung 808 durch den Logikanschluss 820 zur Verfügung gestellt wurde. Die weiteren Merkmal, die zuvor im Zusammenhang mit dem Energieversorgungsanschluss der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Energieversorgungsanschluss 818 des Aufrechterhalter-Flipflops 800.
  • Gemäß einem Aspekt der Offenbarung kann der Energieversorgungsanschluss 818 damit fortfahren, die Master-Schaltung 802 mit Strom zu versorgen. In diesem Fall kann der Steuerungssignalanschluss 817 eingerichtet sein der Isolationsschaltung das Wiederherstellungssignal zur Verfügung zu stellen um den ersten vorwärtsgerichteten Inverter 804 von dem ersten Rückkoppelinverter 806 zu isolieren, nachdem der Energieversorgungsanschluss 818 fortfährt, die Master-Schaltung 802 mit Strom zu versorgen. Die weiteren Merkmale, die zuvor im Zusammenhang mit dem Steuerungssignalanschluss der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Steuerungssignalanschluss 817 des Aufrechterhalter-Flipflops 800.
  • Der Aufrechterhalter-Flipflop 800 kann einen Taktsignalanschluss 822 beinhalten, der an das Übertragungs-Gate 810 gekoppelt ist. Der Taktsignalanschluss 822 kann eingerichtet sein, ein binäres Taktsignal, das ein erste binäres Level und ein zweites binäres Level aufweist, dem Übertagungs-Gate 810 zur Verfügung zu stellen.
  • Das Übertragungs-Gate 810 kann in Reaktion auf das erste binäre Level transparent sein. Wie hierin verwendet, kann der Begriff „transparent” bedeuten, dass ein Signal an einem ersten Anschluss des Übertragungs-Gates 810 unmittelbar an einen zweiten Anschluss des Übertragungs-Gates 810 übertragen wird. Anders ausgedrückt, ein transparentes Übertragungs-Gate, das zwischen einen ersten Gerät und einem zweiten Gerät gekoppelt ist, koppelt das erste Gerät elektrisch an das zweite Gerät.
  • Gemäß einem Aspekt dieser Offenbarung kann das Übertragungs-Gate 810 als Reaktion auf das zweite binäre Level undurchlässig (oder opak) sein. Wie hierin verwendet, kann der Begriff „undurchlässig (oder opak)” bedeuten, dass ein Signal an einem ersten Anschluss des Übertragungs-Gates 810 nicht an einen zweiten Anschluss des Übertragungs-Gates 810 übertragen wird. Anders ausgedrückt, ein transparentes Übertragungs-Gate, das zwischen einen ersten Gerät und einem zweiten Gerät gekoppelt ist, entkoppelt das erste Gerät elektrisch von dem zweiten Gerät.
  • Die Slave-Schaltung 808 kann über das Übertragungs-Gate 810 und den ersten Rückkoppelinverter 806 an den Eingang 802a der Master-Schaltung 802 gekoppelt sein, wenn der Taktsignalanschluss 817 das erste binäre Level dem Übertragungs-Gate 810 zur Verfügung stellt. Die Slave-Schaltung 808 kann eingerichtet sein, einen Logikzustand von der Slave-Schaltung 808 über den zweiten Rückkoppelinverter 816, das Übertragungs-Gate 810 und den ersten Rückkoppelinverter 806 an den Eingang 802a der Master-Schaltung 802 weiterzuleiten. Die weiteren Merkmale, die zuvor im Zusammenhang mit der zweiten Auffangregister-Schaltung der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Slave-Schaltung 808 des Aufrechterhalter-Flipflops 800.
  • Gemäß einem Aspekt dieser Offenbarung kann die Slave-Schaltung 808 von der Master-Schaltung 802 entkoppelt sein, wenn der Taktsignalanschluss 917 das zweite binäre Level dem Übertragungs-Gate 810 zur Verfügung stellt. Die Slave-Schaltung 808 kann eingerichtet sein einen Logikzustand zu speichern, wenn die Slave-Schaltung 808 von der Master-Schaltung 802 entkoppelt ist, wobei das Speichern des Logikzustands in der Slave-Schaltung 808 das Zirkulieren des Logikzustands zwischen dem zweiten vorwärtsgerichteten Inverter 814 und dem zweiten Rückkoppelinverter 816 der Slave-Schaltung 808 beinhaltet. Die weiteren Merkmale, die zuvor im Zusammenhang mit der zweiten Auffangregister-Schaltung der Schaltungsanordnung beschrieben wurden, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich der Slave-Schaltung 808 des Aufrechterhalter-Flipflops 800, die von der Master-Schaltung 802 entkoppelt ist.
  • 9 zeigt einen Aufrechterhalter-Flipflop 900 gemäß einem weiteren Aspekt dieser Offenbarung. Der Aufrechterhalter-Flipflop 900 kann einen Logikanschluss 902 beinhalten, der zusätzlich Scan- und Reset-Funktionalitäten aufweisen kann, um dadurch dem Aufrechterhalter-Flipflop 900 zu ermöglichen, sich wie ein normaler Scan- und Reset-Flipflop mit Aufrechterhalter-Fähigkeit zu verhalten. Dieses Merkmal des Aufrechterhalter-Flipflops 900 ist in gleicher Weise anwendbar auf die zuvor beschriebene Schaltungsanordnung. Entsprechend kann eine ähnlich kombinierte Funktionalität von Scan-Reset mit Aufrechterhalter-Fähigkeit auch für die zuvor genannte Schaltungsanordnung verfügbar sein.
  • Verschiedene beispielhafte Aspekte dieser Offenbarung stellen ein Verfahren zum Betreiben (oder Steuern) einer Schaltungsanordnung zu Verfügung. 10 zeigt ein Verfahren zum Betreiben (oder Steuern) einer Schaltungsanordnung gemäß verschiedenen Aspekten dieser Offenbarung.
  • Die Schaltungsanordnung kann einen Eingang; eine erste Auffangregister-Schaltung, gekoppelt an den Eingang, wobei die erste Auffangregister-Schaltung einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter aufweist; einen Schalter, wobei ein erster Anschluss des Schalters an einen Ausgang des vorwärtsgerichteten Inverters gekoppelt ist; eine zweite Auffangregister-Schaltung, gekoppelt an einen zweiten Anschluss des Schalters, einen Ausgang, gekoppelt an die zweite Auffangregister-Schaltung; und eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren, aufweisen.
  • Gemäß verschiedenen Aspekten dieser Offenbarung kann das Verfahren 1000 aufweisen, der Isolationsschaltung eines Speichersignal zur Verfügung zu stellen (in 1002), beispielsweise um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln; dem Eingang einen Logikzustand zur Verfügung zu stellen (in 1004), wobei sich beispielsweise der Logikzustand am Eingang über den Eingang, die zweite Auffangregister-Schaltung, den Schalter und den ersten Rückkoppelinverter zu dem Ausgang verbreitet; das Speichern des Logikzustands (z. B. an dem Ausgang) in der zweiten Auffangregister-Schaltung (in 1006); und das Unterbrechen der Energie zu der ersten Auffangregister-Schaltung (in 1008), beispielsweise nachdem die zweite Auffangregister-Schaltung den Logikzustand gespeichert hat.
  • Das der Isolationsschaltung zur Verfügung stellen eines Speichersignal (z. B. in 1002) kann das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, aufweisen. Entsprechend kann der Steuerungssignalanschluss ein Speichersignal an die Isolationsschaltung direkt oder über Zwischenvorrichtungen, zur Verfügung stellen, so dass der Steuerungssignalanschluss und die Isolationsschaltung gekoppelt sind.
  • Das dem Eingang zur Verfügung stellen eines Logikzustands (z. B. in 1004) kann das Übertragen des Logikzustands über einen Logikanschluss, der an den Eingang gekoppelt ist, aufweisen; und das Speichern des Logikzustands (z. B. an dem Ausgang) in der zweiten Auffangregister-Schaltung (z. B. in 1006) kann das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung aufweisen.
  • Die weiteren Merkmale, die zuvor im Zusammenhang mit den physikalischen Merkmalen der Schaltungsanordnung beschrieben sind, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Verfahrens zum Betreiben (oder Steuern) der Schaltungsanordnung unter Verwendung dieser physikalischen Merkmale.
  • Das vorherige Verfahren 1000 kann eine einfache Steuerungssequenz sein, die eingesetzt werden kann um Daten in der zweiten Auffangregister-Schaltung der zuvor beschriebenen Schaltungsanordnung zu speichern.
  • 11 zeigt ein Verfahren 1100 zum Betreiben (oder Steuern) einer Schaltungsanordnung gemäß verschiedenen Aspekten dieser Offenbarung.
  • Das Verfahren 1100 kann beinhalten: das Weiterversorgen der ersten Auffangregister-Schaltung mit Energie (in 1102); das zur Verfügung stellen eine binären Taktsignals an den Schalter (in 1104), wobei der Schalter beispielsweise als Reaktion auf ein erstes binäres Level geschlossen sein kann, und wobei der Schalter als Reaktion auf ein zweites binäres Level geöffnet sein kann; das Schreiben einen Logikzustands, (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die erste Auffangregister-Schaltung (in 1106); und das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung (in 1108), um beispielsweise den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden.
  • Das zur Verfügung stellen eine binären Taktsignals an den Schalter (z. B in 1104) kann das Übertragen des binären Taktsignals über einen Taktsignalanschluss beinhalten, der mit den Schalter gekoppelt ist.
  • Das Schreiben einen Logikzustands, (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die erste Auffangregister-Schaltung (z. B. in 1106) kann das zur Verfügung stellen der ersten Auffangregister-Schaltung des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter in Reaktion auf das erste binäre Level geschlossen ist, wobei beispielsweise der Logikzustand, der in der zweiten Auffangregister-Schaltung gespeichert ist, zu der ersten Auffangregister-Schaltung über den Schalter und den ersten vorwärtsgerichteten Inverter zu dem Eingang des ersten vorwärtsgerichteten Inverters.
  • Des Weiteren kann das Schreiben einen Logikzustands, (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die erste Auffangregister-Schaltung (z. B. in 1106) weiter das Speichern des Logikzustands beinhalten, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter als Reaktion auf das zweite binäre Level geöffnet ist, und anschließend der ersten Auffangregister-Schaltung mit dem Logikzustand wenn der Schalter in Reaktion auf das erste binäre Level geschlossen ist.
  • Das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung (z. B. in 1108), kann das Übertragen des Wiederherstellungssignals über den Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, beinhalten. Der Steuerungssignalanschluss kann das Wiederherstellungssignal an die Isolationsschaltung direkt oder über Zwischenvorrichtungen zur Verfügung stellen, so dass der Steuerungssignalanschluss und die Isolationsschaltung gekoppelt sind. Das Wiederherstellungssignal kann beispielsweise geeignet sein, um den ersten vorwärtsgerichteten Inverter mit dem Eingang des ersten Rückkoppelinverters wieder zu verbinden.
  • Die weiteren Merkmale, die zuvor im Zusammenhang mit den physikalischen Merkmalen der Schaltungsanordnung beschrieben sind, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Verfahrens zum Betreiben (oder Steuern) der Schaltungsanordnung unter Verwendung dieser physikalischen Merkmale.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren 1100 eine einfache Steuerungssequenz sein, die eingesetzt werden kann um Daten in der zweiten Auffangregister-Schaltung der zuvor beschriebenen Schaltungsanordnung zu speichern.
  • Wie in 11 gezeigt, kann das zur Verfügung stellen eine binären Taktsignals an den Schalter (in 1104) und/oder das das Schreiben einen Logikzustands, (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die erste Auffangregister-Schaltung (in 1106) zwischen dem Weiterversorgen der ersten Auffangregister-Schaltung mit Energie (in 1102) und dem zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung (in 1108) erfolgen, ohne gespeicherte Daten verloren gehen.
  • Verschiedene Aspekte dieser Offenbarung stellen ein Verfahren für einen Aufrechterhalter-Flipflop zur Verfügung. 12 zeigt ein Verfahren 1200 zum Betreiben (oder Steuern) einer Schaltungsanordnung gemäß verschiedenen Aspekten dieser Offenbarung.
  • Der Aufrechterhalter-Flipflop kann eine Master-Schaltung aufweisend einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter; eine Slave-Schaltung; ein Übertragungsgate, das zwischen einem Ausgang des ersten vorwärtsgerichteten Inverters und einen Eingang der Slave-Schaltung gekoppelt ist; eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren, beinhalten.
  • Das Verfahren 1200 zu Betreiben (oder Steuern) eines Aufrechterhalter-Flipflops kann beinhalten: der Isolationsschaltung ein Speichersignal zur Verfügung stellen (in 1202), um beispielsweise den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln; das zur Verfügung stellen eines Logikzustands am Eingang der Master-Schaltung (in 1204), wobei beispielsweise der Logikzustand am Eingang der Master-Schaltung über den Eingang der Master-Schaltung, den ersten vorwärtsgerichteten Inverter und das Übertragungsgate zu der Slave-Schaltung propagiert; das Speichern des Logikzustands in der Slave-Schaltung (in 1206); und das Unterbrechen der Energie zu der Master-Schaltung (in 1208) nachdem beispielsweise die Slave-Schaltung den Logikzustand gespeichert hat.
  • Das der Isolationsschaltung ein Speichersignal zur Verfügung stellen (z. B. in 1202) kann das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, aufweisen. Entsprechend kann der Steuerungssignalanschluss das Speichersignal der Isolationsschaltung direkt oder über Zwischenvorrichtungen zur Verfügung stellen, so dass der Steuerungssignalanschluss und die Isolationsschaltung gekoppelt sind.
  • Gemäß einem Aspekt dieser Offenbarung kann dem Eingang einen Logikzustand zur Verfügung stellen (z. B. in 1204 das Übertragen des logischen Zustands über einen Logikanschluss, der an den Eingang gekoppelt ist, aufweisen.
  • Das Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung (z. B. in 1206) kann das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung aufweisen.
  • Die weiteren Merkmale, die zuvor im Zusammenhang mit den physikalischen Merkmalen der Schaltungsanordnung beschrieben sind, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Verfahrens zum Betreiben (oder Steuern) des Aufrechterhalter-Flipflops unter Verwendung dieser physikalischen Merkmale.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren 1200 eine einfache Steuerungssequenz sein, die eingesetzt werden kann um Daten in der zweiten Auffangregister-Schaltung des zuvor beschriebenen Aufrechterhalter-Flipflops zu speichern.
  • 13 zeigt ein Verfahren 1300 zum Betreiben einer Schaltungsanordnung gemäß einem weiteren Aspekt dieser Offenbarung.
  • Das Verfahren 1300 kann beinhalten: das Weiterversorgen der Master-Schaltung mit Energie (in 1302); das zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate (in 1304), wobei beispielsweise das Übertragungsgate als Antwort auf ein erstes binäres Level durchlässig (oder transparent) sein kann, und wobei beispielsweise das Übertragungsgate als Antwort auf ein zweites binäres Level undurchlässig (oder opak) sein kann; das Schreiben eines Logikzustands (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die Master-Schaltung (in 1306); und das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung (in 1308), um beispielsweise den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden.
  • Das zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate (z. B. in 1304) kann das Übertragen des binären Taktsignals über einen Taktsignalanschluss aufweisen, der an das Übertragungsgate gekoppelt ist.
  • Das Schreiben einen Logikzustands (der beispielsweise in der zweiten Auffangregister-Schaltung gespeichert ist) in die Master-Schaltung (z. B. in 1306) kann das zur Verfügung stellen der Master-Schaltung mit dem Logikzustand der in der Slave-Schaltung gespeichert ist wenn das Übertragungsgate als Antwort auf das erste binäre Level transparent ist aufweisen, wobei beispielsweise der Logikzustand, der in der Slave-Schaltung gespeichert ist, über das Übertragungsgate und den ersten Rückkoppelinverter zu dem Eingang des ersten vorwärtsgerichteten Inverters sich verbreiten kann.
  • Das Speichern des Logikzustands, der in der Slave-Schaltung gespeichert ist, in die Master-Schaltung (z. B. in 1306) kann weiter das Speichern des Logikzustands, der in der Slave-Schaltung gespeichert ist, wenn das Übertragungsgate als Antwort auf das zweite binäre Level undurchlässig ist, und anschließend der Master-Schaltung den Logikzustand zur Verfügung stellen, wenn das Übertragungsgate als Antwort auf das zweite binäre Level transparent ist, aufweisen.
  • Das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung (z. B. in 1308) kann das Übertragen des Wiederherstellungssignals über den Steuerungssignalanschluss an die Isolationsschaltung beinhalten. Das Wiederherstellungssignal kann beispielsweise geeignet sein den ersten vorwärtsgerichteten Inverter wieder mit den Eingang des ersten Rückkoppelinverters zu verbinden.
  • Die weiteren Merkmale, die zuvor im Zusammenhang mit den physikalischen Merkmalen der Schaltungsanordnung beschrieben sind, sind in gleicher Weise anwendbar und hiermit erneut vorgetragen bezüglich des Verfahrens zum Betreiben (oder Steuern) des Aufrechterhalter-Flipflops unter Verwendung dieser physikalischen Merkmale.
  • Gemäß einem Aspekt dieser Offenbarung kann das Verfahren 1300 eine einfache Steuerungssequenz sein, die eingesetzt werden kann um Daten unabhängig von dem Taktsignallevel in die Master-Schaltung und mit geringem Bereichs- und Timing-Overhead, zu schreiben.
  • Wie in 13 gezeigt, kann das zur Verfügung stellen eine binären Taktsignals an den Schalter (in 1304) und/oder das das Schreiben des Logikzustands, (der beispielsweise in der Slave-Schaltung gespeichert ist) in die Master-Schaltung (in 1306) zwischen dem Weiterversorgen der Master-Schaltung mit Energie (in 1102) und dem zur Verfügung stellen des Wiederherstellungssignals an die Isolationsschaltung (in 1108) erfolgen, ohne gespeicherte Daten verloren gehen.
  • Obwohl verschiedene Aspekte dieser Offenbarung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben worden sind, sollte von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie durch die angefügten Ansprüche definiert, abzuweichen. Der Bereich der Erfindung wird somit durch die angefügten Ansprüche bestimmt, und es ist daher beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.

Claims (24)

  1. Schaltungsanordnung (300), aufweisend: einen Eingang (302); eine erste Auffangregister-Schaltung (304), gekoppelt an den Eingang (302), wobei die erste Auffangregister-Schaltung (304) einen ersten vorwärtsgerichteten Inverter (306) und einen ersten Rückkoppelinverter (308) aufweist; einen Schalter (310), wobei ein erster Anschluss (310a) des Schalters (310) an einen Ausgang (306a) des vorwärtsgerichteten Inverters (306) gekoppelt ist; eine zweite Auffangregister-Schaltung (312), gekoppelt an einen zweiten Anschluss (310b) des Schalters (310); einen Ausgang (313), gekoppelt an die zweite Auffangregister-Schaltung (312); und eine Isolationsschaltung (318) eingerichtet, um den ersten vorwärtsgerichteten Inverter (306) von einem Eingang (308a) des ersten Rückkoppelinverters (308) zu isolieren.
  2. Schaltungsanordnung nach Anspruch 1, wobei die Isolationsschaltung (318) eingerichtet ist, den ersten vorwärtsgerichteten Inverter (306) kontrolliert von dem Eingang (308a) des ersten Rückkoppelinverters (308) zu isolieren.
  3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, wobei die zweite Auffangregister-Schaltung (312) weiter aufweist: einen zweiten vorwärtsgerichteten Inverter (314) und einen zweiten Rückkoppelinverter (316), wobei ein Eingang (314a) des zweiten vorwärtsgerichteten Inverters (314) an den zweiten Anschluss (310b) des Schalters (310) gekoppelt ist und wobei ein Ausgang (314b) des zweiten vorwärtsgerichteten Inverter (314) an den Ausgang (313) gekoppelt ist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, weiter aufweisend: einen Energieversorgungsanschluss (322) der an die erste Auffangregister-Schaltung (304) gekoppelt ist, wobei der Energieversorgungsanschluss (322) eingerichtet ist, der ersten Auffangregister-Schaltung (304) selektiv Energie zur Verfügung zu stellen; und einen Steuerungssignalanschluss (320) der an die Isolationsschaltung (318) gekoppelt ist, wobei der Steuerungssignalanschluss (320) eingerichtet ist, der Isolationsschaltung (318) ein Steuerungssignal zur Verfügung zu stellen, um kontrolliert den ersten vorwärtsgerichteten Inverter (306) von dem Eingang des erste Rückkoppelinverters (308) zu isolieren.
  5. Schaltungsanordnung nach Anspruch 4, wobei der Steuerungssignalanschluss (320) eingerichtet ist, der Isolationsschaltung (318) ein Widerherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (306) von dem Eingang des ersten Rückkoppelinverters (308) zu isolieren, und wobei der Steuerungssignalanschluss (320) eingerichtet ist, der Isolationsschaltung (318) ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (306) an den Eingang des ersten Rückkoppelinverters (308) zu koppeln.
  6. Schaltungsanordnung nach Anspruch 5, wobei der Eingang (302) über den ersten vorwärtsgerichteten Inverter (306), den Schalter (310) und die zweite Auffangregister-Schaltung (312) an den Ausgang (313) gekoppelt ist, nachdem der Steuerungssignalanschluss (320) der Isolationsschaltung (318) ein Speichersignal zur Verfügung gestellt hat.
  7. Schaltungsanordnung nach Anspruch 5, wobei der Steuerungssignalanschluss (320) eingerichtet ist, der Isolationsschaltung (318) ein Wiederherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (306) von dem Eingang (308a) des ersten Rückkoppelinverters (308) zu isolieren, nachdem die erste Auffangregister-Schaltung (304) über den Energieversorgungsanschluss (322) wieder mit Energie versorgt ist.
  8. Schaltungsanordnung nach Anspruch 7 weiter aufweisend: eine Taktsignalanschluss (602), der an den Schalter (310) gekoppelt ist, wobei der Taktsignalanschluss (602) eingerichtet ist, dem Schalter (310) ein binäres Taktsignal zur Verfügung zu stellen, das ein erstes binäres Level und ein zweites binäres Level aufweist, wobei der Schalter (310) als Reaktion auf das erste binäre Level geschlossen ist, und wobei der Schalter (310) als Reaktion auf das zweite binäre Level geschlossen ist.
  9. Schaltungsanordnung nach Anspruch 8, wobei der Ausgang (313) über die zweite Auffangregister-Schaltung (312), den Schalter (310) und den ersten Rückkoppelinverter (308) an den Eingang gekoppelt (302) ist, wenn der Taktsignalanschluss (602) dem Schalter (310) das erste binäre Level zur Verfügung stellt.
  10. Schaltungsanordnung nach Anspruch 9, wobei der Ausgang (313) eingerichtet ist, von dem Ausgang (313) zu dem Eingang (302) über die zweite Auffangregister-Schaltung (312), den Schalter (310) und den ersten Rückkoppelinverter (306) einen Logikzustand zu verbreiten.
  11. Ein Aufrechterhalter-Flipflop (800) aufweisend: eine Master-Schaltung (802) aufweisend, einen erste vorwärtsgerichteten Inverter (804) und einen ersten Rückkoppelinverter (806); eine Slave-Schaltung (808); ein Übertragungsgate (810), das zwischen den Ausgang des ersten vorwärtsgerichteten Inverter (804) und einem Eingang der Slave-Schaltung (808) gekoppelt ist; eine Isolationsschaltung, eingerichtet um den ersten vorwärtsgerichteten Inverter (804) kontrolliert von dem ersten Rückkoppelinverter (806) zu isolieren.
  12. Aufrechterhalter-Flipflop nach Anspruch 11, wobei die Slave-Schaltung (808) weiter einen zweiten vorwärtsgerichteten Inverter (814) und einen zweiten Rückkoppelinverter (816) aufweist; wobei ein Eingang des zweiten vorwärtsgerichteten Inverters (814) an das Übertragungsgate (810) gekoppelt ist.
  13. Aufrechterhalter-Flipflop nach Anspruch 12, weiter aufweisend: einen Energieversorgungsanschluss (818), der an die Master-Schaltung (802) gekoppelt ist, wobei der Energieversorgungsanschluss (818) eingerichtet ist, der Master-Schaltung (802) selektiv Strom zur Verfügung zu stellen; und einen Steuerungssignalanschluss (817) der an die Isolationsschaltung gekoppelt ist, wobei der Steuerungssignalanschluss (817) eingerichtet ist, der Isolationsschaltung ein Steuerungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (804) kontrolliert von dem ersten Rückkoppelinverter (806) zu isolieren.
  14. Aufrechterhalter-Flipflop nach Anspruch 13, wobei der Steuerungssignalanschluss (817) eingerichtet ist, der Isolationsschaltung ein Wiederherstellungssignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (804) von dem Eingang des ersten Rückkoppelinverters (806) zu isolieren, und wobei der Steuerungssignalanschluss (817) eingerichtet ist, der Isolationsschaltung ein Speichersignal zur Verfügung zu stellen, um den ersten vorwärtsgerichteten Inverter (804) an den ersten Rückkoppelinverter (806) zu koppeln.
  15. Aufrechterhalter-Flip-Flip nach Anspruch 14, weiter aufweisend: einen Logik-Anschluss (820), der an den Eingang der Master-Schaltung (802) gekoppelt ist, wobei der Logik-Anschluss (820) weiter an die Slave-Schaltung (808) über den Eingang der Master-Schaltung (802), der ersten vorwärtsgerichteten Inverter (804) und das Übertragungsgate (810) gekoppelt ist, nachdem der Steuerungssignalanschluss (817) ein Speichersignal an die Isolationsschaltung zur Verfügung gestellt hat.
  16. Ein Verfahren (1000) zum Betreiben einer Schaltungsanordnung, wobei die Schaltungsanordnung aufweist: einen Eingang; eine erste Auffangregister-Schaltung, gekoppelt an den Eingang, wobei die erste Auffangregister-Schaltung einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter aufweist; einen Schalter, wobei ein erster Anschluss des Schalters an einen Ausgang des vorwärtsgerichteten Inverters gekoppelt ist; eine zweite Auffangregister-Schaltung, gekoppelt an einen zweiten Anschluss des Schalters; einen Ausgang, gekoppelt an die zweite Auffangregister-Schaltung; und eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren; wobei das Verfahren (1000) aufweist: der Isolationsschaltung ein Speichersignal zur Verfügung stellen, um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln (1002); dem Eingang einen Logikzustand zur Verfügung stellen, wobei sich der Logikzustand am Eingang über den Eingang, die zweite Auffangregister-Schaltung, den Schalter und den ersten Rückkoppelinverter zu dem Ausgang verbreitet (1004); Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung (1006); und Unterbrechen der Energie zu der ersten Auffangregister-Schaltung nachdem die zweite Auffangregister-Schaltung den Logikzustand gespeichert hat (1008).
  17. Verfahren nach Anspruch 16, weiter aufweisend: der Isolationsschaltung ein Speichersignal zur Verfügung stellen weist das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, auf; dem Eingang einen Logikzustand zur Verfügung stellen weist das Übertragen des Logikzustands über einen Logikanschluss, der an den Eingang gekoppelt ist, auf; und das Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung weist das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung auf.
  18. Verfahren nach einem der Ansprüche 16 oder 17, aufweisend: Weiterversorgen der ersten Auffangregister-Schaltung mit Energie (1102); zur Verfügung stellen eines binären Taktsignals an den Schalter, wobei der Schalter geschlossen ist als Antwort auf ein erstes binäres Level, und wobei der Schalter offen als Antwort auf ein zweites binäres Level (1104); schreiben einen Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, in die erste Auffangregister-Schaltung (1106); und zur Verfügung stellen der Isolationsschaltung mit einem Wiederherstellungssignal, um den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden (1108).
  19. Verfahren nach Anspruch 18, weiter aufweisend: Schreiben des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist in die erste Auffangregister-Schaltung, aufweisend: zur Verfügung stellen des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter als Reaktion auf das erste binäre Signal geschlossen ist, an der ersten Auffangregister-Schaltung, wobei sich der Logikzustand, der in der zweiten Auffangregister-Schaltung gespeichert ist, an die erste Auffangregister-Schaltung über den Schalter und den ersten Rückkoppelinverter zu dem Eingang des ersten vorwärtsgerichteten Inverters verbreitet; und Speichern des Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, wenn der Schalter als Reaktion auf das zweite binäre Level offen ist, und nachfolgend zur Verfügung stellen des Logikzustands an der ersten Auffangregister-Schaltung wenn die Schaltung als Reaktion auf das erste binäre Signal geschlossen ist.
  20. Verfahren (1200) zum Betreiben eines Aufrechterhalter-Flipflops, wobei der Aufrechterhalter-Flipflop aufweist: eine Master-Schaltung aufweisend, einen ersten vorwärtsgerichteten Inverter und einen ersten Rückkoppelinverter; eine Slave-Schaltung; ein Übertragungsgate, das zwischen einem Ausgang des ersten vorwärtsgerichteten Inverters und einem Eingang der Slave-Schaltung gekoppelt ist; eine Isolationsschaltung eingerichtet, um den ersten vorwärtsgerichteten Inverter von einem Eingang des ersten Rückkoppelinverters zu isolieren; wobei das Verfahren (1200) aufweist: der Isolationsschaltung ein Speichersignal zur Verfügung stellen, um den ersten vorwärtsgerichteten Inverter an den Eingang des ersten Rückkoppelinverters zu koppeln (1202); zur Verfügung stellen eines Logikzustands am Eingang der Master-Schaltung, wobei der Logikzustand am Eingang der Master-Schaltung über den Eingang der Master-Schaltung, den ersten vorwärtsgerichteten Inverter und das Übertragungsgate zu der Slave-Schaltung propagiert (1204); Speichern des Logikzustands in der Slave-Schaltung (1206); und Unterbrechen der Energie zu der Master-Schaltung nachdem die Slave-Schaltung den Logikzustand gespeichert hat (1208).
  21. Verfahren nach Anspruch 20, weiter aufweisend: der Isolationsschaltung ein Speichersignal zur Verfügung stellen weist das Übertragen des Speichersignals über einen Steuerungssignalanschluss, der an die Isolationsschaltung gekoppelt ist, auf; dem Eingang einen Logikzustand zur Verfügung stellen weist das Übertragen des logischen Zustands über einen Logikanschluss, der an den Eingang gekoppelt ist, auf; und das Speichern des Logikzustands an dem Ausgang in der zweiten Auffangregister-Schaltung weist das Zirkulieren des Logikzustands innerhalb der zweiten Auffangregister-Schaltung auf.
  22. Verfahren zum Betreiben eines Aufrechterhalter-Flipflops nach einem der Ansprüche 20 oder 21, weiter aufweisend: Weiterversorgen der Master-Schaltung mit Energie (1302); zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate, wobei das Übertragungsgate als Antwort auf ein erstes binäres Level durchlässig ist, und wobei das Übertragungsgate als Antwort auf ein zweites binäres Level undurchlässig ist (1304); Schreiben einen Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist, in die erste Auffangregister-Schaltung (1306); und zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung, um den ersten rückwärtsgerichteten Inverter mit den Eingang des ersten Rückkoppelinverters wieder zu verbinden (1308).
  23. Verfahren nach Anspruch 22, weiter aufweisend: das zur Verfügung stellen eines Wiederherstellungssignals an die Isolationsschaltung weist das Übertragen des Wiederherstellungssignals über den Steuerungssignalanschluss auf, der an die Isolationsschaltung gekoppelt ist; und das zur Verfügung stellen eine binären Taktsignals an das Übertragungsgate weist das Übertragen des binären Taktsignals über einen Taktsignalanschluss auf, der an das Übertragungsgate gekoppelt ist.
  24. Verfahren nach einem der Ansprüche 22 oder 23, weiter aufweisend: das Schreiben eines Logikzustands, der in der zweiten Auffangregister-Schaltung gespeichert ist in die erste Auffangregister-Schaltung weist auf: zu Verfügung stellen der Master-Schaltung mit dem Logikzustand der in der Slave-Schaltung gespeichert ist wenn das Übertragungsgate als Antwort auf das erste binäre Level transparent ist, wobei der Logikzustand, der in der Slave-Schaltung gespeichert ist, über das Übertragungsgate und den ersten Rückkoppelinverter zu dem Eingang des ersten vorwärtsgerichteten Inverters propagiert; und Speichern des Logikzustands, der in der Slave-Schaltung gespeichert ist, wenn das Übertragungsgate als Antwort auf das zweite binäre Level undurchlässig ist, und anschließend der Master-Schaltung den Logikzustand zur Verfügung stellt, wenn das Übertragungsgate als Antwort auf das zweite binäre Level transparent ist.
DE102013106869.3A 2012-07-02 2013-07-01 Schaltungsanordung, Aufrechterhalter-Flipflop, und Verfahren zum Betreiben einer Schaltungsanordung und eines Aufrechterhalter-Flipflops Active DE102013106869B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261667031P 2012-07-02 2012-07-02
US61/667,031 2012-07-02
US13/834,400 US20140002161A1 (en) 2012-07-02 2013-03-15 Circuit arrangement, a retention flip-flop, and methods for operating a circuit arrangement and a retention flip-flop
US13/834,400 2013-03-15

Publications (2)

Publication Number Publication Date
DE102013106869A1 true DE102013106869A1 (de) 2014-01-02
DE102013106869B4 DE102013106869B4 (de) 2019-06-19

Family

ID=49754282

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106869.3A Active DE102013106869B4 (de) 2012-07-02 2013-07-01 Schaltungsanordung, Aufrechterhalter-Flipflop, und Verfahren zum Betreiben einer Schaltungsanordung und eines Aufrechterhalter-Flipflops

Country Status (3)

Country Link
US (1) US20140002161A1 (de)
CN (1) CN103532540B (de)
DE (1) DE102013106869B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412565B (zh) * 2017-08-18 2022-07-15 深圳指芯智能科技有限公司 一种多路信号选择控制电路
CN110995206B (zh) * 2019-12-13 2023-07-28 海光信息技术股份有限公司 触发器电路
CN113131929A (zh) * 2020-01-15 2021-07-16 夏泰鑫半导体(青岛)有限公司 分频电路及具有该分频电路的环形振荡器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
US6538471B1 (en) * 2001-10-10 2003-03-25 International Business Machines Corporation Multi-threshold flip-flop circuit having an outside feedback
JP3986393B2 (ja) * 2002-08-27 2007-10-03 富士通株式会社 不揮発性データ記憶回路を有する集積回路装置
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7248090B2 (en) * 2005-01-10 2007-07-24 Qualcomm, Incorporated Multi-threshold MOS circuits
CN101138155A (zh) * 2005-01-10 2008-03-05 高通股份有限公司 多阈值mos电路
US7180348B2 (en) * 2005-03-24 2007-02-20 Arm Limited Circuit and method for storing data in operational and sleep modes
JP2008256627A (ja) * 2007-04-09 2008-10-23 Kawasaki Microelectronics Kk 半導体集積回路の検査方法
JP2009027701A (ja) * 2007-06-20 2009-02-05 Kawasaki Microelectronics Kk 半導体集積回路
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
US8242826B2 (en) * 2010-04-12 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Retention flip-flop
US8427214B2 (en) * 2010-06-03 2013-04-23 Arm Limited Clock state independent retention master-slave flip-flop

Also Published As

Publication number Publication date
DE102013106869B4 (de) 2019-06-19
US20140002161A1 (en) 2014-01-02
CN103532540B (zh) 2017-04-12
CN103532540A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
DE69834678T2 (de) Selbstgetaktetes Pipeline-Übertragungssystem und asynchrone Signalsteuerungsschaltung
DE3645224C2 (de)
DE102017118657A1 (de) Anzeigefeld, Schieberegisterschaltung und Ansteuerverfahren dafür
DE112012002682B4 (de) Leistungsgattervorrichtung und -verfahren mit geringer Leistungsaufnahme und kurzer Latenzzeit
DE102010013228B4 (de) Verfahren und System, um die Operationen eines registrierten Speichermoduls zu verbessern
DE112013007486T5 (de) Speicherzelle mit Retention unter Verwendung eines resistiven Speichers
DE102012212549B4 (de) Vorrichtung mit einem Datenerhaltungsmodus und einem Datenverarbeitungsmodus
DE10063307B4 (de) Auffangschaltung für Daten und deren Ansteuerungsverfahren
DE102012108127A1 (de) Hochgeschwindigkeits-Pegelumsetzer zwischen niederseitiger Logik und hochseitiger Logik
DE102011100785A1 (de) HDMI-Kabelverbindungsvorrichtung und -verfahren
DE102013011698A1 (de) Taktausblendauffangregister, verfahren für dessen betrieb und integrierte schaltung, in der dieses angewendet ist
DE19925374A1 (de) Schaltungen und Verfahren zum Einstellen eines digitalen Potentials
DE112019002202T5 (de) Dynamisches vconn-tauschen in dual bestromten typ-c-kabel-anwendungen
DE60224438T2 (de) Aggregation von hardwareereignissen in mehrfach knotensystemen
DE102005044333A1 (de) Master-Slave Flip-Flop für den Einsatz in synchronen Schaltungen und Verfahren zum Reduzieren von Stromspitzen beim Einsatz von Master-Slave Flip-Flops in synchronen Schaltungen
DE102005056278A1 (de) Flip-Flop-Vorrichtung und Verfahren zum Speichern und Ausgeben eines Datenwerts
DE112019002319T5 (de) Niederleistungstakt-gate-schaltung
DE102013106869B4 (de) Schaltungsanordung, Aufrechterhalter-Flipflop, und Verfahren zum Betreiben einer Schaltungsanordung und eines Aufrechterhalter-Flipflops
DE102020106812A1 (de) Master-slave-d-flipflop
DE102016206170B4 (de) Serielle draht-debug-brücke
DE102015202513A1 (de) Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit
DE102017205781A1 (de) Schaltung und Verfahren für einen Pegelumsetzer ohne statischen Strom
DE69830561T2 (de) Integrierte Halbleiterschaltung
DE102012216677B3 (de) Identifikationsschaltung
WO2006034782A1 (de) Nicht-flüchtiges speicherelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022588

Country of ref document: DE

R020 Patent grant now final