DE102013011698A1

DE102013011698A1 - Taktausblendauffangregister, verfahren für dessen betrieb und integrierte schaltung, in der dieses angewendet ist

Info

Publication number: DE102013011698A1
Application number: DE102013011698.8A
Authority: DE
Inventors: Ilyas Elkin; Ge Yang; Jonah Alben
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2012-09-07
Filing date: 2013-07-15
Publication date: 2014-03-13
Anticipated expiration: 2033-07-16
Also published as: US20140070847A1; CN103684355B; TW201429163A; US8890573B2; CN103684355A; DE102013011698B4; TWI584594B

Abstract

Ein Taktsausblendauffangregister, ein Verfahren zum gesteuerten Ausblenden eines Taktsignals und eine integrierte Schaltung, in der das Taktsausblendauffangregister oder das Verfahren enthalten sind. In einer Ausführungsform umfasst das Taktsausblendauffangregister: (1) eine Ausbreitungsschaltung mit einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu sein, (2) eine Erhaltungsschaltung, die mit der Ausbreitungsschaltung verbunden ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu sein, und (3) ein UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung verbunden ist und einen internen Knoten aufweist, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist.

Description

TECHNISCHES GEBIET
Diese Anmeldung betrifft generell getaktete integrierte Schaltungen (ICs) und betrifft insbesondere ein Taktausblendauffangregister für eine IC und ein Verfahren zum Betreiben desselben.
HINTERGRUND
Für taktgesteuerte bzw. getaktete ICs ist die durch den Takt verbrauchte Leistung ein wesentlicher Beitrag zur gesamten IC-Leistungsaufnahme. Der Takt zeigt nicht nur einen hohen Grad an Aktivität, sondern besitzt auch eine relativ große Schaltlast. Zur Handhabung der Taktleistungsaufnahme sind Taktausblendauffangregister in modernen ICs weit verbreitet. Taktausblendauffangregister sind Schaltungen, die ausgebildet sind, die Taktleistungsaufnahme zu reduzieren, indem die Ausbreitung von Taktsignalen zu getakteten aber nicht aktivierten Speicherelementen unterbunden wird.
ÜBERBLICK
Ein Aspekt stellt ein Taktausblendauffangregister bereit. In einer Ausführungsform umfasst das Taktausblendauffangregister: (1) eine Ausbreitungsschaltung mit einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu werden, (2) eine Erhaltungsschaltung, die mit der Ausbreitungsschaltung gekoppelt ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu werden, und (3) ein UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung gekoppelt ist und einen internen Knoten aufweist, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung gekoppelt ist.
Ein weiterer Aspekt stellt ein Verfahren zum Ausblenden bzw. torgesteuertem Betreiben eines Taktsignals bereit. In einer Ausführungsform umfasst das Verfahren: (1) Setzen eines Freigabe- bzw. Aktivierungssignals, um ein Taktausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist, und (2) Zurücksetzen des Freigabesignals, um das Taktsausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Eingangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktausblendauffangregisters, einen Schalter einer Erhaltungsschaltung des Taktausblendauffangregisters und einen Eingang eines UND-Gatters des Taktausblendauffangregisters ansteuert.
Ein noch weiterer Aspekt stellt eine IC bereit. In einer Ausführungsform umfasst die IC: (1) einen Takt bzw. Taktgenerator, (2) mehrere Taktausblendauffangregister, die mit dem Takt bzw. dem Taktgenerator gekoppelt sind. Jedes der mehreren Taktausblendauffangregister umfasst: (2a) eine Ausbreitungsschaltung mit einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu werden, (2b) eine Erhaltungsschaltung, die mit der Ausbreitungsschaltung gekoppelt ist und einen einzelnen ersten Schalter umfasst, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu werden, und (2c) ein UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung gekoppelt ist und einen internen Knoten aufweist, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist. Die IC umfasst ferner: (3) entsprechende mehrere getaktete Speicherelemente, die mit den mehreren Taktausblendauffangregistern verbunden sind, (4) eine weitere IC-Schaltung und (5) eine Steuerung, die mit den mehreren Taktausblendauffangregistern verbunden und ausgebildet ist, ein Freigabesignal zu setzen, um eines der mehreren Taktausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist, und das Freigabesignal zurückzusetzen, um das eine der mehreren Taktausblendsauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktausblendauffangregisters und einen Schalter einer Erhaltungsschaltung des Taktausblendauffangregisters ansteuert.
KURZE BESCHREIBUNG
Es wird nun Bezug genommen auf die folgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen, in denen:
1 eine Blockansicht einer IC ist;
2 eine schematische Ansicht einer Ausführungsform eines Taktausblendauffangregisters ist;
3 eine schematische Ansicht einer weiteren Ausführungsform eines Taktausblendauffangregisters ist; und
4 ein Flussdiagramm einer Ausführungsform eines Verfahrens zum getorten Ausblenden eines Taktsignals ist.
DETAILLIERTE BESCHREIBUNG
Wie zuvor angegeben ist, sind Taktausblendauffangregister Schaltungen, die ausgebildet sind, die Taktleistungsaufnahme zu reduzieren, indem die Ausbreitung von Taktsignalen zu getakteten aber nicht aktivierten Speicherelementen unterbunden wird. Nachteiligerweise sind Taktausblendauffangregister selbst getaktete Speicherelemente und verbrauchen damit Taktleistung. Genauer gesagt, unter der Annahme, dass das von den Taktausblendauffangregister bereitgestellte Taktsignal aktiviert ist und vor dem Taktausblendauffangregister nicht irgendwie deaktiviert ist, fährt der Bereich des Taktausblendauffangregisters, der das Eingangstaktsignal erhält, fort zu schalten, selbst wenn das Auffangregister das Taktsignal für folgende Schaltungen deaktiviert.
Wie der Fachmann weiß, nimmt ein Taktausblendauffangregister für gewöhnlich die Form eines Auffangregisters mit niedriger Phase an, wodurch es in der Lage ist, einen Freigabewert bzw. Aktivierungswert zu speichern und sicherzustellen, dass das Taktausblendauffangregister eine vollständige Überlappung mit der hoch-pegeligen Phase eines eintreffenden Taktsignals besitzt. Konventionelle Taktausblendauffangregister enthalten ferner ein zwei-Eingänge-UND(UND2)Gatter, das es dem gespeicherten Freigabewert ermöglicht, das Taktsignal gesteuert auszublenden.
Ein konventionelles Durchlassgatter-Auffangregister umfasst sowohl ein Durchlassgatter als auch eine Erhaltungsschaltung und erfordert sowohl die tatsächliche (clkP) als auch die komplementäre (clkN) Form des Eingangstaktsignals (clk), um das Auffangregister anzusteuern. Es ist ein Inverter erforderlich, um clkN zu erzeugen. ClkP kann direkt aus clk oder durch Invertieren von clkN mit einem zusätzlichen Inverter erzeugt werden. Clk wird verwendet, um einen Eingang des UND2-Gatters anzusteuern. ClkN wird verwendet, um einen n-Kanal-Feldeffekttransistor-(NFET)-Schalter in dem Durchlassgatter und einen p-Kanal-Feldeffekttransistor-(PFET)-Schalter in der Erhaltungsschaltung anzusteuern, wohingegen clkP einen PFET-Schalter in dem Durchlassgatter und einen NFET-Schalter in der Erhaltungsschaltung ansteuert, um damit sicherzustellen, dass das Auffangregister in der tief-pegeligen Phase von clk beschreibbar bleibt und seinen gespeicherten Wert beibehält, wenn clk auf hohem Pegel ist. In einigen Durchlassgatter-Auffangregistern steuern clkP und clkN auch einen PFET-Schalter in dem Durchlassgatter und einen NFET-Schalter in der Erhaltungsschaltung an. Zusammen mit den zwei Transistoren in dem UND2-Gatter erfordert ein konventionelles Durchlassgatter-Auffangregister mindestens acht Schalter, um getaktet zu bleiben, selbst wenn der Ausgangstakt deaktiviert ist. Jeder dieser Schalter verbraucht Leistung. Einige konventionelle Durchlassgatter-Auffangregister speichern clkP anstelle der Verwendung von clk, wodurch mindestens zehn Schalter erforderlich sind, um zu allen Zeiten getaktet zu bleiben.
Hierin wird erkannt, dass ein weniger leistungsverbrauchendes Taktausblendauffangregister in einer IC eingesetzt werden kann, um wesentlich an Leistung einzusparen. Es wird ferner hierin erkannt, dass ein Taktausblendauffangregister weniger leistungsverbrauchend gemacht werden kann, indem die Anzahl an Komponenten in dem Auffangregister verringert wird, die unabhängig davon, ob das Auffangregister aktiviert ist, schalten. Folglich sind hierin diverse Ausführungsformen eines Taktausblendauffangregisters und eines Verfahrens zum gesteuerten Ausblenden eines Taktsignals eingeführt, wobei die Anzahl an Schaltern, die getaktet bleiben, in dem Auffangregister reduziert ist. Gewisse Ausführungsformen des Taktausblendauffangregisters und des Verfahrens erfordern gerade einmal drei Schalter, um in dem Auffangregister getaktet zu bleiben. Gewisse andere Ausführungsformen des Taktausblendauffangregisters und des Verfahrens erfordern insgesamt weniger Schalter, so dass es möglich ist, das Auffangregister und das Verfahren in einem kleineren Bereich einer IC einzurichten.
1 ist eine Blockansicht einer IC 100. Die IC 100 enthält einen Takt- bzw. Taktgenerator 110, der ausgebildet ist, ein Taktsignal zu erzeugen, das als ein Eingangstaktsignal für diverse Taktausblendauffangregister dient. Obwohl die IC 100 wesentlich mehr Taktausblendauffangregister enthalten kann, zeigt 1 Taktausblendauffangregister 120-1, 120-2, die mit dem Taktgenerator 110 verbunden sind, um davon das Eingangstaktsignal zu erhalten. Die Taktausblendauffangregister 120-1, 120-2 blenden gesteuert das Eingangstaktsignal aus, wobei das Taktsignal für das Ansteuern entsprechender getakteter Speicherelementen 130-1, 130-2 bereit steht oder das Taktsignal für deren Ansteuerung deaktiviert wird, indem ein Ausgangstaktsignal bereitgestellt wird. Eine Steuerung 140 ist mit den Taktausblendauffangregistern 120-1, 120-2 verbunden und ist ausgebildet, entsprechende Freigabesignale bzw. Aktivierungssignale zu erzeugen, die die Taktausblendauffangregister 120-1, 120-2 veranlassen, die Taktsignale zu aktivieren oder zu deaktivieren. Andere IC-Schaltungen 150 liegen als Teil der IC 100 vor und können weitere Taktausblendauffangregister und getaktete Speicherelemente (nicht gezeigt) aufweisen.
2 ist eine schematische Ansicht einer Ausführungsform eines Taktausblendauffangregisters. Das Taktausblendauffangregister ist ausgebildet, ein Eingangssignal clk (beispielsweise von dem Taktgenerator 110 aus 1) und eine Freigabesignal e (beispielsweise von der Steuerung 140 aus 1) zu empfangen und ein getortes Ausgangstaktsignal basierend auf clk und e bereitzustellen. Genauer gesagt, q wird freigegeben (besitzt im Wesentlichen die gleiche Frequenz und die Phase wie clk), wenn e gesetzt ist und wird deaktiviert (besitzt eine Frequenz von Null), wenn e deaktiviert ist.
Das Taktausblendauffangregister besitzt eine Ausbreitungsschaltung mit Schaltern 205, 210, 215, 220 und einem Inverter 225. Die Schalter 205, 210 stellen eine Hochzieh-Komponente der Ausbreitungsschaltung bereit, und die Schalter 215, 220 stellen eine Herabzieh-Komponente der Ausbreitungsschaltung bereit. Die Source-Anschlüsse und Drain-Anschlüsse der Schalter 205, 210, 215, 220 sind so angeschlossen, dass die Schalter zwischen einer Versorgungsspannung, die ungleich Null ist, und Masse in Reihe geschaltet sind, wie dies gezeigt ist. In der Ausführungsform aus 2 sind die Schalter 205, 210 PFET, und die Schalter 215, 220 sind NFET. Der Schalter 205 ist ausgebildet, clk an seinem Gate zu empfangen, wie gezeigt ist. Der Inverter 225 ist ausgebildet, e zu empfangen und erstellt ferner ein komplementäres Freigabesignal en bereit. Eine alternative Ausführungsform des Taktausblendauffangregisters ist ausgebildet, en (beispielsweise von der Steuerung 140 aus 1) zu empfangen, und somit ist der Inverter 225 nicht vorhanden. Die Schalter 210, 215 sind ausgebildet, en an ihren Gates zu empfangen, wie dies gezeigt ist.
Das Taktausblendauffangregister besitzt ferner eine Erhaltungsschaltung mit Schaltern 230, 235, 240 und einen Inverter 245. Der Schalter 230 stellt eine Hochzieh-Komponente der Erhaltungsschaltung bereit, und die Schalter 235, 240 stellen eine Herabzieh-Komponente der Erhaltungsschaltung bereit. Wie die Schalter 205, 210, 215, 220 sind auch die Source-Anschlüsse und Drain-Anschlüsse der Schalter 230, 235, 240 zwischen der Versorgungsspannung, die nicht Null ist, und Masse in Reihe geschaltet, wie gezeigt ist. In der Ausführungsform aus 2 ist der Schalter 230 ein PFET, und die Schalter 235, 240 sind NFET. Der Schalter 235 ist ausgebildet, clk an seinem Gate zu empfangen, wie dies gezeigt ist.
Wie gezeigt, ist ein erster Knoten ist zwischen den Schaltern 210, 215 definiert. Ein an dem ersten Knoten entstehendes Signal m ist einem Inverter 245 und einem ersten Eingang eines UND2-Gatters zugeleitet. In der Ausführungsform aus 2 ist das UND2-Gatter als eine Kombination aus einem NAND2-Gatter, 250 und einem Inverter 255 gebildet. Der Inverter 255 ist ausgebildet, ein Signal mn, das komplementär zu dem Signal m ist, an dem Gate des Schalters 240 bereitzustellen. Der Knoten m ist ferner zwischen den Schaltern 230, 235 wie gezeigt angeschlossen, wodurch ein Rückkopplungspfad für die Erhaltungsschaltung gebildet ist.
Ein zweiter Knoten ist als ein interner Knoten des UND2-Gatters (das durch das NAND2-Gatter 250 und den Inverter 255 gebildet ist) festgelegt. In 2 ist der zweite Knoten zwischen dem NAND2-Gatter 250 und dem Inverter 255 angeordnet. Ein an dem zweiten Knoten anstehendes Signal sn ist den Schaltern 220, 230 zugeführt (sowie dem Inverter 255). Schließlich empfängt ein zweiter Eingang des NAND2-Gatters 250 das Signal clk.
Wie zuvor angedeutet ist, arbeitet das Taktausblendauffangregister in zwei Modi: Ein aktivierter Modus, wenn das Freigabesignal e gesetzt ist und ein deaktivierter Modus, wenn e vor der ansteigenden Flanke von clk zurückgesetzt wird. In der dargestellten Ausführungsform ist e gesetzt, wenn es in einen logisch hoch-pegeligen Zustand übergeht, und es ist zurückgesetzt, wenn es in einen logisch tiefen Pegel übergeht.
Wenn clk auf tiefem Pegel ist, ist der Schalter 205 EIN (geschlossen oder leitend), sn ist hoch-pegelig, der Schalter 220 ist EIN, die Schalter 230 und 235 sind AUS (offen oder nicht leitend), und q ist auf tiefem Pegel. Daher ist die Ausbreitungsschaltung aktiviert und die Erhaltungsschaltung ist deaktiviert, was konsistent mit der gewünschten Logikfunktion eines Auffangregisters tiefem Pegel ist, wenn das Taktsignal auf diesem Pegel ist. Ein Übergang im Eingangssignal e führt dazu, dass das komplementäre Signal en über den Inverter 225 an die Schalter 210, 215 geführt wird. Wenn die Schalter 220, 205 eingeschaltet sind, dienen die Schalter 210, 215 als ein Inverter und führen dazu, dass sich e zu m ausbreitet. Der Inverter 245 bewirkt ferner, dass en zu dem Knoten mn wandert. Wenn clk auf tiefen Pegel ist, ist e in der Lage, durch die Ausbreitungsschaltung zu laufen, wobei aber die niedrige Phase von clk m davon abhält, das UND-Gatter 250 zu durchlaufen. Somit wird sn auf hohem Pegel gehalten und mittels des Inverters 255 bleibt q auf tiefem Pegel. Somit steuert clk nur vier Schalter an: den Schalter 205, den Schalter 235 und zwei Schalter in dem NAND2-Gatter 250. Alle anderen Schalter sind von clk abgetrennt.
Wenn der Freigabemodus bzw. aktivierte Modus gewünscht ist, wird e gesetzt und en geht auf tiefen Pegel über. Wenn clk auf tiefem Pegel ist, geht m in den hohen Pegel über, und mn geht auf tiefen Pegel. Wenn nachfolgend clk auf hohen Pegel geht, geht sn auf tiefen Pegel, und die Schalter 235, 230 schalten EIN, wodurch die Erhaltungsschaltung aktiviert wird. Die Schalter 205, 220 schalten AUS, wodurch die Ausbreitungsschaltung deaktiviert wird. Die Aktivierung der Erhaltungsschaltung und die Deaktivierung der Ausbreitungsschaltung entsprechen einer gewünschten Logikfunktion eines Auffangregisters in der tief-pegeligen Phase, wenn clk auf hohem Pegel ist. Da der Schalter 230 m auf hohem Pegel hält, legt clk sn fest (den Ausgang des NAND2-Gatters 250), wodurch q veranlasst wird, clk zu folgen und ein oder mehrere getaktete Speicherelemente hinter dem Taktausblendauffangregister aus 2 (beispielsweise das getaktete Speicherelement 130-1 oder das getaktete Speicherelement 130-2 aus 1) anzusteuern. Da die Ausbreitungsschaltung deaktiviert ist, können Übergänge im Eingangssignal e nicht zu m weiterlaufen, und da die Erhaltungsschaltung aktiviert ist, bleibt m auf hohem Wert, und sn muss auf tiefem Pegel bleiben, wodurch sichergestellt ist, dass q für die gesamte Dauer der hoch-pegeligen Phase von clk auf hohem Pegel bleibt, was der gewünschten Logikfunktion des Taktausblendauffangregisters entspricht.
Wenn der deaktivierte Modus gewünscht ist, wird e zurückgesetzt und en geht in den hohen Pegel über. Wenn clk tief-pegelig ist, geht m in tiefem Pegel über und mn wird hoch-pegelig, wodurch der Schalter 240 eingeschaltet wird. Wenn nachfolgend clk in den hohen Pegel übergeht, bleibt sn auf hohem Pegel, und der Schalter 230 bleibt ausgeschaltet. Der Schalter 235 schaltet ebenfalls EIN und hält dadurch m durch die Schalter 235, 240 auf tiefem Pegel. Der Schalter 205 schaltet aus, wodurch die Hochzieh-Komponente der Ausbreitungsschaltung deaktiviert wird, die durch Schalter 210, 205 dargestellt ist. Die Deaktivierung der Hochzieh-Komponente der Ausbreitungsschaltung verhindert, dass eine ansteigende Flanke des Eingangssignals e sich zu m ausbreitet, und die Aktivierung der Erhaltungsschaltung bewahrt einen tiefen Wert von m, was konsistent ist mit der gewünschten Logikfunktion eines Tief-Phasen-Auffangregisters, wenn clk auf hohem Pegel ist. Als Folge davon, dass m auf tiefem Wert des Signals m während der hoch-pegeligen Phase von clk gehalten wird, bleibt das UND2-Gatter 250 auf hohem Wert im Signal sn und der Inverter 255 behält einen tiefen Wert in q bei, was konsistent mit der gewünschten Logikfunktion eines Taktausblendauffangregisters ist. Wie zuvor dargestellt ist, ist die Ausführungsform aus 2 konsistent mit der gewünschten Logikfunktion eines Taktausblendauffangregisters, was bedeutet, dass ein auf niedrigem Pegel gespeichertes Freigabesignal ein getaktetes UND2 tort.
3 ist eine schematische Ansicht einer weiteren Ausführungsform eines Taktausblendauffangregisters. Das Taktausblendauffangregister aus 3 hat die gleiche logische Funktion wie das Taktausblendauffangregister aus 2. Jedoch steuert anstelle des Freigabesignals e aus 2 ein Deaktivierungssignal dis das Auffangregister an. Wie ferner ersichtlich ist, ist ein clk-getorter Schalter gemeinsam für einen NAND2-Bereich des UND2-Gatters und die Hochzieh-Komponente der Erhaltungsschaltung vorgesehen. Daher bleiben nur drei Schalter in dem deaktivierten Modus getaktet. Dies ist anders als im Falle der vier Schalter in dem Taktausblendauffangregister aus 2.
4 ist ein Flussdiagramm einer Ausführungsform eines Verfahrens zum gesteuerten Ausblenden eines Taktsignals. Das Verfahren beginnt in einem Startschritt 410. In einem Schritt 420 wird ein Freigabesignal bzw. Aktivierungssignal gesetzt, um ein Taktausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktsausblendauffangregister ein Ausgangstaktsignal liefert, das eine Funktion eines Eingangstaktsignals ist. In einem Schritt 430 wird das Freigabesignal zurückgesetzt, um das Taktsausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktausblendauffangregisters und einen Schalter einer Erhaltungsschaltung des Taktausblendauffangregisters ansteuert. In einer Ausführungsform steuert das Eingangstaktsignal ferner höchstens einen Eingang eines UND-Gatters des Taktausblendauffangregisters an. Das Verfahren endet in einem letzten Schritt 440.
Die vorliegende Erfindung enthält die folgenden Konzepte:

Konzept 1. Ein Taktausblendauffangregister mit einer Ausbreitungsschaltung und einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu werden; einer Erhaltungsschaltung, die mit der Ausbreitungsschaltung verbunden ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu werden; und einem UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung gekoppelt ist und einen internen Knoten aufweist, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist.
Konzept 2. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei das Taktausblendauffangregister einen ersten Knoten aufweist, der zwischen einem dritten und einem vierten Schalter der Ausbreitungsschaltung und einem Inverter der Erhaltungsschaltung angeordnet ist, wobei der Knoten mit einem ersten Eingang des UND-Gatters und zwischen dem ersten und dem zweiten Schalter der Erhaltungsschaltung angeschlossen ist.
Konzept 3. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei das UND-Gatter durch eine Kombination aus einem NAND-Gatter und einem Inverter gebildet ist, wobei der interne Knoten zwischen dem NAND-Gatter und dem Inverter angeordnet ist.
Konzept 4. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei ein hoch-pegeliger Zustand des Eingangstaktsignals ein Signal, das über den zweiten Schalter der Ausbreitungsschaltung bereitgestellt ist, von der Ansteuerung eines Inverters in der Erhaltungsschaltung und dem UND-Gatter abhält.
Konzept 5. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei der erste Schalter der Ausbreitungsschaltung ein PFET-Schalter und der erste Schalter der Erhaltungsschaltung ein NFET-Schalter ist.
Konzept 6. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei der zweite Schalter der Ausbreitungsschaltung ein NFET-Schalter ist und wobei der zweite Schalter der Erhaltungsschaltung ein PFET-Schalter ist.
Konzept 7. Das Taktausblendauffangregister wie beschrieben in Konzept 1, wobei das UND-Gatter ein UND2-Gatter ist.
Konzept 8. Ein Verfahren zum gesteuerten Ausblenden eines Taktsignals mit: Setzen eines Aktivierungssignals, um ein Taktsausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktsausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist; und Zurücksetzen des Aktivierungssignals, um das Taktsausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktsausblendauffangregisters, einen Schalter einer Erhaltungsschaltung des Taktsausblendauffangregisters und einen Eingang eines UND-Gatters des Taktsausblendauffangregisters ansteuert.
Konzept 9. Das Verfahren wie beschrieben in Konzept 8, das ferner umfasst: Verwenden eines internen Knotens des UND-Gatters, um einen zweiten Schalter der Ausbreitungsschaltung und einen zweiten Schalter der Erhaltungsschaltung nur dann anzusteuern, wenn das Taktausblendauffangregister in dem aktivierten Modus ist.
Konzept 10. Das Verfahren wie beschrieben in Konzept 8, wobei das UND-Gatter durch eine Kombination aus einem NAND-Gatter und einem Inverter gebildet ist, wobei der interne Knoten zwischen dem NAND-Gatter und dem Inverter angeordnet ist.
Konzept 11. Das Verfahren wie beschrieben in Konzept 8, das ferner umfasst: Verwenden eines hoch-pegeligen Zustands des Eingangstaktsignals zum Verhindern, dass ein über einen zweiten Schalter der Ausbreitungsschaltung bereitgestelltes Signal einen Inverter in der Erhaltungsschaltung und dem UND-Gatter ansteuert.
Konzept 12. Das Verfahren wie beschrieben in Konzept 8, wobei der erste Schalter der Ausbreitungsschaltung ein PFET-Schalter und der erste Schalter der Erhaltungsschaltung ein NFET-Schalter ist.
Konzept 13. Das Verfahren wie beschrieben in Konzept 8, wobei der zweite Schalter der Ausbreitungsschaltung ein NFET-Schalter ist und wobei der zweite Schalter der Erhaltungsschaltung ein PFET-Schalter ist.
Konzept 14. Das Verfahren wie beschrieben in Konzept 8, wobei das UND-Gatter ein UND''-Gatter ist.
Konzept 15. Eine integrierte Schaltung mit einem Taktgenerator; mehreren Taktsausblendauffangregistern, die mit dem Taktgenerator gekoppelt sind, wobei jedes der mehreren Taktsausblendauffangregister umfasst: eine Ausbreitungsschaltung mit einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu sein, eine Erhaltungsschaltung, die mit der Ausbreitungsschaltung verbunden ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu sein, und ein UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung verbunden ist und einen internen Knoten besitzt, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist; entsprechenden mehreren getakteten Speicherelementen, die mit den mehreren Taktsausblendauffangregistern verbunden sind; einer weiteren IC-Schaltung; und einer Steuerung, die mit den mehreren Taktsausblendauffangregistern verbunden und ausgebildet ist, ein Aktivierungssignal zu setzen, um eines der mehreren Taktsausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktsausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist, und um das Aktivierungssignal zurückzusetzen, um das eine der mehreren Taktausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktsausblendauffangregisters, einen Schalter einer Erhaltungsschaltung des Taktsausblendauffangregisters und einen Eingang eines UND-Gatters des Taktsausblendauffangregisters ansteuert.
Konzept 16. Die integrierte Schaltung wie beschrieben in Konzept 15, wobei das Taktausblendauffangregister einen ersten Knoten aufweist, der zwischen einem dritten und einem vierten Schalter der Ausbreitungsschaltung und einem Inverter der Erhaltungsschaltung angeordnet ist, wobei der Knoten mit einem ersten Eingang des UND-Gatters und zwischen dem ersten und dem zweiten Schalter der Erhaltungsschaltung angeschlossen ist.
Konzept 17. Die integrierte Schaltung wie beschrieben in Konzept 15, wobei das UND-Gatter durch eine Kombination aus einem NAND-Gatter und einem Inverter gebildet ist, wobei der interne Knoten zwischen dem NAND-Gatter und dem Inverter angeordnet ist.
Konzept 18. Die integrierte Schaltung wie beschrieben in Konzept 15, wobei ein hoch-pegeliger Zustand des Eingangstaktsignals ein Signal, das über den zweiten Schalter der Ausbreitungsschaltung bereitgestellt ist, von der Ansteuerung eines Inverters in der Erhaltungsschaltung und dem UND-Gatter abhält.
Konzept 19. Die integrierte Schaltung wie beschrieben in Konzept 15, wobei der erste Schalter der Ausbreitungsschaltung ein PFET-Schalter und der erste Schalter der Erhaltungsschaltung ein NFET-Schalter ist, wobei der zweite Schalter der Ausbreitungsschaltung ein NFET-Schalter ist und wobei der zweite Schalter der Erhaltungsschaltung ein PFET-Schalter ist.
Konzept 20. Die integrierte Schaltung wie beschrieben in Konzept 15, wobei das UND-Gatter ein UND2-Gatter ist.

Der Fachmann auf diesem Gebiet, an den sich diese Anmeldung richtet, erkennt, dass andere und weitere Hinzufügungen, Löschungen, Ergänzungen und Modifizierungen an den beschriebenen Ausführungsformen vorgenommen werden können.

Claims

Ein Taktausblendauffangregister, mit: einer Ausbreitungsschaltung und einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu werden; einer Erhaltungsschaltung, die mit der Ausbreitungsschaltung verbunden ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu werden; und einem UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung gekoppelt ist und einen internen Knoten aufweist, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist.
Das Taktausblendauffangregister nach Anspruch 1, wobei das Taktausblendauffangregister einen ersten Knoten aufweist, der zwischen einem dritten und einem vierten Schalter der Ausbreitungsschaltung und einem Inverter der Erhaltungsschaltung angeordnet ist, wobei der Knoten mit einem ersten Eingang des UND-Gatters und zwischen dem ersten und dem zweiten Schalter der Erhaltungsschaltung angeschlossen ist.
Das Taktausblendauffangregister nach Anspruch 1, wobei das UND-Gatter durch eine Kombination aus einem NAND-Gatter und einem Inverter gebildet ist, wobei der interne Knoten zwischen dem NAND-Gatter und dem Inverter angeordnet ist.
Das Taktausblendauffangregister nach Anspruch 1, wobei ein hoch-pegeliger Zustand des Eingangstaktsignals ein Signal, das über den zweiten Schalter der Ausbreitungsschaltung bereitgestellt ist, von der Ansteuerung eines Inverters in der Erhaltungsschaltung und dem UND-Gatter abhält.
Das Taktausblendauffangregister nach Anspruch 1, wobei der erste Schalter der Ausbreitungsschaltung ein PFET-Schalter und der erste Schalter der Erhaltungsschaltung ein NFET-Schalter ist.
Das Taktausblendauffangregister nach Anspruch 1, wobei der zweite Schalter der Ausbreitungsschaltung ein NFET-Schalter ist, wobei der zweite Schalter der Erhaltungsschaltung ein PFET-Schalter ist und das UND-Gatter ein UND2-Gatter ist.
Ein Verfahren zum gesteuerten Ausblenden eines Taktsignals mit: Setzen eines Aktivierungssignals, um ein Taktsausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktsausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist; und Zurücksetzen des Aktivierungssignals, um das Taktsausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktsausblendauffangregisters, einen Schalter einer Erhaltungsschaltung des Taktsausblendauffangregisters und einen Eingang eines UND-Gatters des Taktsausblendauffangregisters ansteuert.
Das Verfahren nach Anspruch 7, das ferner umfasst: Verwenden eines internen Knotens des UND-Gatters, um einen zweiten Schalter der Ausbreitungsschaltung und einen zweiten Schalter der Erhaltungsschaltung nur dann anzusteuern, wenn das Taktausblendauffangregister in dem aktivierten Modus ist.
Das Verfahren nach Anspruch 7, das ferner umfasst: Verwenden eines hoch-pegeligen Zustands des Eingangstaktsignals zum Verhindern, dass ein über einen zweiten Schalter der Ausbreitungsschaltung bereitgestelltes Signal einen Inverter in der Erhaltungsschaltung und dem UND-Gatter ansteuert.
Eine integrierte Schaltung mit: einem Taktgenerator; mehreren Taktsausblendauffangregistern, die mit dem Taktgenerator gekoppelt sind, wobei jedes der mehreren Taktsausblendauffangregister umfasst: eine Ausbreitungsschaltung mit einem einzelnen ersten Schalter, der ausgebildet ist, von einem Eingangstaktsignal angesteuert zu sein, eine Erhaltungsschaltung, die mit der Ausbreitungsschaltung verbunden ist und einen einzelnen ersten Schalter aufweist, der ausgebildet ist, von dem Eingangstaktsignal angesteuert zu sein, und ein UND-Gatter, das mit der Ausbreitungsschaltung und der Erhaltungsschaltung verbunden ist und einen internen Knoten besitzt, der mit einem zweiten Schalter in der Ausbreitungsschaltung und einem zweiten Schalter in der Erhaltungsschaltung verbunden ist; entsprechenden mehreren getakteten Speicherelementen, die mit den mehreren Taktsausblendauffangregistern verbunden sind; einer weiteren IC-Schaltung; und einer Steuerung, die mit den mehreren Taktsausblendauffangregistern verbunden und ausgebildet ist, ein Aktivierungssignal zu setzen, um eines der mehreren Taktsausblendauffangregister in einen aktivierten Modus zu versetzen, in welchem das Taktsausblendauffangregister ein Ausgangstaktsignal bereitstellt, das eine Funktion eines Eingangstaktsignals ist, und um das Aktivierungssignal zurückzusetzen, um das eine der mehreren Taktausblendauffangregister in einen deaktivierten Modus zu versetzen, in welchem das Ausgangstaktsignal deaktiviert ist und das Eingangstaktsignal höchstens einen Schalter einer Ausbreitungsschaltung des Taktsausblendauffangregisters, einen Schalter einer Erhaltungsschaltung des Taktsausblendauffangregisters und einen Eingang eines UND-Gatters des Taktsausblendauffangregisters ansteuert.