CN101329589B - 一种低功耗读写寄存器的控制系统及方法 - Google Patents

一种低功耗读写寄存器的控制系统及方法 Download PDF

Info

Publication number
CN101329589B
CN101329589B CN2008101172781A CN200810117278A CN101329589B CN 101329589 B CN101329589 B CN 101329589B CN 2008101172781 A CN2008101172781 A CN 2008101172781A CN 200810117278 A CN200810117278 A CN 200810117278A CN 101329589 B CN101329589 B CN 101329589B
Authority
CN
China
Prior art keywords
clock
register
control system
bus interface
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101172781A
Other languages
English (en)
Other versions
CN101329589A (zh
Inventor
邹杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vimicro Corp
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CN2008101172781A priority Critical patent/CN101329589B/zh
Publication of CN101329589A publication Critical patent/CN101329589A/zh
Application granted granted Critical
Publication of CN101329589B publication Critical patent/CN101329589B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明披露了一种低功耗读写寄存器的控制系统，包括总线接口、时钟生成器和若干寄存器模块，其中时钟生成器包括若干时钟门控单元，分别产生频率低于总线时钟的时钟信号，该时钟信号输出给相应寄存器模块，作为该寄存器模块的访问时钟；所述的总线接口包括若干寄存器模块读写数据同步单元，分别实现总线接口对各寄存器模块的数据读写。本发明由于改进了控制系统中涉及寄存器读写部分的时钟信号生成法，将各寄存器模块的工作时钟相互独立，且根据各自的工作或空闲状态进行动态门控，同时改进了门控单元的位置，故大幅降低了系统功耗。

Description

一种低功耗读写寄存器的控制系统及方法
技术领域
本发明涉及一种低功耗读写寄存器的控制系统及方法。
背景技术
随着工业控制技术的不断发展，低功耗的设计要求越来越严格，尤其是在各类嵌入式的控制系统中，低功耗指标经常成为新产品能否批量生产并被市场所接受的关键性因素。
各类控制系统都要涉及寄存器的读写操作，降低该操作的功耗将对系统整体的低功耗做出贡献。图1是现有技术中带有CPU的系统结构图，如图所示，现有技术中关于寄存器读写的所有模块，包括总线接口、各寄存器模块，它们的时钟信号是相同的，都由时钟生成器统一生成，该时钟通常为频率较高的快速时钟，因此各寄存器模块的功耗较高。
现有技术中为降低系统功耗，通常在各个模块内部进行门控处理，即在寄存器模块的时钟输入上直接插入锁存器作时钟门控。图2是现有技术中寄存器模块电路图，这样的做法导致了门控之后的寄存器模块时钟clk_en被控制，而门控单元之前的时钟clk仍旧存在的情形。对于一个规模较大的控制系统，寄存器模块的数目通常有成百上千，因此锁存器本身以及锁存器之前的时钟树的功耗相当可观。
发明内容
本发明的目的是针对现有技术中存在的上述问题，提出了一种通过改进寄存器时钟生成法实现低功耗的控制系统及方法。
根据本发明的第一方面，提供了一种读写寄存器的控制系统，包括总线接口、时钟生成器和若干寄存器模块，其中，所述的时钟生成器包括若干时钟门控单元，该若干时钟门控单元分别产生频率低于总线时钟的时钟信号，并将该等时钟信号分别输出给相应寄存器模块，作为该寄存器模块的访问时钟；所述的总线接口包括若干寄存器模块读写数据同步单元，分别实现总线接口对各寄存器模块的数据读写。
可选的是，所述的时钟门控单元输出的时钟信号的频率不小于所述相应寄存器模块的最快工作时钟。
优选的是，所述的时钟门控单元输出的时钟信号与所述相应寄存器模块的最快工作时钟同频同相。
优选的是，所述的时钟门控单元的输出信号同时连接至所述的相应寄存器模块读写数据同步单元，作为所述总线接口与该寄存器模块交换数据的时钟信号。
可选的是，所述的总线接口在进行所述若干寄存器模块读写数据同步单元之间的数据同步时，使用总线时钟信号作为同步时钟。
可选的是，所述的总线接口输出寄存器模块被访问指示信号，所述的时钟生成器根据该指示信号，控制各寄存器模块的时钟门控单元动作。
优选的是，所述的寄存器模块被访问指示信号为访问开始时，所述的时钟门控单元输出被访问的寄存器模块的时钟信号。
优选的是，所述的寄存器模块被访问指示信号为访问结束时，所述的时钟门控单元关闭被访问的寄存器模块的时钟信号。
可选的是，所述的控制系统为嵌入式系统。
根据本发明的第二方面，提供了一种低功耗读写寄存器的方法，该方法包括下述步骤：
总线接口根据CPU的指令发出寄存器模块被访问指示信号；
时钟生成器根据该指示信号将被访问的寄存器模块的时钟门控单元开启；
总线接口使用该被开启的时钟信号完成与该寄存器模块的数据交换；
总线接口发出撤销寄存器模块被访问指示信号；以及
时钟生成器根据该指示信号将相应寄存器模块的门控单元关闭。
本发明由于改进了控制系统中涉及寄存器读写部分的时钟信号生成法，将各寄存器模块的工作时钟相互独立，且根据各自的工作或空闲状态进行动态门控，并将门控单元设置在时钟树的前端，因此消除了寄存器模块不被访问时在门控锁存器及时钟树上的功耗；本发明在读写寄存器模块时采用该模块的较慢工作时钟而非现有技术中的较快总线时钟，故降低了寄存器访问时大量的功耗；另外，本发明对现有系统的结构没有大的改变，故对现有的设计流程改动较小，容易实现。
附图说明
下文将参照附图对本发明的具体实施方案进行更详细的举例说明，其中：
图1是现有技术中带有CPU的系统结构图；
图2是现有技术中寄存器模块电路图；
图3是本发明的带有CPU的控制系统实施例结构图。
具体实施方式
图3是本发明的一个具体实施例，为带有CPU的控制系统结构图。如图所示，该控制系统由CPU、总线接口、若干寄存器模块和时钟生成器组成。
为了实现降低系统功耗的目的，本实施例在时钟生成器内设置各寄存器模块的时钟门控单元，分别给予各寄存器模块所需的访问时钟。各寄存器模块所获访问时钟的频率应不小于该模块的最快工作时钟，最优的方案是二者同频同相。在本实施例中，各寄存器模块以自己最快的工作时钟作为寄存器模块访问时钟，由于工作时钟的频率通常慢于总线时钟，因此降低了功耗。同时，由于将门控单元置于时钟生成器内部，位于时钟树的前端，因此从时钟生成器到各模块的时钟树上的功耗也会降低。
在进行寄存器模块访问之前需要给出寄存器模块访问时钟，故总线接口在接收CPU发出的某寄存器模块被访问信号后，首先向时钟生成器发送给予该寄存器模块访问时钟的指示信号。时钟生成器通过该寄存器模块的门控单元打开其访问时钟，该时钟信号送给寄存器模块本身作为其访问时钟。由于各个模块的寄存器访问时钟不再是统一的总线时钟，故在总线接口中设置了各寄存器模块的读写数据同步单元，用于总线接口与各寄存器模块的数据同步。另外，还需要供给总线接口另外的总线时钟，用于总线接口进行各寄存器模块读写数据同步单元之间的数据同步。
为进一步降低功耗，各时钟门控单元输出的时钟信号可以同时输出至总线接口中设置的该寄存器模块读写数据同步单元。
总线接口在拿到模块的寄存器访问时钟后，进行与该寄存器模块的数据同步，虽然使用既有的总线时钟可以完成该同步，但因模块的时钟频率通常低于总线时钟，故优选的方案是使用模块的寄存器访问时钟完成对寄存器的数据读写，这样可以进一步降低寄存器读写操作的功耗。当写数据写入或读数据接收到后，总线接口给时钟生成器指示信号，关闭上述寄存器模块的访问时钟。
综上，为了减少现有技术中各寄存器门控所需的锁存器及锁存器之前的时钟所带来的功耗，本实施例采用了如下技术手段：首先，改进时钟生成器，实现分别动态供给各寄存器模块访问时钟，且为相对较慢的时钟，以达到减少功耗的目的；其次，改进总线接口，使CPU配置过来的寄存器值从较快的总线时钟域同步到较慢的各个模块的工作时钟域；同时，总线接口还需要向时钟生成器发送状态信号，以指示哪些模块的寄存器访问时钟应该被打开或关闭。
应当说明的是，以上描述旨在说明本发明的具体实施方案，不能理解为对本发明的限制，本发明所要求保护的范围仅由权利要求书进行限制。

Claims (10)

1.一种读写寄存器的控制系统，包括总线接口、时钟生成器和若干寄存器模块，其特征在于：
所述的时钟生成器包括若干时钟门控单元，该若干时钟门控单元分别产生频率低于总线时钟的时钟信号，并将该等时钟信号分别输出给相应寄存器模块，作为该寄存器模块的访问时钟；
所述的总线接口包括若干寄存器模块读写数据同步单元，分别实现总线接口对各寄存器模块的数据读写。
2.根据权利要求1所述的控制系统，其特征在于，所述的时钟门控单元输出的时钟信号的频率不小于所述相应寄存器模块的最快工作时钟。
3.根据权利要求2所述的控制系统，其特征在于，所述的时钟门控单元输出的时钟信号与所述相应寄存器模块的最快工作时钟同频同相。
4.根据权利要求1所述的控制系统，其特征在于，所述的时钟门控单元的输出信号同时连接至所述的相应寄存器模块读写数据同步单元，作为所述总线接口与该寄存器模块交换数据的时钟信号。
5.根据权利要求1所述的控制系统，其特征在于，所述的总线接口在进行所述若干寄存器模块读写数据同步单元之间的数据同步时，使用总线时钟信号作为同步时钟。
6.根据权利要求1所述的控制系统，其特征在于，所述的总线接口输出寄存器模块被访问指示信号，所述的时钟生成器根据该指示信号，控制各寄存器模块的时钟门控单元动作。
7.根据权利要求6所述的控制系统，其特征在于，所述的寄存器模块被访问指示信号为访问开始时，所述的时钟门控单元输出被访问的寄存器模块的时钟信号。
8.根据权利要求6所述的控制系统，其特征在于，所述的寄存器模块被访问指示信号为访问结束时，所述的时钟门控单元关闭被访问的寄存器模块的时钟信号。
9.根据权利要求1所述的控制系统，其特征在于，所述的控制系统为嵌入式系统。
10.一种低功耗读写寄存器的方法，其特征在于，该方法包括下述步骤：
总线接口根据CPU的指令发出寄存器模块被访问指示信号；
时钟生成器根据该指示信号将被访问的寄存器模块的时钟门控单元开启；
总线接口使用该被开启的时钟信号完成与该寄存器模块的数据交换；
总线接口发出撤销寄存器模块被访问指示信号；以及
时钟生成器根据该指示信号将相应寄存器模块的门控单元关闭。
CN2008101172781A 2008-07-28 2008-07-28 一种低功耗读写寄存器的控制系统及方法 Expired - Fee Related CN101329589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101172781A CN101329589B (zh) 2008-07-28 2008-07-28 一种低功耗读写寄存器的控制系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101172781A CN101329589B (zh) 2008-07-28 2008-07-28 一种低功耗读写寄存器的控制系统及方法

Publications (2)

Publication Number Publication Date
CN101329589A CN101329589A (zh) 2008-12-24
CN101329589B true CN101329589B (zh) 2011-04-27

Family

ID=40205415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101172781A Expired - Fee Related CN101329589B (zh) 2008-07-28 2008-07-28 一种低功耗读写寄存器的控制系统及方法

Country Status (1)

Country Link
CN (1) CN101329589B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892924B2 (en) 2011-05-31 2014-11-18 Intel Corporation Reducing power consumption of uncore circuitry of a processor
CN102662894B (zh) * 2012-03-23 2015-04-22 中国航天科技集团公司第九研究院第七七一研究所 总线从单元通用接口
CN102819418B (zh) * 2012-07-31 2015-01-07 中国人民解放军国防科学技术大学 超细粒度门控时钟的fifo数据存储方法及装置
US8890573B2 (en) * 2012-09-07 2014-11-18 Nvidia Corporation Clock gating latch, method of operation thereof and integrated circuit employing the same
CN102902346B (zh) * 2012-09-27 2015-07-08 中国科学院声学研究所 降低指令高速缓冲存储器功耗的方法及装置
CN103678249B (zh) * 2013-12-31 2017-06-09 赵建东 基于存储器接口的扩展设备及其时钟调试方法
CN104331145B (zh) * 2014-10-23 2017-07-07 东南大学成贤学院 一种降低ddr3内存写操作功耗的实现方法
CN105242768B (zh) * 2015-10-09 2018-09-18 天津国芯科技有限公司 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
KR102500860B1 (ko) * 2019-09-03 2023-02-16 선전 구딕스 테크놀로지 컴퍼니, 리미티드 비동기식 샘플링 장치 및 칩
CN111339001B (zh) * 2020-03-09 2021-07-30 厦门润积集成电路技术有限公司 一种低功耗单总线通讯方法及系统
CN117280298A (zh) * 2021-07-15 2023-12-22 华为技术有限公司 一种寄存器阵列电路和访问寄存器阵列的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628019A (en) * 1994-04-28 1997-05-06 Advanced Micro Devices, Inc. System and method for controlling a peripheral bus clock signal during a reduced power mode
CN1366248A (zh) * 2001-01-18 2002-08-28 深圳市中兴集成电路设计有限责任公司 异步时钟域设备对共享存储装置访问的控制方法
CN1971756A (zh) * 2006-12-06 2007-05-30 北京中星微电子有限公司 同步存储器控制装置、同步存储器及其控制装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628019A (en) * 1994-04-28 1997-05-06 Advanced Micro Devices, Inc. System and method for controlling a peripheral bus clock signal during a reduced power mode
CN1366248A (zh) * 2001-01-18 2002-08-28 深圳市中兴集成电路设计有限责任公司 异步时钟域设备对共享存储装置访问的控制方法
CN1971756A (zh) * 2006-12-06 2007-05-30 北京中星微电子有限公司 同步存储器控制装置、同步存储器及其控制装置

Also Published As

Publication number Publication date
CN101329589A (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
CN101329589B (zh) 一种低功耗读写寄存器的控制系统及方法
CN105743820B (zh) 一种基于arm+fpga架构的列车以太网交换机
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
US7529955B2 (en) Dynamic bus parking
CN103744644B (zh) 采用四核结构搭建的四核处理器系统及数据交换方法
CN103730149B (zh) 一种双端口存储器的读写控制电路
CN112965689B (zh) 一种基于源同步的分布式异步fifo数据交互方法及fifo结构
CN204537702U (zh) 低功耗存储器接口电路
CN107315448A (zh) 一种低功耗多核SoC的时钟管理架构设计方法
CN102279753A (zh) 可重构系统配置管理的方法及用于可重构系统的配置管理单元
CN109815619B (zh) 一种将同步电路转化为异步电路的方法
CN100377117C (zh) 用于虚实地址变换及读写高速缓冲存储器的方法及装置
CN205507633U (zh) 一种基于FPGA的高性能运算PCI-e加速卡
CN101303620A (zh) 一种低功耗多通道控制系统
CN101226767A (zh) 双端口ram的读写控制电路、方法及装置
CN102819418B (zh) 超细粒度门控时钟的fifo数据存储方法及装置
CN115080494A (zh) Spi从机电路、spi通信方法、接口和芯片
CN102262595B (zh) 一种微处理器扩展寻址方法
CN104679681A (zh) Ahb总线访问片上sram的高速桥装置及其工作方法
CN104793723A (zh) 一种基于电平检测的低功耗控制电路
CN101686041A (zh) 一种门控时钟电路及门控时钟信号产生方法
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN116009647A (zh) 一种降低时钟树上功耗的芯片及时钟控制方法
CN104778130B (zh) 一种支持容量与组相联度灵活可配的核外高速缓存装置
CN106133838A (zh) 一种可扩展可配置的fpga存储结构和fpga器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110427

Termination date: 20120728