CN205507633U - 一种基于FPGA的高性能运算PCI-e加速卡 - Google Patents
一种基于FPGA的高性能运算PCI-e加速卡 Download PDFInfo
- Publication number
- CN205507633U CN205507633U CN201620262359.0U CN201620262359U CN205507633U CN 205507633 U CN205507633 U CN 205507633U CN 201620262359 U CN201620262359 U CN 201620262359U CN 205507633 U CN205507633 U CN 205507633U
- Authority
- CN
- China
- Prior art keywords
- pci
- module
- fpga
- fpga core
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 238000004891 communication Methods 0.000 claims abstract description 8
- 238000003860 storage Methods 0.000 claims abstract description 3
- 230000006870 function Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000035800 maturation Effects 0.000 abstract 1
- 230000001133 acceleration Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZJPGOXWRFNKIQL-JYJNAYRXSA-N Phe-Pro-Pro Chemical compound C([C@H](N)C(=O)N1[C@@H](CCC1)C(=O)N1[C@@H](CCC1)C(O)=O)C1=CC=CC=C1 ZJPGOXWRFNKIQL-JYJNAYRXSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
本实用新型公开了一种基于FPGA的高性能运算PCI‑e加速卡，包括PCI‑e总线桥接模块，所述PCI‑e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接。本实用新型的加速卡采用目前应用广泛的PCI‑e总线接口，技术成熟，传输速度块，可满足当前高速运算的应用。
Description
技术领域
本实用新型涉及一种基于FPGA的高性能运算PCI-e加速卡。
背景技术
目前，为了提高普通的PC的运算能力及处理能力，业界大都是采用基于多个CPU的加速方式来完成数据和加密运算，其中算法的实现和加密的程度及运算能力都已达到相当高的程度。基于多个CPU的加速方式是利用软件的并行性，将任务同时分配给多个不同的节点处理，从而缩短整个任务的处理时间。在软件编程过程中需要考虑程序的并行执行问题，然后通过编译器的优化，才可以得到线程级并行的可执行程序。这种方式的瓶颈主要来自缓存，即cache失效。而单CPU的处理能力有限，其加速比的提升主要依靠CPU个数的增加，需要很高的成本。而伴随CPU个数的增加，增长的不仅是性能，还有功耗和发热。
针对目前主流PC运算能力薄弱，实施性差等因素；需要一种具有高稳定性的、计算加速比更高，低功耗，低成本，使用范围广，可编程的高性能运算PCI-e加速卡。
实用新型内容
本实用新型目的是针对现有技术存在的缺陷提供一种基于FPGA的高性能运算PCI-e加速卡。
本实用新型为实现上述目的，采用如下技术方案：一种基于FPGA的高性能运算PCI-e加速卡，包括PCI-e总线桥接模块，所述PCI-e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接；其中，
所述PCI-e总线桥接模块用于将PCI-e总线接口及时序转化为通用的局部总线接口和时序；所述接口逻辑模块用于在PCI-e总线桥接模块与局部总线接口之间进行时序控制；
所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口；
所述应用程序存储模块用于存储用户自己的算法及应用程序；
所述同步静态随机存取模块用于存放用户的临时变量。
进一步的，所述PCI-e总线桥接模块插入计算机的PCI-e插槽，由计算机上的驱动程序提供Windows应用程序访问PCI-e卡的接口，实现打开、关闭、读、写以及控制系统调用；所述Windows应用程序使用驱动程序提供的系统调用控制PCI-e卡硬件进行运算，并为用户提供操作界面，数据下传及数据上传功能。
进一步的，所述FPGA核心运算模块至少采用一个由Altera公司生产的CycloneV、ArriaV或Arria10系列的FPGA核心运算芯片；或者由Xilinx公司生产的Artix7或Kintex7系列的FPGA核心运算芯片；或者由Lattice公司生产的ECP5、ECP3或ECP2系列的FPGA核心运算芯片。
进一步的，所述FPGA核心运算模块共有4个功能完全相同的FPGA核心运算芯片；所述同步静态随机存取模块采用8个功能完全相同的SSRAM芯片；且每个所述FPGA核心芯片分别连接2个IO独立的所述SSRAM芯片。
进一步的，所述应用程序存储模块采用型号为PC28F640P30B85的FLASH存储芯片。
进一步的，所述接口逻辑模块采用Altera公司生产的MAX II、Max10、MaxV系列的CPLD可编程逻辑芯片，或者采用Xilinx公司生产的CoolRunner-II系列的CPLD可编程逻辑芯片。
本实用新型的有益效果：
1.本实用新型的加速卡采用目前应用广泛的PCI-e总线接口，技术成熟，传输速度块，可满足当前高速运算的应用。
2.本实用新型的加速卡可编程性强，硬件接口采用计算机外设通用的控制寄存器、状态寄存器的方式定义，接口明确，可以根据不同的操作系统设计驱动程序，具有良好的移植性。
3.本实用新型的加速卡功能可扩展性强，可根据不同的应用，设计相应的应用程序，方便应用到其他领域中。
4.本实用新型的加速卡性能优越，硬件平台采用SSRAM，FLASH和可编程逻辑门阵列组成了一个拥有高处理能力的CPU控制系统。
5.本实用新型的加速卡的FPGA芯片存储容量大，可存储更多数据量。多方并行处理流水线，提升性能。
6.本实用新型的加速卡的每块FPGA采用2片IO独立的SSRAM芯片，在应用中可批量下载数据，提升性能。
附图说明
图1为本实用新型的功能示意图。
具体实施方式
图1所示，涉及一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，包括PCI-e总线桥接模块，所述PCI-e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接；其中，
所述PCI-e总线桥接模块用于将PCI-e总线接口及时序转化为通用的局部总线接口和时序；
所述接口逻辑模块用于在PCI-e总线桥接模块与局部总线接口之间进行时序控制；同时实现核心运算模块配置多元化，支持PS，FPS，FPP配置模式。
所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口。
另外，上述FPGA核心运算模块采用65-nm、TSMC的低功耗工艺技术，多方并行处理流水线，提升破解性能。可实现高性能、提供更高逻辑密度、更多的存储器资源，并且有安全特性。同时，其还具有4Mbits嵌入式存储器、288个嵌入式18位x18位乘法器、专用外部存储器接口电路、锁相环(PLL)和高速差分I/O。
所述应用程序存储模块用于存储用户自己的算法及应用程序；
所述同步静态随机存取模块用于存放用户的临时变量。
在具体实施时，所述PCI-e总线桥接模块可插入计算机的PCI-e插槽内，由计算机上的驱动程序提供Windows应用程序访问PCI-e卡的接口，实现打开、关闭、读、写以及控制系统调用。而所述Windows应用程序则使用驱动程序提供的系统调用控制PCI-e卡硬件进行运算，并为用户提供操作界面，数据下传及数据上传功能。
在本实用新型中，所述FPGA核心运算模块至少采用一个由Altera公司生产的CycloneV、ArriaV或Arria10系列的FPGA核心运算芯片；或者由Xilinx公司生产的Artix7或Kintex7系列的FPGA核心运算芯片；或者由Lattice公司生产的ECP5、ECP3或ECP2系列的FPGA核心运算芯片。
优选的方案是，所述FPGA核心运算模块共有4个功能完全相同的FPGA核心运算芯片；所述同步静态随机存取模块采用8个功能完全相同的SSRAM芯片；且每个所述FPGA核心芯片分别连接2个IO独立的所述SSRAM芯片。
另外，所述应用程序存储模块采用型号为PC28F640P30B85的FLASH存储芯片。
另外，所述接口逻辑模块采用Altera公司生产的MAX II、Max10、MaxV系列的CPLD可编程逻辑芯片，或者采用Xilinx公司生产的CoolRunner-II系列的CPLD可编程逻辑芯片。
运行时，由PCI-e总线桥接模块、核心运算模块、同步静态随机存取模块、接口逻辑模块和应用程序存储模块构成的硬件插在计算机的PCI-e插槽上，在Windows操作系统下的驱动和应用软件的控制下，以实现算法和方案的高速运算。
另外，本实用新型的FPGA高性能运算PCI-e加速卡整板电源为12V电源通过DC器件及LDO生成转换为5V，12V电源可从PCIe插槽或者外部接入，两组电源通过肖特基二极管SS34隔离，无需开关切换。
本方案实现了PCI-e总线空间用于读写5CEFA9F23C8N芯片，将5CEFA9F23C8N芯片的8个控制寄存器，16个数据寄存器和8个状态寄存器都映射到该空间。
另外，本实用新型设计的FPGA高性能运算PCI-e加速卡基于PC机，但是不依赖于PC机，之所以是高性能运算加速卡，是其拥有自己的硬件加速器(由于采用了FPGA硬件模块依靠其高效和并行执行运算多任务管理的特性，摆脱PC机单线程的执行速度慢的等问题，达到硬件加速)，及开放式的应用平台，很好的解决了速度问题。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，包括PCI-e总线桥接模块，所述PCI-e总线桥接模块的通信端通过接口逻辑模块与FPGA核心运算模块连接，所述FPGA核心运算模块的通信端分别与应用程序存储模块和同步静态随机存取模块连接；其中，
所述PCI-e总线桥接模块用于将PCI-e总线接口及时序转化为通用的局部总线接口和时序；所述接口逻辑模块用于在PCI-e总线桥接模块与局部总线接口之间进行时序控制；
所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口；
所述应用程序存储模块用于存储用户自己的算法及应用程序；
所述同步静态随机存取模块用于存放用户的临时变量。
2.如权利要求1所述的一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，所述PCI-e总线桥接模块插入计算机的PCI-e插槽，由计算机上的驱动程序提供Windows应用程序访问PCI-e卡的接口，实现打开、关闭、读、写以及控制系统调用；所述Windows应用程序使用驱动程序提供的系统调用控制PCI-e卡硬件进行运算，并为用户提供操作界面，数据下传及数据上传功能。
3.如权利要求1所述的一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，所述FPGA核心运算模块至少采用一个由Altera公司生产的CycloneV、ArriaV或Arria10系列的FPGA核心运算芯片；或者由Xilinx公司生产的Artix7或Kintex7系列的FPGA核心运算芯片；或者由Lattice公司生产的ECP5、ECP3或ECP2系列的FPGA核心运算芯片。
4.如权利要求1所述的一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，所述FPGA核心运算模块共有4个功能完全相同的FPGA核心运算芯片；所述同步静态随机存取模块采用8个功能完全相同的SSRAM芯片；且每个所述FPGA核心芯片分别连接2个IO独立的所述SSRAM芯片。
5.如权利要求1所述的一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，所述应用程序存储模块采用型号为PC28F640P30B85的FLASH存储芯片。
6.如权利要求1所述的一种基于FPGA的高性能运算PCI-e加速卡，其特征在于，所述接口逻辑模块采用Altera公司生产的MAX II、Max10、MaxV系列的CPLD可编程逻辑芯片，或者采用Xilinx公司生产的CoolRunner-II系列的CPLD可编程逻辑芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620262359.0U CN205507633U (zh) | 2016-03-31 | 2016-03-31 | 一种基于FPGA的高性能运算PCI-e加速卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620262359.0U CN205507633U (zh) | 2016-03-31 | 2016-03-31 | 一种基于FPGA的高性能运算PCI-e加速卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205507633U true CN205507633U (zh) | 2016-08-24 |
Family
ID=56734721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620262359.0U Expired - Fee Related CN205507633U (zh) | 2016-03-31 | 2016-03-31 | 一种基于FPGA的高性能运算PCI-e加速卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205507633U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106815178A (zh) * | 2017-01-20 | 2017-06-09 | 无锡十月中宸科技有限公司 | 基于可编程逻辑器件的高速可重构数据处理装置及方法 |
| CN107577962A (zh) * | 2017-09-27 | 2018-01-12 | 山东渔翁信息技术股份有限公司 | 一种密码卡多算法并列执行的方法、系统及相关装置 |
| CN108647179A (zh) * | 2018-04-27 | 2018-10-12 | 无锡万吉科技股份有限公司 | 基于plx+ku系列的高性能计算通讯处理卡 |
| CN108710596A (zh) * | 2018-05-10 | 2018-10-26 | 中国人民解放军空军工程大学 | 一种基于dsp和fpga多协处理卡的桌面超算硬件平台 |
| CN109032010A (zh) * | 2018-07-17 | 2018-12-18 | 阿里巴巴集团控股有限公司 | Fpga器件及基于其的数据处理方法 |
-
2016
- 2016-03-31 CN CN201620262359.0U patent/CN205507633U/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106815178A (zh) * | 2017-01-20 | 2017-06-09 | 无锡十月中宸科技有限公司 | 基于可编程逻辑器件的高速可重构数据处理装置及方法 |
| CN107577962A (zh) * | 2017-09-27 | 2018-01-12 | 山东渔翁信息技术股份有限公司 | 一种密码卡多算法并列执行的方法、系统及相关装置 |
| CN108647179A (zh) * | 2018-04-27 | 2018-10-12 | 无锡万吉科技股份有限公司 | 基于plx+ku系列的高性能计算通讯处理卡 |
| CN108647179B (zh) * | 2018-04-27 | 2024-06-11 | 无锡万吉科技股份有限公司 | 基于plx+ku系列的高性能计算通讯处理卡 |
| CN108710596A (zh) * | 2018-05-10 | 2018-10-26 | 中国人民解放军空军工程大学 | 一种基于dsp和fpga多协处理卡的桌面超算硬件平台 |
| CN109032010A (zh) * | 2018-07-17 | 2018-12-18 | 阿里巴巴集团控股有限公司 | Fpga器件及基于其的数据处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205507633U (zh) | 一种基于FPGA的高性能运算PCI-e加速卡 | |
| US11977977B2 (en) | Methods and systems for data analysis in a state machine | |
| US20210158163A1 (en) | Methods and systems for power management in a pattern recognition processing system | |
| US10452452B2 (en) | Reconfigurable processor fabric implementation using satisfiability analysis | |
| US9817678B2 (en) | Methods and systems for detection in a state machine | |
| US9454322B2 (en) | Results generation for state machine engines | |
| Wang et al. | Reconfigurable hardware accelerators: Opportunities, trends, and challenges | |
| Ouyang et al. | Active SSD design for energy-efficiency improvement of web-scale data analysis | |
| Yoshimi et al. | An FPGA-based tightly coupled accelerator for data-intensive applications | |
| Milojicic | Accelerators for artificial intelligence and high-performance computing | |
| István et al. | FPGA-accelerated analytics: From single nodes to clusters | |
| Werner et al. | Accelerated join evaluation in Semantic Web databases by using FPGAs | |
| CN101833534A (zh) | Fpga高性能运算pci卡 | |
| Ali et al. | RASSD: A dynamically reconfigurable active storage device for energy efficient data analytics | |
| CN201654776U (zh) | Fpga高性能运算pci卡 | |
| Panda et al. | Extending course-grained reconfigurable arrays with multi-kernel dataflow | |
| Papagiannis et al. | MapReduce for the Single-Chip-Cloud Architecture | |
| Broneske et al. | Software Design Approaches for Mastering Variability in Database Systems. | |
| Li et al. | Implementation and optimization of distributed stream processing system based on fpga | |
| Zhao et al. | The deployment of FPGA Based on Network in Ultra-large-scale Data Center | |
| Middendorf et al. | Scheduling of recursive and dynamic data-flow graphs using stream rewriting | |
| Yang et al. | A scalable hybrid architecture for high performance data-parallel applications | |
| US20150106589A1 (en) | Small form high performance computing mini hpc | |
| Azuma et al. | Distributed memory architecture for high-level synthesis of embedded controllers from Erlang | |
| Huang | Efficient Interconnection Network Design for Heterogeneous Architectures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160824 |