CN101833534A

CN101833534A - Fpga高性能运算pci卡

Info

Publication number: CN101833534A
Application number: CN 201010135371
Authority: CN
Inventors: 张健; 顾晓敏; 袁宝弟
Original assignee: WUXI TONGWEI TECHNOLOGY Co Ltd
Current assignee: WUXI TONGWEI TECHNOLOGY Co Ltd
Priority date: 2010-03-17
Filing date: 2010-03-17
Publication date: 2010-09-15

Abstract

本发明涉及一种FPGA高性能运算PCI卡，包括由PCI总线桥接模块、运算模块、临时变量存放模块、接口逻辑模块和应用程序存储模块构成的硬件，工作时插在计算机的PCI插槽上，在Windows操作系统下的驱动和应用软件的控制下，实现高速运算。其优点在于，传输速度快，功能和扩展性强，可编程性强，可以根据不同的应用，设计相应的应用软件实现不同的运算功能，方便应用在其他领域。

Description

FPGA高性能运算PCI卡

技术领域

本发明涉及一种FPGA高性能运算PCI卡，属于计算机技术领域。

背景技术

早期的数据和加密运算等都可以在普通的PC上完成，算法的实现和加密的程度及运算能力都以达到了相当高的程度。但是，由于都是基于PC机上完成的，导致他们的发展有相应的局限性，如果需要提升速度必需花费更多的时间进行优化算法和依赖PC机的速度来提高，这个导致它们的实现处于等待不可预期的时间，而且往往PC机的提升速度总满足不了需求。

针对目前主流PC运算能力薄弱，软加密，实施性差等因素；需要一种可实现硬加密，运算能力强，使用范围广，可编程的加速PCI卡。

发明内容

本发明的目的在于提供一种FPGA高性能运算加速卡，解决了当前高速运算设备接口速度慢，可编程性，可扩展性差的问题；适合于高速复杂的运算，在数据加密，数据运算，集成电路设计，通信等领域有广泛应用。

按照本发明提供的技术方案，所述FPGA高性能运算PCI卡包括PCI总线桥接模块，所述PCI总线桥接模块通过接口逻辑模块连接FPGA核心运算模块，FPGA核心运算模块分别连接应用程序存储模块和临时变量存放模块；所述PCI总线桥接模块用于将PCI总线接口及时序转化为通用的局部总线接口及时序；所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口；所述接口逻辑模块用于在PCI总线桥接模块与局部总线之间进行时序控制。

所述PCI总线桥接模块插入计算机的PCI插槽，计算机上的驱动程序提供Windows应用程序访问PCI卡的接口，实现打开、关闭，读，写及控制五种系统调用；所述应用程序使用驱动程序提供的系统调用控制PCI卡硬件进行特定的运算，并为用户提供操作界面，数据下传及数据上传功能。

所述FPGA核心运算模块采用EP3C120F484 FPGA核心芯片。所述应用程序存储模块采用FLASH存储芯片。所述临时变量存放模块采用DD2内存芯片。所述接口逻辑模块采用CPLD可编程逻辑芯片。

本发明的优点是：

1.采用目前应用广泛的PCI总线接口，技术成熟，传输速度块，可满足当前高速运算的应用。

2.可编程性强，硬件接口采用计算机外设通用的控制寄存器、状态寄存器的方式定义，接口明确，可以根据不同的操作系统设计驱动程序，具有良好的移植性。

3.功能可扩展性强，可根据不同的应用，设计相应的应用程序，方便应用的其他领域中。

4.性能优越，硬件平台采用DDR2，FLASH和现场可编程逻辑门阵列组成了一个拥有高处理能力的CPU控制系统。

附图说明

图1是本发明的系统框图

具体实施方式

下面结合附图和实施例对本发明作进一步说明。本发明是一款具有高度安全性能的可编程、可执行高密度运算且高效(约比普通PC机快10～100倍)的PCI卡，适用于众多政府，金融机构和大型企业。

如图所示，本发明包括硬件和硬件在WINDOWS操作系统下的驱动及应用软件两个部分，其中，硬件7包括以PCI9056为核心的PCI总线桥接模块1，以EP3C120F484 FPGA(现场可编程逻辑门阵列)为核心运算模块2，以PC28F640P30B85(FLASH存储芯片)为应用程序存储模块5和以MT47H64M16HR-3(DD2芯片)为临时变量存放模块3，EPM2210F256(CPLD可编程逻辑芯片)接口逻辑模块4。

由PCI总线桥接模块1、运算模块2、临时变量存放模块3、接口逻辑模块4和应用程序存储模块5构成的硬件插在计算机8的PCI插槽10上，在Windows操作系统下的驱动和应用软件的控制下，实现高速运算的算法和方案。

PCI总线桥接模块1，用于将PCI总线接口及时时序转化为通用的局部总线接口和时序。

运算模块2用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口。运算模块2采用65-nm、TSMC的低功耗工艺技术，可实现高性能、提供更高逻辑密度、更多的存储器资源，并具有安全特性。同时，具有4Mbits嵌入式存储器、288个嵌入式18位x18位乘法器、专用外部存储器接口电路、锁相环(PLL)和高速差分I/O。

接口逻辑模块4用于在PCI总线桥接模块1的局部总线接口及时序和运算模块2的局部总线接口及时序之间进行转化。同时实现运算模块配置多元化，支持PS，FPS，FPP配置模式。

应用程序存储模块5用于存储用户自己的算法及应用程序等。

临时变量存放模块3用于存放用户的临时变量，数据等。

Windows操作系统的驱动程序和应用软件、驱动程序提高Windows应用程序访问PCI的接口，实现打开、关闭、读、写及控制五个系统调用；应用程序使用驱动提高的系统调用控制PCI卡硬件进行特定数据运算，并为用户提供操作界面，数据传送，硬件配置及管理功能。

EP3C120F484 FPGA，本专利为其设置在PS，FPS，FPP工作模式下，由PC端通过PCI 9056桥接模块，把需要运算的数据送到本发明上，在利用其内部逻辑门电路，运用先进的算法技术实现运算。

由分析可知，PCI9056 C模式局部总线的接口和时序不能够被EP3C120F484芯片局部总线接口直接使用，本专利分析了两局部总线时序的差异，在接口逻辑模块3中实现了两个局部总线健的转化电路。

PCI9056芯片工作32位，33/66M PCI总线，8位、C模式局部总线模式下，实现PCI总线到局部总线的桥接。本专利实现了PCI 9056的局部总线空间用于读写EP3C120F484芯片，将EP3C120F484芯片的8个控制寄存器，16个数据寄存器和8个状态寄存器都映射到该空间。

在驱动程序中使用控制系统调用实现对PCI 9056工作模式、EP3C120F484工作模式的配置，在写系统调用中实现对EP3C120F484内部计算模块预置值的写入，在读系统调用中实现对EP3C120F484芯片的运算结果。

本发明设计的FPGA高性能运算加速卡采用PCI总线传输运算结果，可以达到32位，33/66M的传输速度，解决了传统的慢速接口的问题。

本发明设计的FPGA高性能运算加速卡基于PC机，但是不依赖与PC机，之所以是高性能运算加速卡，是其拥有自己的硬件加速器(由于采用了FPGA硬件模块依靠其高效和并行执行运算多任务管理的特性，摆脱PC机单线程的执行速度慢的等问题，达到硬件加速)，及开放式的应用平台，很好的解决了速度问题。

Claims

1.FPGA高性能运算PCI卡，包括PCI总线桥接模块，其特征是：所述PCI总线桥接模块通过接口逻辑模块连接FPGA核心运算模块，FPGA核心运算模块分别连接应用程序存储模块和临时变量存放模块；所述PCI总线桥接模块用于将PCI总线接口及时序转化为通用的局部总线接口及时序；所述FPGA核心运算模块用于将需要运算的数据通过算法将其转化为数据结果，并进行处理与存储，并提供查询和控制用的局部总线接口；所述接口逻辑模块用于在PCI总线桥接模块与局部总线之间进行时序控制。

2.如权利要求1所述的PCI卡，其特征是通过所述PCI总线桥接模块插入计算机的PCI插槽，计算机上的驱动程序提供Windows应用程序访问PCI卡的接口，实现打开、关闭，读，写及控制五种系统调用；所述应用程序使用驱动程序提供的系统调用控制PCI卡硬件进行特定的运算，并为用户提供操作界面，数据下传及数据上传功能。

3.如权利要求1所述的PCI卡，其特征是所述FPGA核心运算模块采用EP3C120F484 FPGA核心芯片。

4.如权利要求1所述的PCI卡，其特征是所述应用程序存储模块采用FLASH存储芯片。

5.如权利要求1所述的PCI卡，其特征是所述临时变量存放模块采用DD2内存芯片。

6.如权利要求1所述的PCI卡，其特征是所述接口逻辑模块采用CPLD可编程逻辑芯片。