CN103020535A - 一种带比较功能的数据加解密系统 - Google Patents

Abstract

一种带比较功能的数据加解密系统，用于在SOC安全芯片中完成对数据的批量加解密或/和比较处理。所述加解密系统在CPU对其进行相应的配置后，可以在不耗费CPU资源，并且不占用系统总线的前提下完成对大批量数据的加解密或/和比较。本发明在提高数据批处理速度以及节约CPU和系统总线资源上具有显著优势，并且保证了芯片数据信息的安全，可以广泛应用于SOC安全芯片领域。

Description

一种带比较功能的数据加解密系统

技术领域

本发明涉及数据加解密控制系统，尤其涉及SOC安全芯片中对数据进行批处理加解密或/和比较的控制系统。

背景技术

随着社会信息化的发展，SOC芯片（System on Chip，称为系统级芯片，也有称片上系统）的信息安全问题具有极其重要的地位，SOC安全芯片中常常需要对数据进行大批量的快速加解密和比较。目前，大多数SOC安全芯片采用CPU控制加解密模块进行加解密以及数据比较，具体方式参见附图1~附图5所示，CPU对数据进行批量加解密及比较包括数据加解密阶段和数据比较阶段，其中：参见附图2和附图4所示，数据加解密阶段的工作流程如下：第一步、CPU从内部存储器中逐个读取需要进行加解密的原始数据；第二步、CPU把读取到的原始数据逐个写入加解密模块，直到一组待加解密数据传入完成，这时加解密模块根据配置开始对数据进行加解密操作，加解密操作完成后会向CPU发出中断请求，CPU响应中断，并且从加解密模块中逐个读取加解密数据；第三步、CPU将读取到的加解密数据逐个写入内部存储器中。当需要对大批量的多组数据进行加解密时，重复数据加解密阶段的第一步至第三步，直到完成指定数量数据的加解密操作。所述加解密阶段只完成了对数据加解密的操作，当需要比较数据时，还需要进入数据比较阶段。参见附图3和附图5所示，数据比较阶段的工作流程如下：第一步、CPU从内部存储器中读取一个目标数据；第二步、CPU从内部存储器中读取一个加解密数据或原始数据；第三步、CPU对读取到的目标数据和加解密数据或原始数据进行比较。当需要对大批量的多个数据进行比较时，重复数据比较阶段的第一步至第三步，直到完成指定数量数据的比较。综上所述，CPU在完成对大批量数据进行加解密和比较时，均需要重复执行三步操作， CPU和系统总线的资源的消耗随着处理数据量的增大而急剧增加，极大地限制了系统性能的提升。

于是，如何提供一种能够提高数据批处理速度并且节省CPU和系统总线资源的数据加解密和比较系统便成为本发明的研究课题。

发明内容

本发明目的是提供一种用于处理大批量数据加解密和比较的系统，其目的在于提高数据批处理速度以及节省CPU和系统总线资源。

为达到上述目的，本发明采用的技术方案是：一种带比较功能的数据加解密系统，包括内部存储器和加解密模块，其特征在于：还包括一加解密控制器；

所述加解密控制器由数据缓冲存储器、寄存器组、数据比较逻辑和接口控制逻辑组成，其中：

所述数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读取原始数据写到加解密模块的数据，第二FIFO缓存器用来缓冲从加解密模块读取加解密数据存储到内部存储器，当仅实现比较功能时，使用第一FIFO缓存器或第二FIFO缓存器；

所述寄存器组由配置寄存器和状态寄存器组成，所述配置寄存器用来控制所述加解密系统的每次数据加解密或/和比较，并且，配置寄存器至少用来配置每次数据加解密或/和比较的加解密模块类型、内部存储器的原始数据存放地址和加解密数据存放地址或标准比较数据地址、加解密或比较数据的长度；所述状态寄存器用来启动所述加解密系统并且反映加解密系统的加解密或比较状态，其中，加解密状态至少为反映当前加解密是否完成，比较状态至少为反映当前数据比较是否正确；

所述数据比较逻辑用来比较目标数据和加解密数据/原始数据，并在数据比较全部完成或者比较出错时产生比较结果；数据比较逻辑根据配置寄存器的配置决定是否开启比较功能，当比较功能关闭时，所述加解密系统仅完成加解密功能，在完成数据加解密后将其存储到内部存储器中；当比较功能开启时，所述加解密系统可以完成加解密和比较功能，在完成数据加解密后直接从内部存储器读取目标数据与加解密数据进行比较，或者仅完成比较功能，从内部存储器读取原始数据和目标数据并对两者进行比较；

所述接口控制逻辑由内部存储器接口控制逻辑和加解密模块接口控制逻辑组成，其中：

所述内部存储器接口控制逻辑负责从内部存储器读取原始数据或目标数据，或者向内部存储器写入加解密数据，以及根据内部存储器的状态和数据缓存器的状态对内部存储器进行读写控制，包括读写使能信号控制、访问地址信号控制以及访问数据信号控制；

所述加解密模块接口控制逻辑由状态机构成，当访问各种加解密模块时，状态机根据各状态以及状态跳转直接对加解密模块写入原始数据或读取加解密数据，并实时侦测加解密模块的工作状态；所述状态机由四个状态组成，这四个状态分别为初始状态、写入状态、等待状态和读取状态，其中：

初始状态，表示操作还未开始，或者操作结束时状态机所处状态，在初始状态时不会对加解密模块的接口信号进行任何操作；

写入状态，表示从第一FIFO缓存器取数据写到加解密模块的状态，在写入状态时，加解密模块接口控制逻辑会控制加解密模块的接口信号，对加解密模块写入数据；

等待状态，表示查询加解密操作是否完成的状态，在等待状态时，加解密模块接口控制逻辑会不断查询加解密操作是否完成；

读取状态，表示从加解密模块读取数据存储到第二FIFO缓存器中的状态，在读取状态时加解密模块接口控制逻辑会控制加解密模块的接口信号，从加解密模块读取数据。

上述技术方案中的有关内容解释如下：

1、上述方案中，所述“内部存储器”是指SOC安全芯片内部使用的临时存储器或随机存储器，比如RAM，用于存储原始数据、经过加解密的数据、需要进行比较的标准数据以及能够产生一系列加解密数据的种子数据。

所述“原始数据”指的是待加密的数据；所述“目标数据”指的是已知的原始数据加密后应得的数据；所述“种子数据”指的是能够通过迭代产生一系列加解密数据的少量数据。

2、上述方案中，所述“加解密模块”是指SOC安全芯片内部的一些数据加解密模块，例如AES、DES、SCB2等，不同的加解密模块对数据加解密采用不同的算法。

3、上述方案中，所述“FIFO缓存器”是一种先进先出的数据缓存器，FIFO是英文First In First Out 的缩写，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加“1”完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

4、上述方案中，所述“配置寄存器”还可以配置数据比较使能、比较出错立即停止使能、自产生数据使能以及中断使能。所述“状态寄存器”还包括有下列状态位：

（1）标志指定长度数据加解密或/和比较开始；

（2）标志指定长度数据加解密或/和比较结束；

（3）标志指定长度数据比较错误。

5、上述方案中，所述“数据比较逻辑”可以根据配置寄存器的配置完成多种数据类型比较：

（1）内部存储器原始数据地址的数据块与目标数据地址的数据块进行逐个直接比较；

（2）内部存储器原始数据地址的数据块加解密后与目标数据地址的数据块进行逐个实时比较；

（3）内部存储器原始数据地址的单个种子数据产生的加解密数据块与目标数据地址的数据块进行逐个实时比较。

根据配置寄存器的配置，当数据比较出现错误时，可以选择立即停止比较，并且置起比较错误状态位和比较完成状态位，也可以选择所有数据比较完成之后，置起错误状态位和比较完成状态位。当数据比较全部完成并且完全正确时，则只置起比较完成状态位。

由内部存储器中原始数据地址的种子数据产生的加解密数据根据应用也可以存入内部存储器中作为一系列随机数据使用。

本发明的技术构思和效果是：本发明在数据加解密系统中增设一加解密控制器，所述数据加解密系统的工作可通过加解密控制器灵活控制多种加解密算法模块，对数据进行批量的加解密和实时比较。在CPU对加解密系统配置完成之后，不需要CPU的参与，也不占用系统总线，完全依靠加解密控制器硬件完成对数据的加解密以及比较处理，既节约了系统资源又大大提高了数据批处理的效率，可以广泛应用于SOC安全芯片。

附图说明

附图1为传统的SOC安全芯片结构示意图；

附图2为传统的SOC安全芯片加解密操作示意图；

附图3为传统的SOC安全芯片比较操作示意图；

附图4为传统的SOC安全芯片加解密操作流程图；

附图5为传统的SOC安全芯片比较操作流程图；

附图6为应用本发明内容的SOC安全芯片结构示意图；

附图7为本发明加解密模块接口控制逻辑状态机状态跳转示意图；

附图8为本发明数据加解密或/和比较操作示意图；

附图9为本发明数据加解密或/和比较操作流程图。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例：一种带比较功能的数据加解密系统

附图6为应用本发明内容的SOC安全芯片结构示意图，在SOC安全芯片中包含有一种带比较功能的数据加解密系统，该数据加解密系统包括内部存储器、加解密模块以及加解密控制器，所述数据加解密控制器由数据缓冲存储器、接口控制逻辑、寄存器组和数据比较逻辑组成，下面分别对其进行描述：

1、数据缓冲存储器

数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读取的原始数据，第二FIFO缓存器用来缓冲从加解密模块读取的加解密数据。当系统应用为单比较功能，即直接比较两个数据块而不需要加解密处理时，只需要使用第一FIFO缓存器或者第二FIFO缓存器。

2、接口控制逻辑

所述接口控制逻辑包括内部存储器接口控制逻辑和加解密模块接口控制逻辑，其中：

所述内部存储器接口控制逻辑控制对内部存储器的读写，包括对读写使能信号、访问地址信号以及访问数据信号的控制。根据加解密控制器中配置寄存器的配置信息、内部存储器的空闲或繁忙状态以及加解密控制器中数据FIFO缓冲器的空满状态完成对内部存储器的读写控制。根据配置寄存器中关于加解密或/和比较类型的选择，具体可分为以下几种情况：

（1）对内部存储器中原始数据加解密并将加解密后的数据写回内部存储器。当内部存储器空闲并且第一FIFO缓存器未满时，发起对内部存储器的读操作读取原始数据；当内部存储器空闲并且第二FIFO缓存器非空时发起对内部存储器的写操作写入加解密数据。

（2）对内部存储器中原始数据加解密并与目标数据进行实时比较。当内部存储器空闲、第一FIFO缓存器未满并且从内部存储器读取的原始数据的数据量未达到所选择的加解密类型一次加解密的数据量时发起对内部存储器的读操作读取原始数据；当内部存储器空闲并且第二FIFO缓存器非空时发起对内部存储器目标数据的读操作，根据读取到的目标数据与第二FIFO缓存器中的加解密数据比较，可以完成实时比较功能。

（3）逐个比较内部存储器中原始数据与目标数据。当内部存储器空闲并且第一FIFO缓存器未满时发起对内部存储器的读操作读取原始数据；当内部存储器空闲并且第一FIFO缓存器非空时发起对内部存储器的读操作读取目标数据，根据读取到的目标数据与第一FIFO缓存器中的原始数据比较，可以完成实时比较功能。

  所述加解密模块接口控制逻辑由状态机构成，当访问各种加解密模块时，状态机根据各状态以及状态跳转直接对加解密模块写入原始数据或读取加解密数据，并实时侦测加解密模块的工作状态；所述状态机由四个状态组成，这四个状态分别为初始状态、写入状态、等待状态和读取状态，其中：

  初始状态，表示操作还未开始，或者操作结束时状态机所处状态，在初始状态时不会对加解密模块的接口信号进行任何操作。

  写入状态，表示从第一FIFO缓存器取数据写到加解密模块的状态，在写入状态时加解密模块接口控制逻辑会控制加解密模块的接口信号，对加解密模块写入数据。

  等待状态，表示查询加解密操作是否完成的状态，在等待状态时，加解密模块接口控制逻辑会不断的查询加解密操作是否完成。

  读取状态，表示从加解密模块读取数据存储到第二FIFO缓存器中的状态，在读取状态时加解密模块接口控制逻辑会控制加解密模块的接口信号，从加解密模块读取数据。

  加解密模块接口控制逻辑与CPU通过二选一选通器对加解密模块进行控制。当加解密控制器功能关闭时，CPU对加解密模块的控制有效；而当加解密控制器功能使能时，通过加解密模块接口控制逻辑对加解密模块进行控制。

  3、寄存器组

  所述寄存器组由配置寄存器和状态寄存器组成。其中，配置寄存器用来配置每次数据加解密或/和比较的加解密模块类型、内部存储器的原始数据存放地址和加解密数据存放地址或标准比较数据地址、加解密或比较数据长度、比较功能使能、比较出错立即停止使能、自产生数据使能以及中断使能；状态寄存器用来启动加解密系统并且反映加解密系统的加解密或比较状态，状态寄存器具体配置有下列状态位：

  （1）标志指定长度数据加解密或/和比较开始；

  （2）标志指定长度数据加解密或/和比较结束；

  （3）标志指定长度数据比较错误。

  4、数据比较逻辑

  所述数据比较逻辑根据配置寄存器的配置决定是否开启比较功能，当开启比较功能时，数据比较逻辑在加解密控制器内部完成用户指定数量的目标数据和加解密数据或原始数据的比较，并且在数据全部比较完成或者比较出错时立即产生比较结果。

当加解密类型配置为不加解密比较时，数据比较逻辑先通过内部存储器接口控制逻辑从内部存储器读取原始数据存入第一FIFO缓存器，然后从内部存储器读取目标数据，数据比较逻辑将第一FIFO缓存器中的原始数据与目标数据进行硬件比较，产生比较结果。

当加解密类型配置不同的加解密模块进行加解密比较时，数据比较逻辑通过内部存储器接口控制逻辑从内部存储器读取原始数据存入第一FIFO缓存器，通过加解密模块接口控制逻辑把第一FIFO缓存器中的原始数据送入加解密模块，待加解密模块完成对数据的加解密操作后，从加解密模块读取加解密后的数据存入第二FIFO缓存器，再通过内部存储器接口控制逻辑从内部存储器读取目标数据，数据比较逻辑将第二FIFO缓存器中的加解密数据与目标数据进行硬件实时比较。

通过硬件加解密比较方式大大提高了系统对数据批处理加解密和比较的能力。

在应用中为了节省内部存储器的存储资源，通常需要根据提供的少量种子数据产生一系列加解密随机数据并且进行比较。数据比较逻辑中用硬件实现了由种子数据自动产生一系列加解密数据并且可进行比较的控制逻辑。当需要由种子数据产生加解密数据时，可以通过访问内部存储器原始数据地址获得种子数据，利用加解密模块进行迭代加解密获得一系列加解密数据存入内部存储器；当需要根据种子数据进行数据比较时，先通过访问内部存储器原始数据地址获得种子数据，将种子数据由加解密模块加解密产生的数据与内部存储器目标数据进行比较，如果比较错误则立即停止比较，如果比较正确再把比较的数据送入加解密模块进行加解密，继续与目标数据的下一组进行逐个比较。利用由种子数据自动产生一系列加解密数据并且进行比较的控制逻辑大大节省了原本存储大量原始数据的内部存储器资源。

附图7为本发明中的加解密模块接口控制逻辑状态机状态跳转示意图。如图所示，整个状态机分为四个状态：初始状态、写入状态、等待状态、读取状态。初始状态为整个加解密过程的起始状态，当指定数量的数据加解密还未开始或者加解密全部完成时状态机处于初始状态，在初始状态时对加解密模块不发起任何操作。状态机在加解密开始信号发出后，从初始状态跳转到写入状态。写入状态为从第一FIFO缓存器取数据写入到加解密模块的状态，在写入状态时对加解密模块发起写入数据的操作。当数据写入操作完成后，状态机从写入状态跳转到等待状态。等待状态为等待加解密操作完成的状态，处于等待状态时，加解密控制器一直不停的查询加解密模块的状态寄存器，判断操作是否完成。一旦加解密完成，状态机从等待状态跳转到读取状态，读取状态为从加解密模块读取数据存储到第二FIFO缓存器中的状态，在读取状态时，控制器对加解密模块发起读取数据的操作。当读取数据完成时，需判断设置长度的数据加解密是否全部完成，如果全部完成，状态机从读取状态跳转到初始状态；如果还未完成，状态机从读取状态继续跳转到写入状态。

根据附图8和附图9所示，加解密系统完成数据加解密或/和比较的流程描述如下：

1、CPU对加解密控制器中的配置寄存器进行配置，并且启动加解密控制器。

2、加解密控制器根据配置信息从内部存储器中读取原始数据，把数据不断存入控制器内的第一FIFO缓存器，条件为第一FIFO缓存器未满，加解密控制器访问内部存储器的时间为单周期访问。

3、加解密控制器把存入第一FIFO缓存器的一组数据传入加解密模块，条件为第一FIFO缓存器非空，加解密控制器不断侦测加解密模块状态，加解密模块一旦完成对数据加解密，加解密控制器立即从加解密模块读取加解密数据存储到内部的第二FIFO缓存器中；

4、加解密控制器从内部存储器读取目标数据与第二FIFO缓存器中的加解密数据进行一组数据的实时比较，或者把加解密数据存储到内部存储器中。当进行大批量数据加解密和比较处理时，由于FIFO缓存器的作用，上述2～4的操作重复并重叠地进行。

5、加解密控制器在指定长度的数据加解密或/和比较完成时，向CPU发出中断请求，CPU响应中断请求，完成对数据的批处理。

上述过程也可以拆分为单独完成数据加解密和单独完成数据比较功能两部分，单独完成数据加解密时，在步骤4中完成将数据存储到内部存储器的操作，而不从目标地址读取数据进行比较。单独完成数据比较功能时，不需要完成步骤3，直接通过步骤1和步骤4读取原始数据和目标数据进行比较。

当需要用少量的种子数据产生加解密数据和比较数据时，只需将步骤2执行一次，从内部存储器获取到种子数据后，重复3～4的操作即可，这种应用可以极大的节省内部存储器的资源，不需要存放大量的原始数据，只需要少量的种子数据。

上述实施例中，当系统应用为不需要对数据进行加解密仅对数据进行比较时，均使用的是第一FIFO缓存器，而在实际应用中，若使用第二FIFO缓存器也可达到相同效果。

从以上描述可以看出，本发明在处理大批量数据加解密或/和比较时，只需在启动加解密控制器和数据处理完成时由CPU控制，而大量的数据处理都由加解密控制器硬件内部完成。而加解密控制器内部使用的FIFO缓存方式，可以实现读取数据、加解密数据和比较数据并行的处理方式。本发明不仅提高了批处理数据的速度，而且大大节省了CPU和系统总线的宝贵资源，可以广泛应用于SOC安全芯片领域。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种带比较功能的数据加解密系统，包括内部存储器和加解密模块，其特征在于：还包括一加解密控制器；

所述加解密控制器由数据缓冲存储器、寄存器组、数据比较逻辑和接口控制逻辑组成，其中：

所述数据缓冲存储器由第一FIFO缓存器和第二FIFO缓存器组成，其中，第一FIFO缓存器用来缓冲从内部存储器读取原始数据写到加解密模块的数据，第二FIFO缓存器用来缓冲从加解密模块读取加解密数据存储到内部存储器，当仅实现比较功能时，使用第一FIFO缓存器或第二FIFO缓存器；

所述寄存器组由配置寄存器和状态寄存器组成，所述配置寄存器用来控制所述加解密系统的每次数据加解密或/和比较，并且，配置寄存器至少用来配置每次数据加解密或/和比较的加解密模块类型、内部存储器的原始数据存放地址和加解密数据存放地址或标准比较数据地址、加解密或比较数据的长度；所述状态寄存器用来启动所述加解密系统并且反映加解密系统的加解密或比较状态，其中，加解密状态至少为反映当前加解密是否完成，比较状态至少为反映当前数据比较是否正确；

所述数据比较逻辑用来比较目标数据和加解密数据/原始数据，并在数据比较全部完成或者比较出错时产生比较结果；数据比较逻辑根据配置寄存器的配置决定是否开启比较功能，当比较功能关闭时，所述加解密系统仅完成加解密功能，在完成数据加解密后将其存储到内部存储器中；当比较功能开启时，所述加解密系统完成加解密和比较功能，在完成数据加解密后直接从内部存储器读取目标数据与加解密数据进行比较，或者仅完成比较功能，从内部存储器读取原始数据和目标数据并对两者进行比较；

所述接口控制逻辑由内部存储器接口控制逻辑和加解密模块接口控制逻辑组成，其中：

所述内部存储器接口控制逻辑负责从内部存储器读取原始数据或目标数据，或者向内部存储器写入加解密数据，以及根据内部存储器的状态和数据缓存器的状态对内部存储器进行读写控制，包括读写使能信号控制、访问地址信号控制以及访问数据信号控制；

所述加解密模块接口控制逻辑由状态机构成，当访问各种加解密模块时，状态机根据各状态以及状态跳转直接对加解密模块写入原始数据或读取加解密数据，并实时侦测加解密模块的工作状态；所述状态机由四个状态组成，这四个状态分别为初始状态、写入状态、等待状态和读取状态，其中：

初始状态，表示操作还未开始，或者操作结束时状态机所处状态，在初始状态时不会对加解密模块的接口信号进行任何操作；

写入状态，表示从第一FIFO缓存器取数据写到加解密模块的状态，在写入状态时，加解密模块接口控制逻辑会控制加解密模块的接口信号，对加解密模块写入数据；

等待状态，表示查询加解密操作是否完成的状态，在等待状态时，加解密模块接口控制逻辑会不断查询加解密操作是否完成；

读取状态，表示从加解密模块读取数据存储到第二FIFO缓存器中的状态，在读取状态时加解密模块接口控制逻辑会控制加解密模块的接口信号，从加解密模块读取数据。

2.根据权利要求1所述的数据加解密系统，其特征在于：所述数据比较逻辑中还包括种子数据控制逻辑，种子数据控制逻辑通过访问内部存储器原始数据地址获取种子数据，利用加解密模块进行迭代加解密从而获得一系列加解密数据。

3.根据权利要求1所述的数据加解密系统，其特征在于：所述配置寄存器还配置有比较使能、比较出错立即停止使能、自产生数据使能以及中断使能。

4.根据权利要求1所述的数据加解密系统，其特征在于：所述状态寄存器还包括下列状态位：

（1）标志指定长度数据加解密或/和比较开始；

（2）标志指定长度数据加解密或/和比较结束；

（3）标志指定长度数据比较错误。

Images