CN109814940A - 配置硬件加速器的方法、装置及处理器 - Google Patents
配置硬件加速器的方法、装置及处理器 Download PDFInfo
- Publication number
- CN109814940A CN109814940A CN201711166607.7A CN201711166607A CN109814940A CN 109814940 A CN109814940 A CN 109814940A CN 201711166607 A CN201711166607 A CN 201711166607A CN 109814940 A CN109814940 A CN 109814940A
- Authority
- CN
- China
- Prior art keywords
- hardware accelerator
- configuration information
- local cache
- shared drive
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种配置硬件加速器的方法、装置及处理器。所述方法包括：将硬件加速器的配置信息分批写入到本地缓存中；在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。本发明能够提高处理器访问存储系统的效率，从而提高数据处理效率，提高系统性能。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种配置硬件加速器的方法、装置及处理器。
背景技术
目前，人们已经开发了各种类型的硬件加速器来加速计算机系统中某些功能的执行，例如，用于执行压缩和解压缩的加速器，用于执行浮点运算的浮点处理器，以及用于执行加密和解密的加速器等，专用的硬件加速器可以执行处理器分配的功能并且执行效率更高。
硬件加速器的执行动作由处理器配置，而动作本身由硬件加速器完成。为了避免处理器与硬件加速器访问的存储系统空间不一致，可以采用将处理器与硬件加速器共享的存储区域设置为非缓存区(UnCached/UnBuffered)的方法，能够有效解决协议数据一致性的问题。但是，处理器访问非缓存区存储空间的操作严重制约了数据处理效率，尤其是在高速传输过程中，会严重制约系统性能。
发明内容
本发明提供的配置硬件加速器的方法、装置及处理器，能够提高处理器访问存储系统的效率，从而提高数据处理效率，提高系统性能。
第一方面，本发明提供一种配置硬件加速器的方法，所述方法包括：
将硬件加速器的配置信息分批写入到本地缓存中；
在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
可选地，所述本地缓存为可高速缓存区或者可写缓冲区。
可选地，所述共享内存为不可高速缓存区或者不可写缓冲区。
可选地，所述将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中包括：将所述本地缓存中的配置信息以指定突发长度传输到共享内存中。
第二方面，本发明提供一种配置硬件加速器的装置，所述装置包括：
写入单元，用于将硬件加速器的配置信息分批写入到本地缓存中；
复制单元，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
激活单元，用于激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
可选地，所述本地缓存为可高速缓存区或者可写缓冲区。
可选地，所述共享内存为不可高速缓存区或者不可写缓冲区。
可选地，所述复制单元，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以指定突发长度传输到共享内存中。
第三方面，本发明提供一种处理器，所述处理器包括上述配置硬件加速器的装置。
本发明实施例提供的配置硬件加速器的方法、装置及处理器，将硬件加速器的配置信息分批写入到可缓存区或可写缓冲区中；在所有配置信息写入完成之后，将本地缓存中的配置信息以突发的数据传输方式复制到不可缓存或不可写缓冲的共享内存中；再激活硬件加速器，使硬件加速器从共享内存中读取配置信息，完成配置。与现有技术相比，本发明能够提高处理器访问存储系统的效率，从而提高数据处理效率，提高系统性能。
附图说明
图1为以突发方式进行数据传输的示意图；
图2为本发明一实施例配置硬件加速器的方法的流程图；
图3为本发明一实施例ARM处理器配置DMA加速器的流程图；
图4为本发明一实施例配置硬件加速器的装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
处理器访问存储系统的时延包括寻址时间和数据输出时间，寻址的流程包括先指定内存的Bank地址，再指定行地址，然后指定列地址，这样确定最终的寻址单元。本发明引入了突发(Burst)传输的概念，突发(Burst)是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度(Burst Lengths，简称BL)。在进行突发传输时，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址这样，除了第一笔数据的传输需要若干个周期外，其后每个数据只需一个周期的即可获得，从而有效减小了访问内存的时间。突发传输的示意图如图1所示。
本发明提供一种配置硬件加速器的方法，如图2所示，所述方法包括：
S11、将硬件加速器的配置信息分批写入到本地缓存中；
可选地，所述本地缓存为可高速缓存区(Cached)或者可写缓冲区(Buffered)。
S12、在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
可选地，本地缓存中的配置信息以指定的突发长度传输到共享内存中，所述共享内存为不可高速缓存区(UnCached)或者不可写缓冲区(UnBuffered)。
S13、激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
下面以ARM处理器对DMA(Direct Memory Access，直接存储器存取)加速器进行配置为例来进行具体说明。
DMA是一种高速数据传输的方法，数据可以从一个通道不经过CPU的处理就直接在存储器或输入输出设备之间进行传输。DMA在通信处理芯片中被大量使用，如通信协议数据处理单元(PDU)的层间搬移和加解密处理，DMA数据传输动作由处理器配置，传输动作本身由DMA加速器来实行和完成。ARM处理器与DMA加速器共享的存储区域为非缓存区(UnCached/UnBuffered)，本发明提供的配置方法配置DMA加速器的具体流程如图3所示，具体步骤如下：
步骤一、ARM处理器分批向本地缓存(Cached/Buffered)写入DMA加速器的配置信息，直到所有的配置信息输入完毕；
步骤二、ARM处理器将配置信息从本次缓存拷贝到共享内存(UnCached/UnBuffered)中，触发DDR(Double Date Rate SDRSM，双倍速率SDRAM)Burst操作，使配置信息以指定突发长度传输到共享内存中；
步骤三、ARM处理器通过写寄存器，激活DMA加速器；
步骤四、DMA加速器从共享缓存读取配置，完成配置。
由于突发传输能减少访问存储系统的时延，通过上述DDR Burst的操作，ARM可以提高访问UnCached/UnBuffered存储区域的效率，这样对该存储区的访问不再制约系统性能。
本发明实施例提供的配置硬件加速器的方法，将硬件加速器的配置信息分批写入到可缓存区或可写缓冲区中；在所有配置信息写入完成之后，将本地缓存中的配置信息以突发的数据传输方式复制到不可缓存或不可写缓冲的共享内存中；再激活硬件加速器，使硬件加速器从共享内存中读取配置信息，完成配置。与现有技术相比，本发明能够提高处理器访问存储系统的效率，从而提高数据处理效率，提高系统性能。
本发明实施例还提供一种配置硬件加速器的装置，如图4所示，所述装置包括：
写入单元11，用于将硬件加速器的配置信息分批写入到本地缓存中；
复制单元12，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
激活单元13，用于激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
可选地，所述本地缓存为可高速缓存区或者可写缓冲区。
可选地，所述共享内存为不可高速缓存区或者不可写缓冲区。
可选地，所述复制单元12，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以指定突发长度传输到共享内存中。
本发明实施例提供的配置硬件加速器的装置，将硬件加速器的配置信息分批写入到可缓存区或可写缓冲区中；在所有配置信息写入完成之后，将本地缓存中的配置信息以突发的数据传输方式复制到不可缓存或不可写缓冲的共享内存中；再激活硬件加速器，使硬件加速器从共享内存中读取配置信息，完成配置。与现有技术相比，本发明能够提高处理器访问存储系统的效率，从而提高数据处理效率，提高系统性能。
本发明实施例还提供一种处理器，所述处理器包括上述配置硬件加速器的装置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种配置硬件加速器的方法，其特征在于，所述方法包括：
将硬件加速器的配置信息分批写入到本地缓存中；
在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
2.根据权利要求1所述的方法，其特征在于，所述本地缓存为可高速缓存区或者可写缓冲区。
3.根据权利要求1所述的方法，其特征在于，所述共享内存为不可高速缓存区或者不可写缓冲区。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中包括：将所述本地缓存中的配置信息以指定突发长度传输到共享内存中。
5.一种配置硬件加速器的装置，其特征在于，所述装置包括：
写入单元，用于将硬件加速器的配置信息分批写入到本地缓存中；
复制单元，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以突发的数据传输方式复制到共享内存中；
激活单元，用于激活所述硬件加速器，以使所述硬件加速器从所述共享内存中读取所述配置信息，完成配置。
6.根据权利要求5所述的装置，其特征在于，所述本地缓存为可高速缓存区或者可写缓冲区。
7.根据权利要求5所述的装置，其特征在于，所述共享内存为不可高速缓存区或者不可写缓冲区。
8.根据权利要求5至7中任一项所述的装置，其特征在于，所述复制单元，用于在所有配置信息写入完成之后，将所述本地缓存中的配置信息以指定突发长度传输到共享内存中。
9.一种处理器，其特征在于，所述处理器包括如权利要求5至8中任一项所述的配置硬件加速器的装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711166607.7A CN109814940A (zh) | 2017-11-21 | 2017-11-21 | 配置硬件加速器的方法、装置及处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711166607.7A CN109814940A (zh) | 2017-11-21 | 2017-11-21 | 配置硬件加速器的方法、装置及处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109814940A true CN109814940A (zh) | 2019-05-28 |
Family
ID=66600355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711166607.7A Pending CN109814940A (zh) | 2017-11-21 | 2017-11-21 | 配置硬件加速器的方法、装置及处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109814940A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111026457A (zh) * | 2019-11-30 | 2020-04-17 | 惠州Tcl移动通信有限公司 | 一种硬件配置方法、装置、存储介质及终端设备 |
| CN113721972A (zh) * | 2020-05-25 | 2021-11-30 | Oppo广东移动通信有限公司 | 硬件加速器配置信息的配置方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446085A (zh) * | 2010-10-01 | 2012-05-09 | 英特尔移动通信技术德累斯顿有限公司 | 硬件加速器模块及其设置方法 |
| CN103810133A (zh) * | 2012-11-05 | 2014-05-21 | 国际商业机器公司 | 动态共享读缓冲器管理 |
| CN104536921A (zh) * | 2015-01-19 | 2015-04-22 | 浪潮电子信息产业股份有限公司 | 一种edma控制器分离式并行数据通道的设计方法 |
| CN105117358A (zh) * | 2015-08-18 | 2015-12-02 | 广东威创视讯科技股份有限公司 | 一种dma数据传输方法及装置 |
-
2017
- 2017-11-21 CN CN201711166607.7A patent/CN109814940A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446085A (zh) * | 2010-10-01 | 2012-05-09 | 英特尔移动通信技术德累斯顿有限公司 | 硬件加速器模块及其设置方法 |
| CN103810133A (zh) * | 2012-11-05 | 2014-05-21 | 国际商业机器公司 | 动态共享读缓冲器管理 |
| CN104536921A (zh) * | 2015-01-19 | 2015-04-22 | 浪潮电子信息产业股份有限公司 | 一种edma控制器分离式并行数据通道的设计方法 |
| CN105117358A (zh) * | 2015-08-18 | 2015-12-02 | 广东威创视讯科技股份有限公司 | 一种dma数据传输方法及装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111026457A (zh) * | 2019-11-30 | 2020-04-17 | 惠州Tcl移动通信有限公司 | 一种硬件配置方法、装置、存储介质及终端设备 |
| CN111026457B (zh) * | 2019-11-30 | 2021-11-16 | 惠州Tcl移动通信有限公司 | 一种硬件配置方法、装置、存储介质及终端设备 |
| CN113721972A (zh) * | 2020-05-25 | 2021-11-30 | Oppo广东移动通信有限公司 | 硬件加速器配置信息的配置方法、装置及存储介质 |
| CN113721972B (zh) * | 2020-05-25 | 2024-04-16 | Oppo广东移动通信有限公司 | 硬件加速器配置信息的配置方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101354346B1 (ko) | 내부 프로세서들을 구비한 메모리 및 메모리 액세스 제어 방법들 | |
| CN108920387B (zh) | 降低读延迟的方法、装置、计算机设备及存储介质 | |
| TWI454909B (zh) | 減少記憶體裝置之功率消耗之記憶體裝置、方法及系統 | |
| US10540306B2 (en) | Data copying method, direct memory access controller, and computer system | |
| US8473717B2 (en) | Coprocessor reset controller with queue for storing configuration information of subsequent sessions prior to completion of current session | |
| US20070088867A1 (en) | Memory controller and data processing system with the same | |
| CN108139994B (zh) | 内存访问方法及内存控制器 | |
| CN107391392A (zh) | 一种基于闪存存储设备并行特征的垃圾回收优化方法 | |
| WO2018082695A1 (zh) | 一种缓存替换的方法和设备 | |
| CN112506823B (zh) | 一种fpga数据读写方法、装置、设备及可读存储介质 | |
| CN109814940A (zh) | 配置硬件加速器的方法、装置及处理器 | |
| JP2003281079A5 (zh) | ||
| CN108959149A (zh) | 一种基于共享内存的多核处理器交互总线设计方法 | |
| CN103020535A (zh) | 一种带比较功能的数据加解密系统 | |
| US9183149B2 (en) | Multiprocessor system and method for managing cache memory thereof | |
| TW410295B (en) | Memory access control device | |
| CN112035056B (zh) | 一种基于多计算单元的并行ram访问设备及访问方法 | |
| US20220156210A1 (en) | Processing and storage circuit | |
| US20140173225A1 (en) | Reducing memory access time in parallel processors | |
| CN103186474B (zh) | 对处理器的高速缓存进行清除的方法以及该处理器 | |
| CN114443616B (zh) | 一种基于fpga的并行异构数据库加速方法及装置 | |
| TWI786476B (zh) | 處理暨儲存電路 | |
| JP4220258B2 (ja) | ノンキャッシュ領域内高速メモリアクセス方法 | |
| JPH06149669A (ja) | キャッシュデータ転送方式およびキャッシュデータ転送装置 | |
| JPH09319657A (ja) | 命令読み込み用バッファを備えたプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190528 |