CN104536921A - 一种edma控制器分离式并行数据通道的设计方法 - Google Patents
一种edma控制器分离式并行数据通道的设计方法 Download PDFInfo
- Publication number
- CN104536921A CN104536921A CN201510024762.XA CN201510024762A CN104536921A CN 104536921 A CN104536921 A CN 104536921A CN 201510024762 A CN201510024762 A CN 201510024762A CN 104536921 A CN104536921 A CN 104536921A
- Authority
- CN
- China
- Prior art keywords
- request
- parameter
- queue
- read
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- UJKWLAZYSLJTKA-UHFFFAOYSA-N edma Chemical compound O1CCOC2=CC(CC(C)NC)=CC=C21 UJKWLAZYSLJTKA-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 57
- 238000011144 upstream manufacturing Methods 0.000 claims description 16
- 108010022579 ATP dependent 26S protease Proteins 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 235000003642 hunger Nutrition 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 16
- 238000007781 pre-processing Methods 0.000 abstract description 3
- 230000006386 memory function Effects 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/282—Cycle stealing DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明提供了一种EDMA控制器分离式并行数据通道的设计方法，本发明的显著特征在于通过将EDMA控制器中功能进行分离，通过将EDMA中参数随机访问存储器功能和快速直接存储访问功能进行逻辑分离，为每部分功能分配独立的数据通道，数据通道支持读写并行操作，这样通过数据通道的并行性可以保证EDMA中QDMA模式的快速数据传输不被堵塞，读写操作的并行保证请求的快速执行，并且增加预处理功能，减少错误请求的时间成本。
Description
技术领域
本发明涉及计算机应用领域,具体地说是一种EDMA控制器分离式并行数据通道的设计方法。
背景技术
增强型直接存储器访问enhanced-directed-memory-access,简称EDMA控制器作为数字信号控制器digital signal processing,简称DSP，控制数据传输的关键部件，EDMA控制器处理请求的速度成为影响数据传输速率的关键。EDMA中的请求来源分为由事件控制的参数随机访问存储器RAM和寄存器控制的QDMA，QDMA是功能和快速直接存储访问quick-directed-memory-access,简称QDMA，其中QDMA启动更为快速，传输速率也更快，为更加有效的利用QDMA更为快速的特性，同样为其分配一条专数据通道，同参数RAM对应数据通道具有相同的结构和功能。当持续有参数RAM或QDMA请求的发送，会造成另一请求来源的饿死，需设置一种合理高效的仲裁机制。为更加的挖掘提升EDMA传输性能的可能性，通过在数据通道中增加信息缓冲模块和数据缓冲模块，实现了各数据通道内部的读写并行，加快了对传输请求的处理速度。
发明内容
针对以上不足，本发明提出了一种EDMA控制器分离式并行数据通道的设计方法，采用了两级并行的思想，包括数据通道并行和读写并行，采用令牌环轮转机制+合理高效的规则限制，在大幅度提升请求处理速度的同时，避免了请求饿死请求的出现。此外，在请求处理模块，加入了预处理功能，对请求参数配置进行预判，预判失败的请求直接丢弃，接受下一个请求。
本发明的目的是按以下方式实现的，包括：（1）传输请求仲裁模块，确定请求优先级；（2）传输请求多队列模块，暂存不同优先级请求；（3）请求处理模块，实现对读写操作的并行处理，其中：
1）传输请求仲裁模块
所有传输请求在写入请求多队列之前必须经过请求链，仲裁机制采用令牌环机制+优先级可变化的仲裁策略，传输请求仲裁及多队列模块的主要功能是对来自QDMA、参数RAM的传输请求作出仲裁，决定哪一个传输请求先进入传输请求多队列中去，请求链中设置两个传输请求节点：上游节点和下游节点，分别对应两个请求来源，处于请求链尾部的请求会被送入传输请求多队列中；
2）传输请求多队列模块
在本发明中设置了两个传输请求多队列：参数队列1和参数队列2，接受来自参数队列1和参数队列2的请求，分别对应着不同优先级的请求，两个参数队列具有相同的功能和结构，每个参数队列确保先进入的请求先进入请求处理模块。该部分结构及原理类似于FIFO结构；
3）请求处理模块
每个参数队列对应一个请求处理模块，他们同样具有相同的结构和功能，用来处理来自参数队列的请求，产生读请求并送到总线上，同时接受返回数据，产生写请求，连同写数据送到总线。
所述的EDMA控制器分离式并行数据通道的设计方法，上游节点：只接收由参数RAM提交来的传输请求和参数配置信息，传输请求需经过下游节点才可以进入多队列中，节点中已存在的请求优先级高于新提交的请求；
下游节点：会接收来自QDMA和上游节点提交来的传输请求，来自QDMA的请求称为链外请求；来自上游节点的请求由于是按照请求链的顺序传递请求，因此称为链内请求。
所述的EDMA控制器分离式并行数据通道的设计方法，请求链中还采用了令牌环轮转机制，令牌环沿着请求链，按从上游节点到下游节点的方向循环，与时钟同步，令牌化在请求链中的作用就是转换持有令牌环节点（只有下游节点才有两个请求来源）处所接收到请求的优先级，同时有链内请求和链外请求提交至下游节点，若下游节点具有令牌，则链外请求优先进入下游节点进而提交至多队列，若下游节点不具有令牌，则是链内已存在的请求优先级高于新提交来的请求。
所述的EDMA控制器分离式并行数据通道的设计方法，针对令牌环轮转机制提供了一种优先级可变化的仲裁方案，同一拍到达的请求，离队列越近越先进入，越远越晚进入；正在请求链中传递的传输请求，优先级要高于新提交的请求，从而防止了在请求链上的最后一个传输请求由于新请求的提交而被饿死；
所述的EDMA控制器分离式并行数据通道的设计方法，传输请求仲裁模块根据EDMA参数配置中的寄存器优先级配置位PRI，决定进入请求进入哪个参数队列，从而决定请求交由哪个请求处理模块处理。
所述的EDMA控制器分离式并行数据通道的设计方法，定义请求处理模块主要实现功能是接收参数队列的传输请求参数并进行预处理；根据请求参数配置发出读请求命令；接收读请求返回读数据并缓存在通道内的数据RAM中；根据请求参数配置发出写请求命令和写数据。
所述的EDMA控制器分离式并行数据通道的设计方法，读写并行操作指的是，读操作返回第一个数据后，同写命令一同发出，之后的操作至请求完全处理完成，读操作和写操作是并行操作的。
所述的EDMA控制器分离式并行数据通道的设计方法EDMA控制器中请求来源参数RAM和QDMA，通过传输请求仲裁模块，确定哪个请求进入多队列模块，请求经由多队列模块进入对应通道，进行实际操作的读写流程，传输请求仲裁模块采用令牌环轮转机制，对来自于参数RAM和QDMA的传输请求进行仲裁，并定义一定的判断规则，以达到避免请求饿死情况的出现；
所述的EDMA控制器分离式并行数据通道的设计方法，传输请求多队列模块采用先进先出的原则，不同参数队列接受固定优先级的请求，并同对应请求处理通道绑定；请求处理通道接受到请求，根据接受到请求的参数配置提取出读写操作相关配置，并根据相应配置完成读写请求的发出。
所述的EDMA控制器分离式并行数据通道的设计方法，具体操作步骤如下：
参数RAM和QDMA同时有请求到来，由于QDMA请求离参数队列最近，因此QDMA请求先进入参数队列，进入参数队列时，参数队列对应优先级及请求来源中定义存入参数队列，此时，若QDMA持续不断的有请求提交，需要查看令牌环由哪个节点持有，当下游节点持有令牌环时，继续接受QDMA请求，进入参数队列，当令牌环轮转至上游节点，即下游节点不在持有令牌环时，由上游节点提交至下游节点的参数RAM请求在请求链内优先级高于QDMA要进入下游节点的请求，此时参数RAM请求进入参数队列，当请求处理模块空闲时，优先进入参数队列请求进入请求处理模块，在这个过程中，参数队列1和参数队列2中的请求进入对应请求处理模块是并行进行的，进入请求处理模块的请求，会被根据请求的配置信息，将读、写操作进行分离，为后续并行操作做准备，完成后将进入预处理状态，预处理状态，对读操作和写操作的预处理是并行进行的，判断读写操作是否合理，异常请求操作，将丢弃当前请求，继续接受参数队列提交的下一请求。
本发明的有益效果是：通过将EDMA控制器中功能进行分离，通过将EDMA中参数随机访问存储器功能和快速直接存储访问功能进行逻辑分离，为每部分功能分配独立的数据通道，数据通道支持读写并行操作，这样通过数据通道的并行性可以保证EDMA中QDMA模式的快速数据传输不被堵塞，读写操作的并行保证请求的快速执行，并且增加预处理功能，减少错误请求的时间成本。
附图说明
图1是分离式并行数据通道的结构示意图；
图2是请求链结的构示意图；
图3是请求处理模块的工作状态示意图；
图4是参数队列对应优先级及请求来源表。
具体实施方式
参照说明书附图对本发明的一种EDMA控制器分离式并行数据通道的设计方法作以下详细地说明。
参数RAM和QDMA同时有请求到来，由于QDMA请求离参数队列最近，因此QDMA请求先进入参数队列，进入参数队列时根据表1参数队列对应优先级及请求来源中定义存入参数队列。此时，若QDMA持续不断的有请求提交，需要查看令牌环由哪个节点持有，当下游节点持有令牌环时，继续接受QDMA请求，进入参数队列。当令牌环轮转至上游节点，即下游节点不在持有令牌环时，由上游节点提交至下游节点的参数RAM请求在请求链内优先级高于QDMA要进入下游节点的请求，此时参数RAM请求进入参数队列。当请求处理模块空闲时，优先进入参数队列请求进入请求处理模块，在这个过程中，参数队列1和参数队列2中的请求进入对应请求处理模块是并行进行的。进入请求处理模块的请求，会被根据请求的配置信息，将读、写操作进行分离，为后续并行操作做准备，完成后将进入预处理状态。预处理状态，对读操作和写操作的预处理是并行进行的，判断读写操作是否合理，异常请求操作，将丢弃当前请求，继续接受参数队列提交的下一请求。在本发明中提到是读写并行操作，指的是，读操作返回第一个数据后，同写命令一同发出，之后的操作至请求完全处理完成，读操作和写操作是并行操作的。
部分功能由状态机控制实现。
S1：空闲状态，参数队列无请求提交时，保持当前状态不变，表示通道空闲。当对应参数队有请求提交时，从请求中提取读请求操作所需各种配置信息，eg：源地址SRC、目的地址DST、源单元计数（Escnt）、源帧计数Fscnt、目的单元计数Edcnt、目的帧计数Fdcnt、FS、源更新模式SUM、目的更新模式DUM等参数信息。在该状态实现读写操作信息的分离。之后跳转至下一状态。
S2：预处理状态，对从请求中提取出来的相关参数进行预判断，确定发出请求的传输参数配置的正确性。
S3：数据传输状态，发出读写命令，并完成对Escnt、Fscnt、Edcnt、Fdcnt、SRC Address、DST Address等EDMA参数的更新。若Fscnt=0&Escnt=0，表示整个传输完成，进入下一个状态，否则说明当前传输未完成，状态不变。
S4：产生中断标志，进入S1状态，表明当前通道空闲。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (10)
1.一种EDMA控制器分离式并行数据通道的设计方法, 其特征在于，包括：（1）传输请求仲裁模块，确定请求优先级；（2）传输请求多队列模块，暂存不同优先级请求；（3）请求处理模块，实现对读写操作的并行处理，其中：
1）传输请求仲裁模块
所有传输请求在写入请求多队列之前必须经过请求链，仲裁机制采用令牌环机制+优先级可变化的仲裁策略，传输请求仲裁及多队列模块的主要功能是对来自QDMA、参数RAM的传输请求作出仲裁，决定哪一个传输请求先进入传输请求多队列中去，请求链中设置两个传输请求节点：上游节点和下游节点，分别对应两个请求来源，处于请求链尾部的请求会被送入传输请求多队列中；
2）传输请求多队列模块
在本发明中设置了两个传输请求多队列：参数队列1和参数队列2，接受来自参数队列1和参数队列2的请求，分别对应着不同优先级的请求，两个参数队列具有相同的功能和结构，每个参数队列确保先进入的请求先进入请求处理模块，该部分结构及原理类似于FIFO结构；
3）请求处理模块
每个参数队列对应一个请求处理模块，他们同样具有相同的结构和功能，用来处理来自参数队列的请求，产生读请求并送到总线上，同时接受返回数据，产生写请求，连同写数据送到总线。
2.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，上游节点：只接收由参数RAM提交来的传输请求和参数配置信息，传输请求需经过下游节点才可以进入多队列中，节点中已存在的请求优先级高于新提交的请求；
下游节点：会接收来自QDMA和上游节点提交来的传输请求，来自QDMA的请求称为链外请求；来自上游节点的请求由于是按照请求链的顺序传递请求，因此称为链内请求。
3.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，请求链中还采用了令牌环轮转机制，令牌环沿着请求链，按从上游节点到下游节点的方向循环，与时钟同步，令牌化在请求链中的作用就是转换持有令牌环节点（只有下游节点才有两个请求来源）处所接收到请求的优先级，同时有链内请求和链外请求提交至下游节点，若下游节点具有令牌，则链外请求优先进入下游节点进而提交至多队列，若下游节点不具有令牌，则是链内已存在的请求优先级高于新提交来的请求。
4.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，针对令牌环轮转机制提供了一种优先级可变化的仲裁方案，同一拍到达的请求，离队列越近越先进入，越远越晚进入；正在请求链中传递的传输请求，优先级要高于新提交的请求，从而防止了在请求链上的最后一个传输请求由于新请求的提交而被饿死。
5.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，传输请求仲裁模块根据EDMA参数配置中的寄存器优先级配置位PRI，决定进入请求进入哪个参数队列，从而决定请求交由哪个请求处理模块处理。
6.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，定义请求处理模块主要实现功能是接收参数队列的传输请求参数并进行预处理；根据请求参数配置发出读请求命令；接收读请求返回读数据并缓存在通道内的数据RAM中；根据请求参数配置发出写请求命令和写数据。
7.根据权利要求6所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，读写并行操作指的是，读操作返回第一个数据后，同写命令一同发出，之后的操作至请求完全处理完成，读操作和写操作是并行操作的。
8.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，EDMA控制器中请求来源参数RAM和QDMA，通过传输请求仲裁模块，确定哪个请求进入多队列模块，请求经由多队列模块进入对应通道，进行实际操作的读写流程，传输请求仲裁模块采用令牌环轮转机制，对来自于参数RAM和QDMA的传输请求进行仲裁，并定义一定的判断规则，以达到避免请求饿死情况的出现。
9.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，传输请求多队列模块采用先进先出的原则，不同参数队列接受固定优先级的请求，并同对应请求处理通道绑定；请求处理通道接受到请求，根据接受到请求的参数配置提取出读写操作相关配置，并根据相应配置完成读写请求的发出。
10.根据权利要求1所述的EDMA控制器分离式并行数据通道的设计方法，其特征在于，具体操作步骤如下：
参数RAM和QDMA同时有请求到来，由于QDMA请求离参数队列最近，因此QDMA请求先进入参数队列，进入参数队列时，参数队列对应优先级及请求来源中定义存入参数队列，此时，若QDMA持续不断的有请求提交，需要查看令牌环由哪个节点持有，当下游节点持有令牌环时，继续接受QDMA请求，进入参数队列，当令牌环轮转至上游节点，即下游节点不在持有令牌环时，由上游节点提交至下游节点的参数RAM请求在请求链内优先级高于QDMA要进入下游节点的请求，此时参数RAM请求进入参数队列，当请求处理模块空闲时，优先进入参数队列请求进入请求处理模块，在这个过程中，参数队列1和参数队列2中的请求进入对应请求处理模块是并行进行的，进入请求处理模块的请求，会被根据请求的配置信息，将读、写操作进行分离，为后续并行操作做准备，完成后将进入预处理状态，预处理状态，对读操作和写操作的预处理是并行进行的，判断读写操作是否合理，异常请求操作，将丢弃当前请求，继续接受参数队列提交的下一请求；
部分功能由状态机控制实现，具体步骤如下：
S1：空闲状态，参数队列无请求提交时，保持当前状态不变，表示通道空闲，当对应参数队有请求提交时，从请求中提取读请求操作所需各种配置信息，eg：源地址SRC、目的地址DST、源单元计数Escnt、源帧计数Fscnt、目的单元计数Edcnt、目的帧计数Fdcnt、FS、源更新模式SUM、目的更新模式DUM等参数信息，在该状态实现读写操作信息的分离，之后跳转至下一状态；
S2：预处理状态，对从请求中提取出来的相关参数进行预判断，确定发出请求的传输参数配置的正确性；
S3：数据传输状态，发出读写命令，并完成对Escnt、Fscnt、Edcnt、Fdcnt、SRC Address、DST Address等EDMA参数的更新，若Fscnt=0&Escnt=0，表示整个传输完成，进入下一个状态，否则说明当前传输未完成，状态不变；
S4：产生中断标志，进入S1状态，表明当前通道空闲。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024762.XA CN104536921A (zh) | 2015-01-19 | 2015-01-19 | 一种edma控制器分离式并行数据通道的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024762.XA CN104536921A (zh) | 2015-01-19 | 2015-01-19 | 一种edma控制器分离式并行数据通道的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104536921A true CN104536921A (zh) | 2015-04-22 |
Family
ID=52852451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510024762.XA Pending CN104536921A (zh) | 2015-01-19 | 2015-01-19 | 一种edma控制器分离式并行数据通道的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104536921A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105487991A (zh) * | 2015-12-18 | 2016-04-13 | 广州慧睿思通信息科技有限公司 | 一种多核共用单一edma通道的方法 |
| CN105843771A (zh) * | 2016-04-11 | 2016-08-10 | 浪潮电子信息产业股份有限公司 | 一种多核dsp中edma不同带宽设备间通信的方法 |
| CN107615249A (zh) * | 2015-05-14 | 2018-01-19 | 爱德斯托科技有限公司 | 存储器装置中的并发的读取操作和重新配置的写入操作 |
| CN107667357A (zh) * | 2015-06-01 | 2018-02-06 | 密克罗奇普技术公司 | 用于分离突发带宽仲裁的方法及设备 |
| CN109814940A (zh) * | 2017-11-21 | 2019-05-28 | 展讯通信（上海）有限公司 | 配置硬件加速器的方法、装置及处理器 |
| CN110968534A (zh) * | 2019-11-26 | 2020-04-07 | 航天恒星科技有限公司 | 一种基于fpga的多通道分片合并处理方法及系统 |
| CN111666139A (zh) * | 2020-05-26 | 2020-09-15 | 中国人民解放军国防科技大学 | 一种多输入多输出多服务等级数据队列的调度方法及装置 |
| CN114691571A (zh) * | 2020-12-28 | 2022-07-01 | 上海寒武纪信息科技有限公司 | 数据处理方法、重排序缓存器及互联设备 |
| CN114691571B (zh) * | 2020-12-28 | 2024-05-28 | 上海寒武纪信息科技有限公司 | 数据处理方法、重排序缓存器及互联设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101169766A (zh) * | 2007-10-22 | 2008-04-30 | 威盛电子股份有限公司 | 动态建立直接内存访问通路的方法及系统 |
-
2015
- 2015-01-19 CN CN201510024762.XA patent/CN104536921A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101169766A (zh) * | 2007-10-22 | 2008-04-30 | 威盛电子股份有限公司 | 动态建立直接内存访问通路的方法及系统 |
Non-Patent Citations (2)
| Title |
|---|
| 张永照: "X－QDSP中EDNA控制器的设计与验证", 《国防科技大学》 * |
| 陈海波等: "多通道并发EDMA控制器的设计与实现", 《计算机工程与科学》 * |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107615249A (zh) * | 2015-05-14 | 2018-01-19 | 爱德斯托科技有限公司 | 存储器装置中的并发的读取操作和重新配置的写入操作 |
| CN107667357A (zh) * | 2015-06-01 | 2018-02-06 | 密克罗奇普技术公司 | 用于分离突发带宽仲裁的方法及设备 |
| CN107667357B (zh) * | 2015-06-01 | 2021-05-25 | 密克罗奇普技术公司 | 用于分离突发带宽仲裁的方法及设备 |
| CN105487991A (zh) * | 2015-12-18 | 2016-04-13 | 广州慧睿思通信息科技有限公司 | 一种多核共用单一edma通道的方法 |
| CN105487991B (zh) * | 2015-12-18 | 2018-04-06 | 广州慧睿思通信息科技有限公司 | 一种多核共用单一edma通道的方法 |
| CN105843771A (zh) * | 2016-04-11 | 2016-08-10 | 浪潮电子信息产业股份有限公司 | 一种多核dsp中edma不同带宽设备间通信的方法 |
| CN109814940A (zh) * | 2017-11-21 | 2019-05-28 | 展讯通信（上海）有限公司 | 配置硬件加速器的方法、装置及处理器 |
| CN110968534A (zh) * | 2019-11-26 | 2020-04-07 | 航天恒星科技有限公司 | 一种基于fpga的多通道分片合并处理方法及系统 |
| CN110968534B (zh) * | 2019-11-26 | 2021-11-30 | 航天恒星科技有限公司 | 一种基于fpga的多通道分片合并处理方法及系统 |
| CN111666139A (zh) * | 2020-05-26 | 2020-09-15 | 中国人民解放军国防科技大学 | 一种多输入多输出多服务等级数据队列的调度方法及装置 |
| CN114691571A (zh) * | 2020-12-28 | 2022-07-01 | 上海寒武纪信息科技有限公司 | 数据处理方法、重排序缓存器及互联设备 |
| CN114691571B (zh) * | 2020-12-28 | 2024-05-28 | 上海寒武纪信息科技有限公司 | 数据处理方法、重排序缓存器及互联设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104536921A (zh) | 一种edma控制器分离式并行数据通道的设计方法 | |
| US9639409B2 (en) | Device and method for communicating between cores | |
| CN100524252C (zh) | 一种嵌入式系统芯片及数据读写处理方法 | |
| CN104407997B (zh) | 带有指令动态调度功能的与非型闪存单通道同步控制器 | |
| CN100451949C (zh) | 带有共享内容的异构型并行多线程处理器（hpmt） | |
| CN101211321B (zh) | 分层存储器读取/写入微指令调度器 | |
| CN103198045B (zh) | 时钟门控电路和总线系统 | |
| CN1437730A (zh) | 分布式存储器控制和带宽优化 | |
| CN102750257B (zh) | 基于访问信息调度的片上多核共享存储控制器 | |
| US20070180161A1 (en) | DMA transfer apparatus | |
| CN1947112A (zh) | 用于发出事务的集成电路和方法 | |
| CN1394310A (zh) | 处理器间通信系统 | |
| CN101132336A (zh) | 异构多核处理器高速异步互连通信网络 | |
| US20110153875A1 (en) | Opportunistic dma header insertion | |
| US10659396B2 (en) | Joining data within a reconfigurable fabric | |
| US20180212894A1 (en) | Fork transfer of data between multiple agents within a reconfigurable fabric | |
| JP2004536373A (ja) | データ処理方法およびデータ処理装置 | |
| EP2899644A1 (en) | Device and method for inter-core communication in multi-core processor | |
| CN100432968C (zh) | 存储器直接存取装置及其数据传输方法 | |
| US11637682B2 (en) | Extended sync network | |
| KR20130021637A (ko) | 멀티 코어 시스템의 인터럽트 할당 방법 및 장치 | |
| EP1069511B1 (en) | Data Transfer Controller with Plural Ports | |
| CN207397273U (zh) | 一种基于fpga_ros的可重构计算系统 | |
| CN112416053A (zh) | 多核架构的同步信号产生电路、芯片和同步方法及装置 | |
| CN103853692A (zh) | 一种基于中断判断机制的多处理器数据通讯方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150422 |