CN1366248A - 异步时钟域设备对共享存储装置访问的控制方法 - Google Patents
异步时钟域设备对共享存储装置访问的控制方法 Download PDFInfo
- Publication number
- CN1366248A CN1366248A CN 01107466 CN01107466A CN1366248A CN 1366248 A CN1366248 A CN 1366248A CN 01107466 CN01107466 CN 01107466 CN 01107466 A CN01107466 A CN 01107466A CN 1366248 A CN1366248 A CN 1366248A
- Authority
- CN
- China
- Prior art keywords
- resource lock
- sharing
- register
- data
- lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
一种异步时钟域设备对共享存储装置的访问控制方法,在共享存储装置与所述设备之间分设资源锁,规定设备访问资源锁的优先级和资源锁的互锁功能,并将系统时钟引入所述设备及共享存储装置;该方法允许并行读共享存储装置的内容,并在写共享存储装置的步骤中启动本地资源锁并屏蔽其余资源锁,独占总线而写入稳定数据,然后解锁后退出。由于设置资源锁取代仲裁方案,简化了电路、降低了开销,提高了运行效率。
Description
本发明涉及共享存储器的访问控制技术，特别涉及异步时钟域设备对共享存储器的访问控制技术。
在PCI桥和其它设备的工作过程中，经常会遇到两个或多个设备存取共享的存储装置例如配置寄存器401。发起访问的设备有PCI桥上的PCI从设备101和CPU或其它类型的主控器108。通常，PCI从设备对配置寄存器作读或写操作时，主控器可能同时对共享寄存器作配置操作。两种操作都具有独立性，即是说，所述两种设备通过总线进行的操作所依据的是两个时钟域的信号，彼此之间可能是完全异步。而对共享寄存器的读、写访问，无论来自何种设备，都必须存取稳定的数据。这是异步时钟域设备对共享寄存器访问的基本前提条件。显然，在实现共享寄存器访问中突出要解决的问题之一，就是在读、写操作时将异步双总线化成和寄存器写时钟完全同步的单总线结构。
现有技术的产品中，Tundra公司设计的两种PCI桥芯片Powerspan和Qspan II，均未很好解决异步多端口对共享寄存器访问问题。前者只有一方能对寄存器加锁而独占操作权；而后者未设置对寄存器加锁机制，这样，势必对共享寄存器操作不灵活，总线利用效率低。
现有的专利技术中，在解决异步多端口对共享寄存器访问上也存在许多缺点，如美国专利US5,669,002A中，增设一个多端口仲裁器，用以仲裁某一时刻哪一条总线可以访问共享寄存器，同时产生出总线的标识向量。为区分多端口的访问源而增设很多寄存器组来一一存放每个访问源的标识向量，通过逐个比较这些标识向量来决定对应设备的该次访问是否有效。还有一个不足是访问的独占性，即无论对共享寄存器作读或写操作时，都只能是当前占用总线的设备才能实施对该共享寄存器的访问，其它设备必须等当前设备撤销操作以后才能进行。这在具体电路设计中就需要另加很多门电路和寄存器，来实现仲裁器和组建存放标识向量的寄存器组，这势必增加设计的复杂性，浪费资源。此外多条总线分时操作降低了系统运行效率。
为克服上述现有技术的不足之处，本发明提出一种异步时钟域设备对共享存储装置访问的控制方法，简化电路结构，仅使用一位资源锁寄存器，实现一个时钟周期内完成写操作；并允许各总线对寄存器的读操作同时进行，降低了系统的开销，提高每条总线的利用率，省去了仲裁解决方案，使整个PCI桥的运行效率大大提高。
本发明的目的可以通过采用以下技术方案来实现：
设计、采用一种异步时钟域设备对共享存储装置访问的控制方法，包括时钟同步方法，总线生效的方法，以及寄存器互锁的方法。尤其是在共享存储装置同多个异步时钟域设备之间分别设立资源锁，各设备对资源锁的访问有固定的优先级；每个资源锁都具有被选中后屏蔽其余资源锁的功能；将系统时钟引入所述异步时钟域设备和共享存储装置。所述方法适用于所有多设备访问共享存储装置的电路结构，并在读、写过程中分别具有以下步骤：
读共享存储装置的步骤：
α.共享存储装置将其数据送输出总线150；
β.至少一个访问设备读有效；
γ.输出总线150上的数据传送到读有效的访问设备总线上；
δ.经访问设备内部时钟同步后将该数据送内部数据总线。
写共享存储装置的步骤：
A.访问设备启用资源锁；
B.本地资源锁屏蔽其余资源锁；
C.使本地资源锁输出控制信号有效并开启数据选择器400；
D.等待系统时钟100的上升沿到达时，将数据写入共享存储装置；
E.访问设备释放本地资源锁。
本发明附图的简要说明如下：
图1是本发明的应用环境示意图；
图2是本发明中对共享寄存器操作的结构示意图；
图3是本发明的资源锁电路结构示意图；
图4是本发明的数据选择器电路结构示意图；
图5是本发明共享寄存器操作流程图。
以下结合附图所示之最佳实施例作进一步详述。
一种异步时钟域设备对共享存储装置访问的控制方法，包括时钟同步方法，总线生效的方法，以及寄存器互锁的方法；尤其是，在共享存储装置同多个异步时钟域设备之间分别设立资源锁，每个设备有自己的资源锁，只有对该资源锁加锁成功才能对共享存储装置进行写操作；并规定各设备对资源锁的优先级，以解决同时访问的设备间的访问顺序；每个资源锁都具有被选中后屏蔽其余资源锁的功能；将系统时钟100引入所述异步时钟域设备和共享存储装置，以便共享存储装置保持稳定的同步状态，供设备读写共享数据。
所述方法适用于所有多设备访问共享存储装置的电路结构，并在读、写过程中分别具有以下步骤：
读共享存储装置的步骤：
α.共享存储装置将其数据送输出总线150；
β.至少一个访问设备读有效；
γ.输出总线150上的数据传送到读有效的访问设备总线上；
δ.经访问设备内部时钟同步后将该数据送内部数据总线。
写共享存储装置的步骤：
A.访问设备启用资源锁；
B.本地资源锁屏蔽其余资源锁；
C.使本地资源锁输出控制信号有效并开启数据选择器400；
D.等待系统时钟100的上升沿到达时，将数据写入共享存储装置；
E.访问设备释放本地资源锁以结束写操作并让别的设备访问该共享存储装置。
本方法所涉及的资源锁是一位寄存器，使系统占用的资源做到最少。
本方法所涉及的异步时钟域设备包括PCI从设备101和PCI桥主控器108，前者比后者对资源锁有较高的控制优先级；
本方法所涉及的PCI从设备101和PCI桥主控器108的本地资源锁分别是资源锁S201和资源锁M204；
本方法所涉及的共享存储装置是PCI桥内共享寄存器401；
所述方法在写共享存储装置的步骤A中含有下列分步骤：
a1.访问设备向本地资源锁写入数据“1”；
a2.所述访问设备读本地资源锁；
a3.判断读回的数据N，若N＝1，说明加锁成功，则执行步骤B屏蔽其余资源锁并准备写操作；否则转执行分步骤a1，重新尝试加锁。
还在步骤E中含有下列分步骤：
e1.访问设备向本地资源锁写入数据“0”。表示本地资源锁不再占用共享寄存器。
所述控制方法所使用的资源锁201/204至少两个同时使用，PCI从设备和桥主控器两个使用时，该资源锁包括一个一位D触发器281/284，该D触发器的时钟Q输出端同访问设备101/108的写信号线116/181分别接自己的输出与门291/294输入端，该与门的输出端即为资源锁201/204的输出端210/240；
所述D触发器281/284的D输入端接二选一MUX271/274的输出端，该MUX的一个输入端是输入与门261/264的输出端，其另一个输入端交叉接另一通道输入与门264/261的倒相输入端，同时接本通道D触发器281/284的Q输出端即互锁信号端220/230；
所述PCI从设备的写信号线116接本通道三输入与门261的一个输入和二选一MUX271的使能端，同时接桥主控器资源锁204的前置三输入与门254的倒相输入端；所述PCI从设备的数据线112接三输入与门261的第三输入端；
所述桥主控器的写信号181接本通道前置三输入与门254的输入端和二选一MUX274的使能端，所述桥主控器的数据线183接前置三输入与门254的第三输入端；该前置三输入与门254的输出端接本通道输入与门264的输入端。
该方法中使用的资源锁是包括D触发器的一位寄存器。D触发器逻辑关系清晰，能方便搭建所需外围电路。
本发明的方案可以细述如下：
如图1所示，PCI从设备101和PCI桥的主控器108都要对共享寄存器401存取数据。他们的两套总线是两个时钟域的异步信号。我们采用系统时钟100作为对资源锁寄存器201，204以及共享寄存器401访问的时钟。这样一来最大的优点就是把两个时钟域的异步信号，转换到一个时钟域来处理。因此在对资源锁寄存器和共享寄存器写操作之前，首要解决的问题是，用系统时钟100去同步从PCI从设备和PCI桥主控器输入的异步读写信号，保证每次不论是哪个设备在对资源锁寄存器，共享寄存器写操作时，都是和系统时钟保持完全的同步。实现同步的过程很简单，PCI从设备和PCI桥主控器输出的数据，地址，以及写信号用系统时钟100做两级同步，就能保证每次写操作到寄存器的总线信号都和系统时钟有严格的同步。当执行读操作时，数据从共享寄存器，资源锁寄存器返回到PCI从设备以及PCI桥主控器的数据总线上，又跨越了两个时钟域，即从系统时钟100回到各自的总线时钟域中。这样就要求从寄存器输出的数据读回到数据总线上之前，再用各自时钟域的时钟信号对返回的数据再做两级同步。经过这样处理以后，所有的读写操作在各自的时钟区域内都能保证总线上有稳定的数据。这是对寄存器读写的前提条件。
在PCI从设备和PCI桥主控器要求对共享寄存器做写操作时，还将遇到的问题是把两条总线信号转换成一条总线，再把数据写入到共享寄存器中。这里就涉及到资源锁的应用。不论是哪一方需要写共享寄存器，都必需先要对自己的资源锁寄存器加锁来实现对共享寄存器操作的独占性。由于资源锁的设计考虑了启用的本地锁能屏蔽其余所有的资源锁，所以其中一方对自己的资源锁加锁成功以后，另外一方对共享寄存器操作无效，并且每次都是用重试方式返回。图2中201是PCI从设备的资源锁寄存器，204是PCI桥主控器的资源锁寄存器。加锁的含义就是锁定当前设备对寄存器操作的所有权，是对这个一位的资源锁寄存器写入“1”来实现的。加锁操作成功以后，设备才能对共享寄存器执行正确的操作。判断对资源锁加锁操作是否成功，方法很简单。只要对资源锁写“1”之后，再读回资源锁寄存器中的数值，如果读回数值是“1”，表示加锁成功。读回为“0”加锁不成功。
加资源锁的机制可以参考电路结构图2。当PCI从设备要对共享寄存器401写操作，在PCI从设备的写信号116有效时，把“1”通过数据线112写到资源锁寄存器201，如果PCI桥主控器108已经对自己的资源锁寄存器204成功的加锁，反馈的信号230使PCI从设备写到资源锁寄存器中的数值为“0”。此时如果PCI从设备读回加锁状态为“0”，说明共享寄存器正在使用，加锁不成功。相反，如果PCI桥主控器108没有对204加锁，PCI从设备写进资源锁寄存器中的数值为“1”。这样在PCI从设备读回201中的数值时，返回为“1”。加锁成功，可以对共享寄存器操作。
同样道理，在PCI桥的主控器108对资源锁寄存器204的操作过程是受到另一资源锁寄存器201输出的反馈信号220的控制。当PCI桥主控设备写信号181有效时，把“1”通过数据线183写到资源锁寄存器204，如果PCI从设备没有对共享寄存器加锁，201输出的反馈信号220为“0”时，写入到资源锁寄存器204的数值为“1”。此时读回到PCI主控器就为“1”，加锁成功。当PCI从设备已经对资源锁201加锁成功了，其反馈信号220为“1”，表示PCI从设备已经对资源锁加锁成功，此时在反馈信号的控制下，写入到资源锁寄存器204中的数值为“0”。这样在PCI桥的主控器读204时，返回的数值就是“0”。说明共享寄存器已经在使用，加锁不成功。
假如在复位以后或者是所有的资源锁寄存器都处于没有加锁的状态，而PCI从设备和桥上的主控器双方在某一时刻同时对各自的资源锁做加锁操作时，我们规定操作的双方有固定的优先级，即其中一方的优先级高于另外一方。这样在设备的双方只有一方能成功加锁，另一方加锁不成功。在图2中，PCI从设备的优先级高于PCI桥主控器。双方的主控设备写信号116、181同时有效。根据固定优先级的设置，用从设备写信号116把主控设备写信号181的输入屏蔽，这样在写入到资源锁寄存器201中的数值是“1”，而写入到204中的数值为“0”。即PCI从设备加锁成功，而PCI桥主控器加锁不成功。
当一个设备加锁成功以后，开始对共享寄存器操作。对寄存器操作完毕，当前占用总线的设备必须做解锁操作，释放自己的资源锁寄存器，允许其它设备能够访问共享寄存器。解锁操作和加锁操作相同，只是加锁过程往寄存器中写入“1”，而解锁操作写入到资源锁的数值是“0”。两种操作的工作过程完全相同。
在实际的电路结构中，加锁的意义在于用资源锁去屏蔽PCI从设备101，PCI桥主控器108的写信号是否有效。图2中，当PCI从设备加锁成功，用资源锁的输出信号220去屏蔽主控器写信号181，输出210信号有效，保证PCI从设备能对共享寄存器操作。如当PCI桥主控器加锁成功，其资源锁204输出的反馈信号230使主控设备写信号181信号的输出有效，保证PCI桥主控器108的写信号能够对共享寄存器操作。
对资源锁寄存器的加锁流程参考图5；解锁过程类似，只是写“1”改为写“0”。
本发明所用的资源锁201、204如图3所示。D触发器284是PCI桥主控器108的资源锁寄存器，另一个D触发器281是PCI从设备101的资源锁寄存器。当PCI从设备要对201加锁操作时，写出的数据112，写信号116和PCI主控器的资源锁寄存器284提供的反馈信号230相与。如果108已经加锁成功，230为高电平，相与后输出为低电平，经过116选择输入到201的数据就是低电平，加锁不成功。相反如果108没有加锁，则230为低，经过一级与门输出的数据和112保持一致，再用116选择从与门输出的结果到D触发器281的输入端，加锁操作成功。在PCI从设备没有执行加锁操作时，写信号116无效，选择220输入到D触发器281的输入端。始终保持着寄存器中的数据。
假如PCI桥主控器108要对资源锁M做加锁操作时，写信号181，写出的数据183先经过一级固定优先级的判断电路，再和资源锁S的反馈信号220相与后，经过181的选择输入D触发器284。固定优先级是通过一个三输入与门来实现的。图中缺省是PCI从设备的优先级高于PCI桥主控器。当设备双方同时加锁操作时，写信号116和181都为高电平，在116和183，181相与后，输出为低电平，这样经过181的选择输入到284的信号也是低电平。如果只有108一方需要对204加锁，此时PCI从设备的写信号116为低电平，经过固定优先级的判断电路，116和181，183相与输出为高电平，再和D触发器281的反馈信号220相与后输出还是高电平，最后，由181选择相与后的高电平输出到D触发器284的输入端。加锁操作成功。在PCI主控器没有执行操作时，写信号181保持低电平，选择反馈信号230输入到D触发器284的输入端，寄存器中的数值保持不变。
最后再用资源锁寄存器204，201的输出信号和各自的写信号经过一级与门后输出到数据选择器400。如果PCI从设备101对D触发器281加锁成功，220输出为高电平，经过与门后，输出信号210和写信号116保持一致。当PCI主控器对D触发器284加锁成功，230输出为高电平，经过与门后，输出的信号240和181保持一致。经过图3中的电路，就实现了用资源锁对每个设备写信号的控制。
图4是实现数据选择器的电路，当资源锁S，M都没有加锁时，输出的210，240都是低电平，210和数据114相与输出为低电平，240和数据185相与输出也为低电平，只有数据150，和210，240经过三输入与门后保持不变。经过最后一级三输入或门后，数据150输出到122。当210为高电平，240为低电平时，185和240相与为低电平，150与210相与后输出为低电平，只有114经过第一级相与操作后能保持不变，最后通过三输入或门时，114能输出到122。同样道理，当210为低电平，240为高电平时，数据185能保持不变的输出到122。这样通过一级与门，和一级或门后，用210，240信号控制了输入数据的选择过程。
对资源锁寄存器加锁是对共享寄存器操作的先决条件，加锁成功以后就可以用资源锁寄存器控制的有效写信号，选择设备的总线输入信号。参考图3所示数据选择电路。当PCI从设备加锁成功以后，执行写操作，PCI从设备101的资源锁201控制其输出信号210有效，打开数据选择器400，使数据信号114能够输出到共享寄存器的输入端122。当PCI桥主控器加锁成功以后，执行写操作输出240有效，打开数据信号185的数据选择器400，使PCI桥主控器108的数据能输出到共享寄存器输入端122。如果两个设备都没有对共享寄存器操作时，就保持共享寄存器中的数值。此时PCI从设备101的输出信号210，和PCI桥主控器108的输出信号240均无效，把共享寄存器的输出端150的数值直接输出到共享寄存器的输入端122端口。
最后从PCI从设备101或者是PCI桥主控器108中输出的数据从共享寄存器的输入端122的选择输出端口，在系统时钟总线100的上升沿写入到共享寄存器中。至此异步时钟域设备对共享寄存器的写入操作执行完毕。
设备对共享寄存器的读出过程比较简单。共享寄存器中的数据可以直接从共享寄存器的输出端150输出，在PCI从设备101的读信号有效时，把数据放在数据线112上，再用PCI从设备的时钟同步以后直接输入到内部的数据总线上。同样道理在PCI桥主控器108做读操作时，数据共享寄存器的输出端150在主控器读有效时，输出到数据线183上，再用主控器的时钟同步以后，输入到内部数据总线上。这样通过时钟域的转换，就能读到稳定的寄存器数值。因此在执行读操作时，可以保证每个设备能同时读取共享寄存器中的数值。
本发明还可以做功能扩充，通过增加主控器及其配套的资源锁，用同样的反馈控制机制还可以实现3条总线或者是4条总线以至于更多路的主控器访问一个共享存储器。这样在PCI桥，多CPU工作系统和所有需要用到共享存储器访问的地方都可以使用这种高效率的电路结构。
本发明相对于现有技术的优点在于，引入资源锁寄存器取代仲裁器，并通过系统时钟进行两级同步，简化了异步时钟域对共享存储装置的访问的电路结构，实现了单时钟周期写操作和并行读写访问，降低系统开销，大大提高了PCI桥和使用共享存储装置的系统的运行效率。
Claims (3)
1.一种异步时钟域设备对共享存储装置访问的控制方法，包括时钟同步方法，总线生效的方法，以及寄存器互锁的方法，其特征在于：
在共享存储装置同多个异步时钟域设备之间分别设立资源锁，各设备对资源锁的访问有固定的优先级；每个资源锁都具有被选中后屏蔽其余资源锁的功能；将系统时钟(100)引入所述异步时钟域设备和共享存储装置；
所述方法适用于所有多设备访问共享存储装置的电路结构，并在读、写过程中分别具有以下步骤：
读共享存储装置的步骤：
α.共享存储装置将其数据送输出总线(150)；
β.至少一个访问设备读有效；
γ.输出总线(150)上的数据传送到读有效的访问设备总线上；
δ.经访问设备内部时钟同步后将该数据送内部数据总线；写共享存储装置的步骤：
A.访问设备启用资源锁；
B.本地资源锁屏蔽其余资源锁；
C.使本地资源锁输出控制信号有效并开启数据选择器(400)；
D.等待系统时钟(100)的上升沿到达时，将数据写入共享存储装置；
E.访问设备释放本地资源锁。
2.按照权利要求1所述异步时钟域设备对共享存储装置访问的控制方法，其特征在于：
本方法所涉及的资源锁是一位寄存器；
本方法所涉及的异步时钟域设备包括PCI从设备(101)和PCI桥主控器(108)，前者比后者对资源锁有较高的控制优先级；
本方法所涉及的PCI从设备(101)和PCI桥主控器(108)的本地资源锁分别是资源锁S(201)和资源锁M(204)；
本方法所涉及的共享存储装置是PCI桥内共享寄存器(401)；
所述方法在写共享存储装置的步骤A中含有下列分步骤：
a1.访问设备向本地资源锁写入数据“1”；
a2.所述访问设备读本地资源锁；
a3.判断读回的数据N，若N＝1则执行步骤B；否则转执行分步骤a1；还在步骤E中含有下列分步骤：
e1.访问设备向本地资源锁写入数据“0”。
3.按照权利要求2所述异步时钟域设备对共享存储装置访问的控制方法，其特征在于：
所述控制方法所使用的资源锁(201/204)至少两个同时使用，PCI从设备和桥主控器两个使用时，该资源锁包括一个一位D触发器(281/284)，该D触发器的时钟Q输出端同访问设备(101/108)的写信号线(116/181)分别接自己的输出与门(291/294)输入端，该与门的输出端即为资源锁(201/204)的输出端(210/240)；
所述D触发器(281/284)的D输入端接二选一MUX(271/274)的输出端，该MUX的一个输入端是输入与门(261/264)的输出端，其另一个输入端交叉接另一通道输入与门(264/261)的倒相输入端，同时接本通道D触发器(281/284)的Q输出端即互锁信号端(220/230)；
所述PCI从设备的写信号线(116)接本通道三输入与门(261)的一个输入和二选一MUX(271)的使能端，同时接桥主控器资源锁(204)的前置三输入与门(254)的倒相输入端；所述PCI从设备的数据线(112)接三输入与门(261)的第三输入端；
所述桥主控器的写信号(181)接本通道前置三输入与门(254)的输入端和二选一MUX(274)的使能端，所述桥主控器的数据线(183)接前置三输入与门(254)的第三输入端；该前置三输入与门(254)的输出端接本通道输入与门(264)的输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011074663A CN1181438C (zh) | 2001-01-18 | 2001-01-18 | 异步时钟域设备对共享存储装置访问的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011074663A CN1181438C (zh) | 2001-01-18 | 2001-01-18 | 异步时钟域设备对共享存储装置访问的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1366248A true CN1366248A (zh) | 2002-08-28 |
| CN1181438C CN1181438C (zh) | 2004-12-22 |
Family
ID=4656394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011074663A Expired - Fee Related CN1181438C (zh) | 2001-01-18 | 2001-01-18 | 异步时钟域设备对共享存储装置访问的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1181438C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100371911C (zh) * | 2003-11-07 | 2008-02-27 | 罗姆股份有限公司 | 同步存储器的控制器和电子设备 |
| CN100395680C (zh) * | 2005-05-26 | 2008-06-18 | 华为技术有限公司 | 一种异步时钟域参数的配置方法及装置 |
| CN100444131C (zh) * | 2004-03-24 | 2008-12-17 | 米克伦技术公司 | 具有仲裁分组协议的存储器仲裁系统及方法 |
| CN101329589B (zh) * | 2008-07-28 | 2011-04-27 | 北京中星微电子有限公司 | 一种低功耗读写寄存器的控制系统及方法 |
| CN101236509B (zh) * | 2007-01-30 | 2011-10-12 | 国际商业机器公司 | 用于管理锁的系统和方法 |
| CN101129033B (zh) * | 2005-02-28 | 2012-10-10 | 特克拉科技公司 | 控制对共享资源的访问的方法和系统 |
| WO2014173364A1 (zh) * | 2013-07-23 | 2014-10-30 | 中兴通讯股份有限公司 | 共享资源访问方法和装置 |
| CN106233270A (zh) * | 2014-04-29 | 2016-12-14 | 华为技术有限公司 | 共享存储器控制器及其使用方法 |
| US20170017412A1 (en) | 2015-07-13 | 2017-01-19 | Futurewei Technologies, Inc. | Shared Memory Controller And Method Of Using Same |
| CN111049566A (zh) * | 2019-11-20 | 2020-04-21 | 中国航空工业集团公司西安航空计算技术研究所 | 信息传递方法和机载lrm模块 |
-
2001
- 2001-01-18 CN CNB011074663A patent/CN1181438C/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100371911C (zh) * | 2003-11-07 | 2008-02-27 | 罗姆股份有限公司 | 同步存储器的控制器和电子设备 |
| CN100444131C (zh) * | 2004-03-24 | 2008-12-17 | 米克伦技术公司 | 具有仲裁分组协议的存储器仲裁系统及方法 |
| CN101129033B (zh) * | 2005-02-28 | 2012-10-10 | 特克拉科技公司 | 控制对共享资源的访问的方法和系统 |
| CN100395680C (zh) * | 2005-05-26 | 2008-06-18 | 华为技术有限公司 | 一种异步时钟域参数的配置方法及装置 |
| CN101236509B (zh) * | 2007-01-30 | 2011-10-12 | 国际商业机器公司 | 用于管理锁的系统和方法 |
| CN101329589B (zh) * | 2008-07-28 | 2011-04-27 | 北京中星微电子有限公司 | 一种低功耗读写寄存器的控制系统及方法 |
| WO2014173364A1 (zh) * | 2013-07-23 | 2014-10-30 | 中兴通讯股份有限公司 | 共享资源访问方法和装置 |
| CN106233270A (zh) * | 2014-04-29 | 2016-12-14 | 华为技术有限公司 | 共享存储器控制器及其使用方法 |
| CN106233270B (zh) * | 2014-04-29 | 2019-03-05 | 华为技术有限公司 | 共享存储器控制器及其使用方法 |
| US20170017412A1 (en) | 2015-07-13 | 2017-01-19 | Futurewei Technologies, Inc. | Shared Memory Controller And Method Of Using Same |
| US10353747B2 (en) | 2015-07-13 | 2019-07-16 | Futurewei Technologies, Inc. | Shared memory controller and method of using same |
| CN111049566A (zh) * | 2019-11-20 | 2020-04-21 | 中国航空工业集团公司西安航空计算技术研究所 | 信息传递方法和机载lrm模块 |
| CN111049566B (zh) * | 2019-11-20 | 2022-03-08 | 中国航空工业集团公司西安航空计算技术研究所 | 信息传递方法和机载lrm模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1181438C (zh) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
| CN102291423B (zh) | 控制物理层芯片的方法及控制电路 | |
| CA1126873A (en) | Multi-configurable cache store system | |
| US4237534A (en) | Bus arbiter | |
| EP0078389B1 (en) | Bus contention resolution in data processing apparatus having multiple independant users | |
| US5412788A (en) | Memory bank management and arbitration in multiprocessor computer system | |
| CN110109847B (zh) | Apb总线多个主设备的仲裁方法、系统及存储介质 | |
| Nowick et al. | Practical asynchronous controller design | |
| EP0432978A2 (en) | Apparatus for conditioning priority arbitration in buffered direct memory addressing | |
| CN1060166A (zh) | 共用每个周期的动态总线仲裁与授权 | |
| US7383336B2 (en) | Distributed shared resource management | |
| JPH0630094B2 (ja) | マルチプロセツサ・システム | |
| CN1181438C (zh) | 异步时钟域设备对共享存储装置访问的控制方法 | |
| US20030146073A1 (en) | Asynchronous crossbar with deterministic or arbitrated control | |
| CN101840390A (zh) | 适用于多处理器系统的硬件同步电路结构及其实现方法 | |
| US8352695B2 (en) | Selectable access rates in a memory and memory communication system | |
| Fuller et al. | Computer modules: An architecture for large digital modules | |
| US5526496A (en) | Method and apparatus for priority arbitration among devices in a computer system | |
| CN101356515A (zh) | 连接到多端口存储器的微处理器 | |
| TWI245222B (en) | Accessing configuration registers by automatically changing an index | |
| EP1588276A1 (en) | Processor array | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPH04134551A (ja) | 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第１のエージェントがサービスの必要を第２のエージェントへ知らせる方法 | |
| CN1181441C (zh) | 一种直接存储器访问控制器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: GUOMING TECHNOLOGY CO., LTD. Free format text: FORMER NAME: ZHONGXING INTEGRATED CIRCUIT DESIGN CO. LTD., SHENZHEN CITY |
|
| CP03 | Change of name, title or address |
Address after: Guangdong Shenzhen hi tech Zone, Nanshan District hi tech Zone Three, 2, three software park three Patentee after: Nationz Technologies Inc. Address before: Floor 1, technology innovation service center, nine Qilin Road, Shenzhen, Guangdong, Nanshan District Patentee before: Zhongxing Integrated Circuit Design Co., Ltd., Shenzhen City |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041222 Termination date: 20150118 |
|
| EXPY | Termination of patent right or utility model |