CN100377117C - 用于虚实地址变换及读写高速缓冲存储器的方法及装置 - Google Patents

用于虚实地址变换及读写高速缓冲存储器的方法及装置 Download PDF

Info

Publication number
CN100377117C
CN100377117C CNB2005100838630A CN200510083863A CN100377117C CN 100377117 C CN100377117 C CN 100377117C CN B2005100838630 A CNB2005100838630 A CN B2005100838630A CN 200510083863 A CN200510083863 A CN 200510083863A CN 100377117 C CN100377117 C CN 100377117C
Authority
CN
China
Prior art keywords
virtual address
random access
data
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100838630A
Other languages
English (en)
Other versions
CN1896972A (zh
Inventor
黄海林
唐志敏
范东睿
许彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CNB2005100838630A priority Critical patent/CN100377117C/zh
Publication of CN1896972A publication Critical patent/CN1896972A/zh
Application granted granted Critical
Publication of CN100377117C publication Critical patent/CN100377117C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种用于处理器中将虚拟地址转换为物理地址及读写高速缓冲存储器的方法及装置。本发明利用局部性原理，一方面将需要变换成物理地址的虚拟地址同虚拟地址历史记录相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器的随机存储器部分，减少了对翻译后援缓冲器中随机存储器的访问次数；同时如果虚拟地址进一步与虚拟地址历史记录同属于一个高速缓冲存储器行，则不访问高速缓冲存储器的随机存储器部分，而是直接对高速缓冲存储器行缓冲区进行读写操作。这样显著减少对翻译后援缓冲器和高速缓冲存储器中随机存储器的访问次数，从而同时降低了翻译后援缓冲器和高速缓冲存储器的功耗，而又不会降低处理器的性能。

Description

用于虚实地址变换及读写高速缓冲存储器的方法及装置
技术领域
本发明涉及用于处理器中虚实地址变换及读写高速缓冲存储器的方法及装置。
背景技术
在虚拟存储系统中，当处理器产生一个访问请求时，一方面通过翻译后援缓冲器(Translation Lookaside Buffer，简称TLB)将虚拟地址转换成物理地址，另一方面同时访问片内高速缓冲存储器，并对翻译后援缓冲器转换出来的物理地址与从高速缓冲存储器读出的标签(TAG)物理地址进行比较，如果二者匹配，则高速缓冲存储器命中并返回访存结果；如果在翻译后援缓冲器中找不到对应虚拟地址的表项，则产生例外并控制处理器进入到例外处理程序；如果在翻译后援缓冲器中找到对应虚拟地址的表项但在高速缓冲存储器中不命中，则需要从主存中读取相应的物理块进行替换。
为了加速将虚拟地址转换为物理地址，在处理器的存储器管理部件中设立了翻译后援缓冲器，翻译后援缓冲器中存储各个逻辑页地址和物理页地址的表项，并且建立起两者的映射关系，这样在处理器内部就可以完成从虚拟地址到物理地址的映射过程，加速从虚拟地址到物理地址的变换。
由于处理器与存储器之间的速度差距变得越来越大，访存速度成为约束处理器性能进一步提高的瓶颈，为了填补处理器与主存之间巨大的速度差距，在处理器和主存之间引入了高速缓冲存储器，高速缓冲器存放处理器经常访问的指令或者数据，从而可以加快处理器的访存速度。
翻译后援缓冲器通常由两部分组成，一部分是存储页表虚拟地址并同访问的虚拟地址进行全相连比较的相联存储器(Content Addressable Memory，简称CAM)，另一部分是存储物理地址页表项，通过索引查找的随机存储器(RAM)。当一个虚拟地址访问翻译后援缓冲器时，先并行地在相联存储器中查找与当前虚拟地址匹配的虚拟页表项，查到后，根据查到位置的索引访问随机存储器，得到虚拟地址对应的物理页表项。
高速缓冲存储器通常由并行工作的两部分随机存储器组成，一部分存放最近经常访问的物理块指令或者数据，用来向处理器提供指令或者数据；另一部分存放对应物理块的物理地址，用来判断处理器访存请求是否在高速缓冲存储器中命中。
这样，当处理器产生一个访存请求时，一方面通过翻译后援缓冲器转换产生物理地址，另一方面通过高速缓冲存储器读出标签物理地址和数据，如果命中则可以返回访存结果；由于局部性，高速缓冲存储器可以提供很高的命中率，因而可以大大提高处理器的性能。参见文献1：CACHE结构与设计，齐家月，《微型机与应用》1995年第4期；和文献2：CACHE技术及其实现，汪士宽，桂林电子工业学院学报，第15卷，第1、2期，1995年6月。
然而，在现有技术的处理器中，对于每次访存请求，都需要访问一次翻译后援缓冲器和高速缓冲存储器中的随机存储器，因此消耗了比较多的功耗。而本发明利用局部性原理，可以大大减少对翻译后援缓冲器和高速缓冲存储器中随机存储器的访问次数，有效地降低了访存部件以及整个处理器的功耗。
发明内容
本发明的目的是克服现有技术的不足，从而提供一种能够降低翻译后援缓冲器和高速缓冲存储器电路的功耗，同时不影响处理器的性能的虚实地址变换以及读写高速缓冲存储器的方法及装置。
为了达到上述目的，本发明采取的技术方案如下：
用于虚实地址变换及读写高速缓冲存储器的方法，包括以下步骤：
a)指令/数据翻译后援缓冲器将此次取指/数据访问的虚拟地址与取指/数据虚拟地址历史记录相比较，判断是否属相同页表或可直接映射空间？如果是，则不再访问指令/数据翻译后援缓冲器的随机存储器，并执行下一步骤b)；如果否，执行步骤d)；
b)进一步判断取指/数据访问的虚拟地址与取指/数据虚拟地址历史记录是否在同一个高速缓冲存储器行中？如果是，则不再访问高速缓冲存储器的随机存储器，直接对高速缓冲存储器行缓冲区进行读写操作，并执行步骤e)；如果否，执行下一步；
c)进一步判断取指/数据访问虚拟地址是否是经过高速缓冲存储器的地址空间？如果是，则读取高速缓冲存储器并用读出值更新高速缓冲存储器行缓冲区，并执行步骤e)；如果否，则直接访问主存，不更新高速缓冲存储器行缓冲区，然后执行步骤e)；
d)以普通方式进行虚实地址转换并读写高速缓冲存储器，同时将从高速缓冲存储器中读出的指令/数据更新到指令/数据高速缓冲存储器行缓冲区中；并执行下一步骤e)；
e)返回取指结果/数据访问结果；
在上述方案中，在所述步骤d)中，所述虚实地址转换以及读写高速缓冲存储器的普通方式主要包括如下操作：指令/数据翻译后援缓冲器根据取指/数据访问虚拟地址查询随机存储器，读出相应的物理地址；同时指令/数据高速缓冲存储器根据取指/数据访问虚拟地址的低位地址访问相应的随机存储器，读出相应位置的标签物理地址和物理块数据值。
用于虚实地址变换与读写高速缓冲存储器的装置，如图2虚线框内所示，包括：
一用于存放虚拟地址并根据虚拟地址进行散列变换产生索引的相联存储器21；
一第一随机存储器22，所述相联存储器21产生的索引作为该第一随机存储器22的地址来读取虚拟地址对应的页表项；
一第二随机存储器27，用于存储标签物理地址；
一第三随机存储器28，用于存储物理块内容；
其特征在于，还包括：
一第三判断电路23，与所述第一随机存储器22相连接；
一虚拟地址历史记录寄存器24，与第一判断电路25、所述第一随机存储器22顺序连接，所述虚拟地址历史记录寄存器24的地址历史记录与虚拟地址在所述第一判断电路25进行判断，产生的信号作为所述第一随机存储器22的使能信号；
第二判断电路26与所述虚拟地址历史记录寄存器24、第二随机存储器27、第三随机存储器28、三选一电路210分别连接；所述虚拟地址历史记录寄存器24的地址历史记录与虚拟地址在所述第二判断电路26进行判断，产生的信号作为第二随机存储器27和第三随机存储器28的使能信号；虚拟地址的低位作为第二随机存储器27和第三随机存储器28的地址，读取对应地址物理块的标签物理地址和数值；
所述第二随机存储器27和所述第一随机存储器22都与所述第三判断电路23连接；由所述第三判断电路23产生取指操作或数据访问操作是否命中的信号；
所述第三随机存储器28分别与高速缓冲存储器行缓冲区29和三选一电路210连接；
所述第二判断电路26、所述第三判断电路23、所述高速缓冲存储器行缓冲区29、主存空间211分别与三选一电路210连接，由三选一电路210选择第三随机存储器28读出的值、高速缓冲存储器行缓冲区29的值或者直接访问处理器主存211的结果作为最终的结果。
在上述技术方案中，该装置结合前述的虚实地址变换以及读写高速缓冲存储器的方法，可以进行取指操作或数据访问操作。
与现有技术相比，本发明的有益效果在于：
本发明利用局部性原理，一方面将需要变换成物理地址的虚拟地址同虚拟地址历史记录相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器的随机存储器部分，减少了对翻译后援缓冲器中随机存储器的访问次数；同时如果虚拟地址进一步与虚拟地址历史记录同属于一个高速缓冲存储器行，则不访问高速缓冲存储器的随机存储器部分，而是直接对高速缓冲存储器行缓冲区进行读写操作。这样通过将取指虚拟地址/数据虚拟地址与取指虚拟地址历史记录/数据虚拟地址历史记录相比较，可以同时显著减少对翻译后援缓冲器和高速缓冲存储器中随机存储器的访问次数，从而同时降低了翻译后援缓冲器和高速缓冲存储器的功耗，而又不会降低处理器的性能。
附图说明
图1表示本发明的虚实地址变换以及读写高速缓冲存储器的方法的流程图；
图2表示本发明的虚实地址变换以及读写高速缓冲存储器的装置电路框图；
图3表示本发明的对于取指操作的虚实地址变换以及读写高速缓冲存储器装置框图；
图4表示本发明的对于数据访问操作的虚实地址变换以及读写高速缓冲存储器装置框图；
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细描述：
本发明的目的是改进从虚拟地址到物理地址变换以及读写高速缓冲存储器的过程，可以同时降低翻译后援缓冲器电路和高速缓冲存储器电路的功耗，同时还不影响处理器的性能。
如图1所示，用于从虚拟地址向物理地址变换以及读写高速缓冲存储器的方法，包括以下步骤：
步骤1，指令/数据翻译后援缓冲器将此次取指/数据的虚地址同取指/数据访问虚拟地址历史记录相比较，判断是否属相同页表或可直接映射空间？如果是，执行步骤2，如果否，执行步骤8。
步骤2，控制访问使能信号，不再访问指令/数据翻译后援缓冲器的随机存储器，并执行下一步骤3。
步骤3，进一步判断取指/数据访问的虚拟地址与取指/数据虚拟地址历史记录是否在同一个高速缓冲存储器行中？如果是，执行步骤4，如果否，执行步骤5；
步骤4，控制访问使能信号，不再访问指令/数据高速缓冲存储器的随机存储器，直接对高速缓冲存储器行缓冲区进行读写操作，并执行步骤9；
步骤5，进一步判断取指/数据访问虚拟地址是否是经过高速缓冲存储器的地址空间？如果是，执行步骤6；如果否，执行步骤7；
步骤6，读取高速缓冲存储器，并用读出值更新高速缓冲存储器行缓冲区，并执行步骤9；
步骤7，直接访问主存，并且不更新高速缓冲存储器行缓冲区，并执行步骤9；
步骤8，指令/数据翻译后援缓冲器根据虚拟地址访问随机存储器，读出相应的物理地址；同时指令/数据高速缓冲存储器根据指令/数据访问虚拟地址的低位地址访问相应随机存储器，读出标签物理地址和物理块内容；并将本次取指/数据访问虚拟地址保存到取指/数据虚拟地址历史记录寄存器中，以及将读出的指令/数据高速缓冲存储器行的内容保存到指令/数据高速缓冲存储器行缓冲区中；并执行步骤9；
步骤9，返回取指结果/数据访问结果；
下面结合图3和图4详细说明对应图1中示出方法的本发明实施例的装置。
如图2中虚线框内所示，对于取指操作，虚实地址变换以及读写高速缓冲存储器的装置包括：取指相联存储器31，取指第一随机存储器32，取指第三判断电路33，取指虚拟地址历史记录寄存器34，取指第一判断电路35，取指第二判断电路36，取指第二随机存储器37，取指第三随机存储器38，取指高速缓冲存储器行缓冲区39，取指三选一电路310。
取指第一相联存储器31用于保存页表项虚拟地址并与当前取指虚拟地址进行比较给出索引，取指第一随机存储器32用于存放页表项并输出物理地址，取指第三判断电路33用于对页表物理地址与标签物理地址进行比较判断并给出是否命中的信号，取指虚拟地址历史记录寄存器34用于保存上次成功访问的取指虚拟地址历史记录，取指第一判断电路35用于判断本次取指虚拟地址是否与取指虚拟地址历史记录位于同一页或者是否在直接映射空间，取指第二判断电路36用于判断本次取指虚拟地址是否与取指虚拟地址历史记录位于同一高速缓冲存储器行中或者是否在不经过高速缓冲存储器的空间中，取指第二随机存储器37用于存储指令物理块的标签物理地址，取指第三随机存储器38用于存储指令物理块的指令，取指高速缓冲存储器行缓冲区39用于保存对应于取指虚拟地址历史记录的指令高速缓冲存储器行的指令内容，取指三选一电路310用于选择指令高速缓冲存储器读出的指令、取指高速缓冲存储器行缓冲区读出的指令或者直接访问主存的结果作为最终的取指输出，处理器主存211用于存放程序和数据，并可以用直接访问方式进行访问。
如图3中虚线框内所示，对于数据访问操作，虚实地址变换以及读写高速缓冲存储器的装置包括数据相联存储器41，数据第一随机存储器42，数据第三判断电路43，数据虚拟地址历史记录44，数据第一判断电路45，数据第二判断电路46，数据第二随机存储器47，数据第三随机存储器48，数据高速缓冲存储器行缓冲区49，数据三选一电路410。
数据第一相联存储器41用于保存页表项虚拟地址并与当前数据访问虚拟地址进行比较给出索引，数据第一随机存储器42用于存放页表项并输出物理地址，数据第三判断电路43用于对页表物理地址与标签物理地址进行比较判断并给出是否命中的信号，数据虚拟地址历史记录寄存器44用于保存上次成功访问的数据访问虚拟地址历史记录，数据第一判断电路45用于判断本次数据访问虚拟地址是否与数据访问虚拟地址历史记录位于同一页或者是否在直接映射空间，数据访问第二判断电路46用于判断本次数据访问虚拟地址是否与数据访问虚拟地址历史记录位于同一高速缓冲存储器行中或者是否在不经过高速缓冲存储器的空间中，数据第二随机存储器47用于存储数据物理块的标签物理地址，数据第三随机存储器48用于存储数据物理块的数据，数据高速缓冲存储器行缓冲区49用于保存对应于数据访问虚拟地址历史记录的数据高速缓冲存储器行的数据内容，数据三选一电路410用于选择数据高速缓冲存储器读出的数据、数据高速缓冲存储器行缓冲区读出的数据或者直接访问主存的结果作为最终的数据访问结果输出，处理器主存411用于存放程序和数据，并可以用直接访问方式进行访问。
取指第三判断电路33为指令高速缓冲存储器是否命中比较电路，用于比较指令翻译后援缓冲器产生的页表物理地址与指令高速缓冲存储器产生的标签物理地址，根据比较结果产生指令高速缓冲存储器是否命中信号；所述数据访问第三比较43为数据高速缓冲存储器是否命中比较电路，用于比较数据翻译后援缓冲器产生的页表物理地址与数据高速缓冲存储器产生的标签物理地址，根据比较结果产生数据高速缓冲存储器是否命中信号。
取指高速缓冲存储器行缓冲区39用于保存对应于指令虚拟地址历史记录的指令物理块指令值；数据高速缓冲存储器行缓冲区49用于保存对应于数据虚拟地址历史记录的数据物理块数据值。
取指三选一电路310用于选择取指第三随机存储器38读出的指令、指令高速缓冲存储器行缓冲区39的指令或者直接访问主存211的结果作为最终的取指结果；所述数据三选一电路410用于选择数据第三随机存储器48读出的数据、数据高速缓冲存储器行缓冲区49的数据或者直接访问主存411的结果作为最终的数据访问结果。
所述取指第一随机存储器32用于存放取指虚实地址转换的页表项，取指第二随机存储器37用于存放指令物理块的标签物理地址，取指第三随机存储器38用于存放指令物理块的指令值；所述数据第一随机存储器42用于存放数据访问虚实地址转换的页表项，数据第二随机存储器47用于存放数据物理块的标签物理地址，数据第三随机存储器48用于存放数据物理块的数据值。
本实施例中，取指相联存储器31与数据访问相联存储器41可以是分离的，也可以是公用的；取指第一随机存储器32和数据第一随机存储器42可以是分离的，也可以是公用的；上述二者是分离或者公用不影响本装置的操作与实现。
本装置所用到的电路都可以从各芯片代工厂(如中芯国际集成电路制造公司、台湾积体电路制造股份有限公司)公开提供的标准单元库中得到。
由上述可知，本发明的优点是通过将取指/数据访问虚拟地址与取指虚拟地址历史记录/数据访问虚拟地址历史记录相比较，可以同时明显减少对指令/数据翻译后援缓冲器和指令/数据高速缓冲存储器中的随机存储器的访问量，因而可以同时有效降低翻译后援缓冲器和高速缓冲存储器的功耗，同时又不会对处理器性能产生不利影响。
最后应说明的是：以上实施例仅用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。

Claims (3)

1.用于虚实地址变换及读写高速缓冲存储器的方法，包括以下步骤：
a)指令/数据翻译后援缓冲器将此次取指/数据访问的虚拟地址与取指/数据虚拟地址历史记录相比较，判断是否属相同页表或可直接映射空间？如果是，则不再访问指令/数据翻译后援缓冲器的随机存储器，并执行下一步骤b)；如果否，执行步骤d)；
b)进一步判断取指/数据访问的虚拟地址与取指/数据虚拟地址历史记录是否在同一个高速缓冲存储器行中？如果是，则不再访问高速缓冲存储器的随机存储器，直接对高速缓冲存储器行缓冲区进行读写操作，并执行步骤e)；如果否，执行下一步；
c)进一步判断取指/数据访问虚拟地址是否是经过高速缓冲存储器的地址空间？如果是，则读取高速缓冲存储器并用读出值更新高速缓冲存储器行缓冲区，并执行步骤e)；如果否，则直接访问主存，不更新高速缓冲存储器行缓冲区，然后执行步骤e)；
d)以普通方式进行虚实地址转换并读写高速缓冲存储器，同时将从高速缓冲存储器中读出的指令/数据更新到指令/数据高速缓冲存储器行缓冲区中；并执行下一步骤e)；
e)返回取指结果/数据访问结果；
2.根据权利要求1所述的用于虚实地址变换及读写高速缓冲存储器的方法，其特征在于，在所述步骤d)中，所述虚实地址转换以及读写高速缓冲存储器的普通方式主要包括如下操作：指令/数据翻译后援缓冲器根据取指/数据访问虚拟地址查询随机存储器，读出相应的物理地址；同时指令/数据高速缓冲存储器根据取指/数据访问虚拟地址的低位地址访问相应的随机存储器，读出相应位置的标签物理地址和物理块数据值。
3.用于虚实地址变换与读写高速缓冲存储器的装置，包括：
一用于存放虚拟地址并根据虚拟地址进行散列变换产生索引的相联存储器(21)；
一第一随机存储器(22)，所述相联存储器(21)产生的索引作为该第一随机存储器(22)的地址来读取虚拟地址对应的页表项；
一用于存储标签物理地址的第二随机存储器(27)；
一用于存储物理块内容第三随机存储器(28)；
其特征在于，还包括：
一第三判断电路(23)，与所述第一随机存储器(22)相连接；
一虚拟地址历史记录寄存器(24)，与第一判断电路(25)、所述第一随机存储器(22)顺序连接，所述虚拟地址历史记录寄存器(24)的地址历史记录与虚拟地址在所述第一判断电路(25)进行判断，产生的信号作为所述第一随机存储器(22)的使能信号；
第二判断电路(26)与所述虚拟地址历史记录寄存器(24)、第二随机存储器(27)、第三随机存储器(28)、三选一电路(210)分别连接；所述虚拟地址历史记录寄存器(24)的地址历史记录与虚拟地址在所述第二判断电路(26)进行判断，产生的信号作为第二随机存储器(27)和第三随机存储器(28)的使能信号；虚拟地址的低位作为第二随机存储器(27)和第三随机存储器(28)的地址，读取对应地址物理块的标签物理地址和数值；
所述第二随机存储器(27)和所述第一随机存储器(22)都与所述第三判断电路(23)连接；
所述第三随机存储器(28)分别与高速缓冲存储器行缓冲区(29)和三选一电路(210)连接；
所述第二判断电路(26)、所述第三判断电路(23)、所述高速缓冲存储器行缓冲区(29)、主存空间(211)分别与三选一电路(210)连接，由三选一电路(210)选择第三随机存储器(28)读出的值、高速缓冲存储器行缓冲区(29)的值或者直接访问处理器主存(211)的结果作为最终的结果。
CNB2005100838630A 2005-07-14 2005-07-14 用于虚实地址变换及读写高速缓冲存储器的方法及装置 Active CN100377117C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100838630A CN100377117C (zh) 2005-07-14 2005-07-14 用于虚实地址变换及读写高速缓冲存储器的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100838630A CN100377117C (zh) 2005-07-14 2005-07-14 用于虚实地址变换及读写高速缓冲存储器的方法及装置

Publications (2)

Publication Number Publication Date
CN1896972A CN1896972A (zh) 2007-01-17
CN100377117C true CN100377117C (zh) 2008-03-26

Family

ID=37609501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100838630A Active CN100377117C (zh) 2005-07-14 2005-07-14 用于虚实地址变换及读写高速缓冲存储器的方法及装置

Country Status (1)

Country Link
CN (1) CN100377117C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104598398A (zh) * 2010-05-11 2015-05-06 高通股份有限公司 使用用于转换并存储数据值的指令来配置替代存储器存取代理
US9678889B2 (en) 2013-12-23 2017-06-13 Arm Limited Address translation in a data processing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246452B (zh) 2007-02-12 2010-12-15 国际商业机器公司 执行快速的mmu模拟的方法和装置、以及全系统模拟器
US8677098B2 (en) * 2008-01-11 2014-03-18 International Business Machines Corporation Dynamic address translation with fetch protection
CN102054192B (zh) * 2009-10-27 2016-01-20 中兴通讯股份有限公司 一种电子标签的信息存储方法及装置
US9501418B2 (en) * 2014-06-26 2016-11-22 HGST Netherlands B.V. Invalidation data area for cache
US10324858B2 (en) * 2017-06-12 2019-06-18 Arm Limited Access control
CN107195159B (zh) * 2017-07-13 2019-05-17 蚌埠依爱消防电子有限责任公司 一种消防报警系统和消防报警系统的巡检方法
CN112416436B (zh) * 2020-12-02 2023-05-09 海光信息技术股份有限公司 信息处理方法、信息处理装置和电子设备
CN117331854B (zh) * 2023-10-11 2024-04-30 上海合芯数字科技有限公司 缓存处理方法、装置、电子设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312237A (ja) * 2001-04-11 2002-10-25 Toshiba Corp プロセッサ
CN1547126A (zh) * 2003-12-04 2004-11-17 中国科学院计算技术研究所 一种发起方触发的远程内存访问操作虚实地址转换方法
US20040260907A1 (en) * 2003-04-11 2004-12-23 Sony Corporation Information processing apparatus and method, storage medium, program and imaging apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312237A (ja) * 2001-04-11 2002-10-25 Toshiba Corp プロセッサ
US20040260907A1 (en) * 2003-04-11 2004-12-23 Sony Corporation Information processing apparatus and method, storage medium, program and imaging apparatus
CN1547126A (zh) * 2003-12-04 2004-11-17 中国科学院计算技术研究所 一种发起方触发的远程内存访问操作虚实地址转换方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Cache 中 TLB 的设计及优化. 孙宏，薛俊，凌青.苏州大学学报（自然科学版），第21卷第1期. 2005 *
高性能微处理器 TLB 的优化设计. 陈海燕，邓让钰，邢座程.国防科技大学学报，第26卷第4期. 2004 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104598398A (zh) * 2010-05-11 2015-05-06 高通股份有限公司 使用用于转换并存储数据值的指令来配置替代存储器存取代理
CN104598398B (zh) * 2010-05-11 2017-10-31 高通股份有限公司 使用用于转换并存储数据值的指令来配置替代存储器存取代理
US9678889B2 (en) 2013-12-23 2017-06-13 Arm Limited Address translation in a data processing apparatus

Also Published As

Publication number Publication date
CN1896972A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
CN100377117C (zh) 用于虚实地址变换及读写高速缓冲存储器的方法及装置
CN102498477B (zh) Tlb预取
Jevdjic et al. Unison cache: A scalable and effective die-stacked DRAM cache
CN103246613B (zh) 缓存装置及用于缓存装置的缓存数据获取方法
CN100517274C (zh) 高速缓冲存储器及其控制方法
US20080052488A1 (en) Method for a Hash Table Lookup and Processor Cache
US6427188B1 (en) Method and system for early tag accesses for lower-level caches in parallel with first-level cache
US9418011B2 (en) Region based technique for accurately predicting memory accesses
CN112558889B (zh) 一种基于SEDRAM的堆叠式Cache系统、控制方法和Cache装置
US6356990B1 (en) Set-associative cache memory having a built-in set prediction array
KR100395756B1 (ko) 캐쉬 메모리 및 이를 이용하는 마이크로 프로세서
CN104166634A (zh) 一种固态盘系统中的映射表缓存管理方法
CN100392623C (zh) 用于从地址高速缓存去除条目的方法和设备
CN101617298A (zh) 用于dma、任务终止和同步操作的缓存一致保持
Quan et al. Prediction table based management policy for STT-RAM and SRAM hybrid cache
US6240489B1 (en) Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system
CN110795363A (zh) 一种存储介质的热页预测方法和页面调度方法
US7461212B2 (en) Non-inclusive cache system with simple control operation
CN115509959A (zh) 处理系统、控制方法、芯片及计算机可读存储介质
CN100414518C (zh) 改进的虚拟地址变换方法及其装置
CN101930344B (zh) 确定链接数据储存器中存储和重写的项目的数据存储协议
US20070266199A1 (en) Virtual Address Cache and Method for Sharing Data Stored in a Virtual Address Cache
CN111124954B (zh) 一种两级转换旁路缓冲的管理装置及方法
WO2006040689A1 (en) Implementation and management of moveable buffers in cache system
Tan et al. APMigration: Improving performance of hybrid memory performance via an adaptive page migration method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract fulfillment period: 2009.12.16 to 2028.12.31

Contract record no.: 2010990000062

Denomination of invention: Method and device for converting virtual address, reading and writing high-speed buffer memory

Granted publication date: 20080326

License type: exclusive license

Record date: 20100128

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.12.16 TO 2028.12.31; CHANGE OF CONTRACT

Name of requester: BEIJING LOONGSON TECHNOLOGY SERVICE CENTER CO., LT

Effective date: 20100128

EC01 Cancellation of recordation of patent licensing contract

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2010990000062

Date of cancellation: 20141231

EM01 Change of recordation of patent licensing contract

Change date: 20141231

Contract record no.: 2010990000062

Assignee after: Longxin Zhongke Technology Co., Ltd.

Assignee before: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20070117

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Denomination of invention: Method and device for converting virtual address, reading and writing high-speed buffer memory

Granted publication date: 20080326

License type: Common License

Record date: 20150211

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200820

Address after: 100095, Beijing, Zhongguancun Haidian District environmental science and technology demonstration park, Liuzhou Industrial Park, No. 2 building

Patentee after: LOONGSON TECHNOLOGY Corp.,Ltd.

Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No.

Patentee before: Institute of Computing Technology, Chinese Academy of Sciences

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Date of cancellation: 20200928

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd.