DE112011105644T5

DE112011105644T5 - Ladungssparende Power-Gate-Vorrichtung und Verfahren

Info

Publication number: DE112011105644T5
Application number: DE112011105644.3T
Authority: DE
Inventors: Norbert Unger; Shai Rotem; Michael Zelikson
Original assignee: Intel Corp
Current assignee: Tahoe Research Ltd
Priority date: 2011-09-23
Filing date: 2011-09-23
Publication date: 2014-08-28
Also published as: WO2013043199A1; CN103959648B; TW201628339A; TWI578701B; TWI514766B; US20130293282A1; CN103959648A; TW201325090A; US10536139B2; US20180241384A1; US9966940B2

Abstract

Eine Power-Gate-Schaltung beinhaltet einen Power-Gate-Transistor, der zum Schalten betriebsfähig ist, um während eines Ruhemodus eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln, und um während eines vollen Betriebsmodus die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln. Ein Teil der Ladung, die an einem Gate-Anschluss des Power-Gate-Transistors gespeichert wird und andernfalls beim Einschalten des Power-Gate-Transistors zur Erde abgeleitet würde, wird zu der Schiene der zweiten Versorgungsspannung des logischen Blocks geleitet. Ein Teil der Ladung auf der Schiene der zweiten Versorgungsspannung wird benutzt, um den Gate-Anschluss des Power-Gate-Transistors zu laden, um den Power-Gate-Transistor zu deaktivieren, wenn der logische Block in den Ruhemodus geht. Auf beide Weisen wird auf Grund der Ladungsrückführung und der Fähigkeit, die Power-Gate-Schaltung sogar in Fällen zu ermöglichen, in denen die Dauer des Ruhemodus kurz sein kann, Energie gespart.

Description

TECHNISCHES GEBIET
Diese Offenbarung betrifft elektronische Schaltungen im Allgemeinen. Insbesondere, jedoch nicht ausschließlich, betrifft die vorliegende Offenbarung eine Power-Gate-Schaltung.
INFORMATIONEN ZUM STAND DER TECHNIK
Power-Gate-Techniken umfassen generell das Ausschalten oder Reduzieren von Spannung, die einer bestimmten elektronischen Schaltungskomponente(n) zugeführt wird, wenn solch(e) eine elektronische(n) Komponente(n) nicht in Gebrauch ist (sind), wie z. B. in einem Schlaf- oder Bereitschaftsmodus oder sonstigen Ruhemodus.
Einige Power-Gating-Techniken stellen einen Transistor zwischen einem Hauptstromnetz (wie z. B. einer Vcc-Versorgungsspannung) und dem Stromnetz (VccG- oder abhängige Vcc-Versorgungsspannung) eines logischen Blocks oder anderen Verbrauchers, der die elektronische(n) Komponente(n) aufweist, bereit. Der Transistor wird so als Power-Gate-Transistor betrieben, dass der Power-Gate-Transistor als Schalter betrieben wird, der die Vcc-Versorgungsspannung während eines vollen/normalen Betriebsmodus mit der VccG-Versorgungsspannung koppelt, um so den Vcc-Spannungspegel dem logischen Block zuzuführen, und der Transistor die Vcc-Versorgungsspannung von der VccG-Versorgungsspannung während des Ruhemodus entkoppelt, um so den Energieverbrauch oder Verluststromverbrauch zu senken.
Der Power-Gate-Transistor ist jedoch häufig groß, und somit verbrauchen das Ausschalten (um die Vcc-Versorgungsspannung von der VccG-Versorgungsspannung zu entkoppeln) und das Einschalten (um die Vcc-Versorgungsspannung mit der VccG-Versorgungsspannung zu koppeln) des Power-Gate-Transistors selbst Energie. Demzufolge kann, wenn der Ruhemodus von kurzer Dauer ist und der Power-Gate-Transistor für einen kurzen Zeitraum (während des Ruhemodus) aus- und anschließend wieder eingeschaltet wird, die Energie, die zum Aus- und Einschalten des Power-Gate-Transistors verbraucht wird, größer sein als die Verluststromeinsparungen. Zur Senkung des Energieverbrauchs wird bei einigen herkömmlichen Power-Gating-Techniken auf die Verwendung des Power-Gate-Transistors während kurzer Ruhephasen verzichtet.
Folglich kann das Aus- und Einschalten von Power-Gate-Transistoren deren Nutzeffekt verringern und deren Gebrauch einschränken.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Nichteinschränkende und nichterschöpfende Ausführungsformen werden unter Bezugnahme auf die folgenden Figuren beschrieben, wobei sich, sofern nicht anders angegeben, in den gesamten Ansichten gleiche Bezugszeichen auf gleiche Teile beziehen.
1 veranschaulicht eine Power-Gate-Schaltung, die einen Power-Gate-Transistor gemäß einer Ausführungsform aufweist.
2 veranschaulicht Signaldiagramme, die zu einem ersten Zustand des Power-Gate-Transistors gemäß einer Ausführungsform gehören.
3 veranschaulicht Signaldiagramme, die zu einem zweiten Zustand des Power-Gate-Transistors gemäß einer Ausführungsform gehören.
4 ist ein Blockdiagramm, das ein beispielhaftes Computersystem veranschaulicht, das zur praktischen Anwendung der offenbarten Power-Gate-Schaltung/des Verfahrens verschiedener Ausführungsformen geeignet ist.
AUSFÜHRLICHE BESCHREIBUNG
Hierin werden Ausführungsformen eines Verfahrens und einer Vorrichtung zum Bereitstellen von Power-Gate-Fähigkeit beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten angegeben, um für ein gründliches Verständnis von Ausführungsformen zu sorgen. Die Ausführungsformen können ohne eine oder mehrere der spezifischen Einzelheiten oder mit anderen Verfahren, Komponenten, Materialien usw. praktisch umgesetzt werden. In anderen Fällen sind wohlbekannte Strukturen, Materialien oder Vorgänge nicht gezeigt oder ausführlich beschrieben, um eine Verschleierung von Gesichtspunkten der Ausführungsformen zu verhindern.
Verweise in dieser gesamten Beschreibung auf „eine Ausführungsform” bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder ein Charakteristikum, das in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform enthalten ist. Somit beziehen sich die Verwendungen des Ausdrucks „in einer Ausführungsform” an verschiedenen Stellen in dieser gesamten Beschreibung nicht notwendigerweise alle auf dieselbe Ausführungsform. Des Weiteren können die bestimmten Merkmale, Strukturen oder Charakteristika auf jegliche geeignete Weise in einer oder mehreren Ausführungsformen kombiniert sein.
Eine Ausführungsform stellt eine Power-Gate-Schaltung bereit, der einen Power-Gate-Transistor beinhaltet, der zum Schalten betriebsfähig ist, um während eines Ruhemodus eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln und um während eines vollen Betriebsmodus die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln. Ein Teil der Ladung, die an einem Gate-Anschluss des Power-Gate-Transistors gespeichert ist und andernfalls beim Einschalten des Power-Gate-Transistors zur Erde abgeleitet worden wäre, wird zu der Schiene der zweiten Versorgungsspannung des logischen Blocks geleitet. Beim Ausschalten des Power-Gate-Transistors wird ein Teil der Ladung auf der Schiene der zweiten Versorgungsspannung zum Laden des Gate-Anschlusses des Power-Gate-Transistors benutzt, um den Power-Gate-Transistor zu deaktivieren, wenn der logische Block in den Ruhemodus geht. Auf beide Weisen wird auf Grund der Ladungsrückgewinnung, die die Benutzung der Power-Gate-Schaltung sogar in Fällen ermöglicht, in denen die Dauer des Ruhemodus kurz sein kann, Energie gespart.
Eine Ausführungsform stellt eine Vorrichtung bereit, die einen Power-Gate-Transistor, der zum Übergang in einen ersten Zustand ausgestaltet ist, um eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln, und zum Übergang in einen zweiten Zustand ausgestaltet ist, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln, und einen Schalter beinhaltet, der mit einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist; wobei für den ersten Zustand der Schalter auf ein Signal zum Schließen reagieren kann und anschließend auf das Signal zum Öffnen reagieren kann; und wobei für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren kann und anschließend auf das Signal zum Öffnen reagieren kann.
Gemäß einer Ausführungsform der Vorrichtung kann für den ersten Zustand der Schalter auf das Signal zum Schließen reagieren, um zu ermöglichen, dass Ladung von der zweiten Versorgungsspannung zu dem Steueranschluss des Power-Gate-Transistors fließt, und kann für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren, um zu ermöglichen, dass Ladung von dem Steueranschluss des Power-Gate-Transistors zu der zweiten Versorgungsspannung fließt.
Gemäß einer Ausführungsform der Vorrichtung beinhaltet der Power-Gate-Transistor einen p-leitenden Transistor.
Gemäß einer Ausführungsform der Vorrichtung weist der Power-Gate-Transistor einen ersten Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist, einen zweiten Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, und einen dritten Anschluss auf, welcher der Steueranschluss ist.
Gemäß einer Ausführungsform beinhaltet die Vorrichtung ferner: einen ersten Transistor, der einen ersten Anschluss aufweist, der mit der ersten Versorgungsspannung gekoppelt ist, einen zweiten Anschluss, der mit dem dritten Anschluss des Power-Gate-Transistors gekoppelt ist, und einen dritten Anschluss, der gekoppelt ist, um ein erstes Signal zu empfangen; und einen zweiten Transistor, der einen ersten Anschluss aufweist, der mit dem zweiten Anschluss des ersten Transistors und dem dritten Anschluss des Power-Gate-Transistors gekoppelt ist, einen zweiten Anschluss, der mit Erde gekoppelt ist, und einen dritten Anschluss, der gekoppelt ist, um ein zweites Signal zu empfangen.
Gemäß einer Ausführungsform der Vorrichtung ist das Signal, auf das der Schalter reagieren kann, ein drittes Signal; wobei für den ersten Zustand zu einem ersten Zeitpunkt das zweite Signal von einem ersten Pegel auf einen zweiten Pegel übergeht, um den zweiten Transistor zu deaktivieren, und das dritte Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den Schalter zu schließen; wobei für den ersten Zustand zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt das dritte Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den Schalter zu öffnen, und das erste Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den ersten Transistor zu aktivieren und den Power-Gate-Transistor deaktiviert zu halten, um die erste Versorgungsspannung von der zweiten Versorgungsspannung entkoppelt zu bewahren; wobei für den zweiten Zustand zu einem dritten Zeitpunkt das erste Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den ersten Transistor zu deaktivieren, und das dritte Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den Schalter zu schließen; und wobei für den zweiten Zustand zu einem vierten Zeitpunkt nach dem dritten Zeitpunkt das dritte Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den Schalter zu öffnen, und das zweite Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den zweiten Transistor zu aktivieren und den Power-Gate-Transistor aktiviert zu halten, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung gekoppelt zu bewahren.
Gemäß einer Ausführungsform der Vorrichtung beinhalten die ersten, zweiten und dritten Signale Spannungssignale und ist der erste Pegel im Verhältnis zu dem zweiten Pegel ein höherer Spannungspegel.
Gemäß einer Ausführungsform der Vorrichtung beinhaltet der erste Transistor einen p-leitenden Transistor und der zweite Transistor einen n-leitenden Transistor.
Ein andere Ausführungsform stellt ein Verfahren bereit, welches beinhaltet: Überführen eines Power-Gate-Transistors einer Power-Gate-Schaltung in einen ersten Zustand, um eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln; Überführen des Power-Gate-Transistors in einen zweiten Zustand, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln; und Betätigen eines Schalters, der zwischen einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist; wobei für den ersten Zustand und für den zweiten Zustand das Betätigen den Schalter beinhaltet, der auf ein Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung zwischen der zweiten Versorgungsspannung und dem Steueranschluss des Power-Gate-Transistors fließt, und anschließend auf das Signal zum Öffnen reagieren kann.
Gemäß einer Ausführungsform des Verfahrens beinhaltet für den ersten Zustand das Betätigen, dass der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass die Ladung von der zweiten Versorgungsspannung zu dem Steueranschluss des Power-Gate-Transistors fließt; und beinhaltet für den zweiten Zustand das Betätigen, dass der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass die Ladung von dem Steueranschluss des Power-Gate-Transistors zu der zweiten Versorgungsspannung fließt.
Gemäß einer Ausführungsform des Verfahrens beinhaltet das Überführen des Power-Gate-Transistors in den ersten Zustand das Deaktivieren eines p-leitenden Transistors, um so als offene Schaltung zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung zu wirken, und beinhaltet das Überführen des Power-Gate-Transistors in den zweiten Zustand das Aktivieren des p-leitenden Transistors, um so als Kurzschluss zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung zu wirken.
Gemäß einer Ausführungsform des Verfahrens beinhaltet die Power-Gate-Schaltung einen ersten Transistor, der durch ein erstes Signal gesteuert wird, und einen zweiten Transistor, der durch ein zweites Signal gesteuert wird, und ist das Signal, auf das der Schalter reagieren kann, ein drittes Signal und beinhaltet das Verfahren ferner: für den ersten Zustand zu einem ersten Zeitpunkt das Überführen des zweiten Signals von einem ersten Pegel auf einen zweiten Pegel, um den zweiten Transistor zu deaktivieren, und das Überführen des dritten Signals von dem zweiten Pegel auf den ersten Pegel, um den Schalter zu schließen; für den ersten Zustand zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt das Überführen des dritten Signals von dem ersten Pegel auf den zweiten Pegel, um den Schalter zu öffnen, und das Überführen des ersten Signals von dem ersten Pegel auf den zweiten Pegel, um den ersten Transistor zu aktivieren und den Power-Gate-Transistor deaktiviert zu halten, um die erste Versorgungsspannung von der zweiten Versorgungsspannung entkoppelt zu bewahren; für den zweiten Zustand zu einem dritten Zeitpunkt das Überführen des ersten Signals von dem zweiten Pegel auf den ersten Pegel, um den ersten Transistor zu deaktivieren, und das Überführen des dritten Signals von dem zweiten Pegel auf den ersten Pegel, um den Schalter zu schließen; und für den zweiten Zustand zu einem vierten Zeitpunkt nach dem dritten Zeitpunkt das Überführen des dritten Signals von dem ersten Pegel auf den zweiten Pegel, um den Schalter zu öffnen, und das Überführen des zweiten Signals von dem zweiten Pegel auf den ersten Pegel, um den zweiten Transistor zu aktivieren und den Power-Gate-Transistor aktiviert zu halten, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung gekoppelt zu bewahren.
Gemäß einer Ausführungsform des Verfahrens beinhalten die ersten, zweiten und dritten Signale Spannungssignale und ist der erste Pegel im Verhältnis zu dem zweiten Pegel ein höherer Spannungspegel.
Noch eine andere Ausführungsform stellt ein System bereit, welches beinhaltet: einen Verbraucher; eine Power-Gate-Schaltung, die mit dem Verbraucher gekoppelt ist und mindestens einen Power-Gate-Transistor aufweist, der ausgestaltet ist, um in einen ersten Zustand überzugehen, der zu einem Ruhemodus des Verbrauchers gehört, um während des Ruhemodus eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln, wobei der Power-Gate-Transistor ausgestaltet ist, um in einen zweiten Zustand überzugehen, der zu einem vollen Betriebsmodus des Verbrauchers gehört, um während des vollen Betriebsmodus die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln; und einen Schalter, der mit einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist; wobei für den ersten Zustand der Schalter auf ein Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung fließt; und wobei für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung fließt.
Gemäß einer Ausführungsform des Systems beinhaltet der Verbraucher eine elektronische Komponente eines mobilen Gerätes.
Gemäß einer Ausführungsform des Systems beinhaltet der Verbraucher einen Teil einer integrierten Schaltung.
Gemäß einer Ausführungsform beinhaltet das System ferner eine Zustandsmaschine oder einen Zähler, der/die ausgestaltet ist, um die Erzeugung des Signals zum Steuern der Betätigung des Schalters zu steuern.
Gemäß einer Ausführungsform beinhaltet das System ferner eine selbstgetaktete Schaltung, die mit der Power-Gate-Schaltung gekoppelt ist und ausgestaltet ist, um die Dauer des Signals zum Geschlossenhalten des Schalters zu steuern.
Gemäß einer Ausführungsform des Systems beinhaltet der Power-Gate-Transistor einen n-leitenden Transistor.
1 veranschaulicht eine Power-Gate-Schaltung 100 gemäß einer Ausführungsform. Die Power-Gate-Schaltung 100 kann mindestens einen Power-Gate-Transistor 102 beinhalten, der zwischen einer ersten Versorgungsspannung (wie z. B. einer Vcc-Versorgungsspannung oder Vcc-Schiene) und einer zweiten Versorgungsspannung (wie z. B. einer abhängigen VccG-Versorgungsspannung oder VccG-Schiene) angeordnet ist, die in einer Ausführungsform auf einen im Verhältnis zu der ersten Versorgungsspannung niedrigeren Spannungspegel bzw. Potenzial gebracht werden kann.
In einer Ausführungsform kann der Power-Gate-Transistor 102 einen p-Metalloxidhalbleiter-Feldeffekttransistor (PMOSFET oder PFET) umfassen. Der Power-Gate-Transistor 102 weist einen ersten Anschluss (wie z. B. einen Source-Anschluss), der mit der Vcc-Versorgungsspannung gekoppelt ist, und einen zweiten Anschluss (wie z. B. einen Drain-Anschluss), der mit der VccG-Versorgungsspannung gekoppelt ist, auf.
Ein Verbraucher 104 ist mit der VccG-Versorgungsspannung gekoppelt, um Spannung von dieser zu empfangen. Der Verbraucher 104 kann eine logische Schaltung, einen Mikroprozessor oder einen anderen Typ von elektronischer Komponente bzw. Komponenten umfassen, der in einen Schlaf- oder Bereitschaftsmodus oder anderweitigen Ruhemodus eintreten kann. Ein Kondensator 106 kann eine Parasitärkapazität zwischen der Versorgungsspannung VccG und Erde darstellen. Alternativ oder zusätzlich kann der Kondensator 106 ein reales Schaltungselement sein, das mit dem Verbraucher 104 parallel gekoppelt ist, wobei ein erster Anschluss mit der VccG-Versorgungsspannung gekoppelt ist und ein zweiter Anschluss mit Erde gekoppelt ist.
Wenn der Power-Gate-Transistor 102 eingeschaltet ist (z. B. wird der Power-Gate-Transistor 102 aktiviert, um als Kurzschluss zu wirken), ist die Versorgungsspannung Vcc mit der Versorgungsspannung VccG gekoppelt, wodurch die Versorgungsspannung VccG während des vollen/normalen Betriebs auf den gleichen Pegel oder Potenzial wie die Versorgungsspannung Vcc gebracht wird. In diesem vollen/normalen Betrieb empfängt der Verbraucher 104 die volle oder nahezu volle Versorgungsspannung Vcc. Wenn der Power-Gate-Transistor 102 während des Ruhemodus ausgeschaltet ist (z. B. wird der Power-Gate-Transistor 102 deaktiviert, um so als offene Schaltung zu wirken), ist die Versorgungsspannung Vcc von der Versorgungsspannung VccG entkoppelt.
Ob der Power-Gate-Transistor 102 ein- oder ausgeschaltet ist, basiert auf einem binären hohen oder niedrigen Pegel eines Signals, das seinem dritten Anschluss (wie z. B. einem Steueranschluss oder einem Gate-Anschluss) zugeführt wird. Die Signale und Sequenzen, die benutzt werden, um den Power-Gate-Transistor aus- und einzuschalten, werden weiter unten beschrieben. Ein Kondensator 108 kann eine Parasitärkapazität zwischen dem Gate-Anschluss des Power-Gate-Transistors 102 und Erde sein. Alternativ oder zusätzlich kann der Kondensator 108 ein wirkliches Schaltungselement sein, das mit dem Gate-Anschluss gekoppelt ist, wobei ein erster Anschluss mit dem Gate-Anschluss des Power-Gate-Transistors 102 und ein zweiter Anschluss mit Erde gekoppelt ist.
In einer Ausführungsform kann der Power-Gate-Transistor 102 ein großer Transistor sein. Das Großformat kann beispielsweise durch einen Transistor mit einer großen Breite verkörpert werden. Der einfachen Erklärung halber wird der Power-Gate-Transistor 102 im Folgenden im Zusammenhang damit beschrieben, dass es sich um einen p-leitenden Transistor zum Koppeln/Entkoppeln der Vcc- und der VccG-Versorgungsspannung handelt. In anderen Ausführungsformen kann der Power-Gate-Transistor 102 ein n-leitender Transistor (wie z. B. ein NMOSFET oder NFET) zum Koppeln/Entkoppeln von Vss- und VssG-Versorgungsspannungen sein.
Wenn der Power-Gate-Transistor 102 durch einen PFET implementiert ist, kann der Power-Gate-Transistor 102 auf der Vcc-Seite des Versorgungsstromweges (mitunter als „Header” bezeichnet, wobei der Power-Gate-Transistor 102 ein „Header-Schalter” ist) des Verbrauchers 104 gekoppelt sein. Wenn der Power-Gate-Transistor 102 durch einen NFET implementiert ist, kann der Power-Gate-Transistor 102 auf der Vss-Seite des Versorgungsstromweges (mitunter als „Footer” bezeichnet, wobei der Power-Gate-Transistor 102 ein „Footer-Schalter” ist) des Verbrauchers 104 gekoppelt sein. In beiden Fällen gemäß verschiedenen Ausführungsformen kann Energie oder Ladung durch VccG in einer Header-Schaltkonfiguration oder durch VssG in einer Footer-Schaltimplementierung mindestens teilweise benutzt/wiederbenutzt werden.
Die Power-Gate-Schaltung 100 umfasst ferner einen ersten Transistor Tp, einen zweiten Transistor Tn und einen Schalter Ta (der als oder mehrere Transistoren oder eine andere geeignete Schaltvorrichtung ausgeführt sein kann). In einer Ausführungsform, die hierin beschrieben werden wird, kann der erste Transistor Tp einen PFET umfassen, während der zweite Transistor Tn einen NFET umfassen kann. In anderen Ausführungsformen können andere Typen von Transistoren und/oder Leitfähigkeitstypen (n-leitend oder p-leitend) bereitgestellt sein. Der einfachen Erklärung hierin halber wird der erste Transistor Tp im Zusammenhang mit einem PFET beschrieben, während der zweite Transistor Tn im Zusammenhang mit einem NFET beschrieben wird.
Der erste Transistor Tp weist einen ersten Anschluss (wie z. B. einen Source-Anschluss), der mit der Vcc-Versorgungsspannung gekoppelt ist, und einen zweiten Anschluss (wie z. B. einen Drain-Anschluss) auf, der mit einem ersten Anschluss (wie z. B. einem Drain-Anschluss) des zweiten Transistors Tn gekoppelt ist. Ein zweiter Anschluss (wie z. B. ein Source-Anschluss) des zweiten Transistors Tn kann mit Erde gekoppelt sein.
Der zweite Anschluss des ersten Transistors Tp und der erste Anschluss des zweiten Transistors Tn können ihrerseits mit dem Gate-Anschluss des Power-Gate-Transistors 102 und einem ersten Anschluss des Schalters Ta gekoppelt sein. Der erste Anschluss des Schalters Ta kann mit dem Gate-Anschluss des Power-Gate-Transistors 102 gekoppelt sein. Ein zweiter Anschluss des Schalters Ta kann seinerseits mit der VccG-Versorgungsspannung gekoppelt sein, die mit dem Verbraucher 104 gekoppelt ist.
Der erste Transistor Tp weist einen dritten Anschluss (wie z. B. einen Steueranschluss oder einen Gate-Anschluss) auf, der gekoppelt ist, um ein Signal Cp zu empfangen. Der zweite Transistor Tn weist einen dritten Anschluss (wie z. B. einen Steueranschluss oder einen Gate-Anschluss) auf, der gekoppelt ist, um ein Signal Cn zu empfangen. Der Schalter Ta wird durch ein Signal Ca gesteuert. In einer Ausführungsform können die Signale Cp, Cn und Ca Spannungssignale umfassen, die binäre hohe oder niedrige Pegel aufweisen können (um binär 1 beziehungsweise binär 0 bereitzustellen). Zudem können in einer Ausführungsform irgendeines oder mehrere der Signale Cp, Cn und Ca Ausgangssignale eines oder mehrerer Treiber sein, deren letzte Stufe einen Inverter beinhalten kann. In einer Ausführungsform kann ferner noch eine selbstgetaktete Schaltung oder eine andere Steuerschaltung benutzt werden, um das Signal Ca zur Steuerung des Schalters Ta zu erzeugen. Beispielsweise kann der selbstgetaktete Schaltung benutzt werden, um die Dauer des hohen binären Pegels und/oder des niedrigen binären Pegels des dritten Signals Ca zu steuern, um so die Dauer der Offen/Geschlossen-Zustände des Schalters Ta zu steuern.
In einer Ausführungsform und wie aus der unten folgenden Beschreibung offensichtlich wird, wird ein Teil der Ladung, die am Gate-Anschluss des Power-Gate-Transistors 102 gespeichert wird, die andernfalls zur Erde abgeleitet würde, während der Power-Gate-Transistor 102 eingeschaltet wird (um den Power-Gate-Transistor 102 als Kurzschluss zu betreiben), zu der VccG-Versorgungsspannung des Verbrauchers 104 geleitet. Umgekehrt wird ein Teil der Ladung der VccG-Versorgungsspannung zu dem Gate-Anschluss des Power-Gate-Transistors 102 geleitet, um zum Laden des Gate-Anschlusses des Power-Gate-Transistors 102 und zum Ausschalten des Power-Gate-Transistors 102 benutzt (um den Power-Gate-Transistor 102 als eine offene Schaltung zu betreiben), wenn der Verbraucher 104 in den Ruhemodus geht. Auf beide Weisen wird auf Grund der Ladungsrückführung und der Fähigkeit, den Power-Gate-Transistor 102 sogar in Fällen zu benutzen, in denen der Ruhemodus von kurzer Dauer ist, Energie gespart.
In einer Ausführungsform erfolgt das Leiten der Ladung durch Benutzen des Schalters Ta, um den Gate-Anschluss des Power-Gate-Transistors 102 mit der VccG-Versorgungsspannung zu koppeln. Wenn der Verbraucher 104 in den Ruhemodus eintritt, wird der Schalter Ta benutzt, um Ladung von der VccG-Versorgungsspanung zu dem Gate-Anschluss des Power-Gate-Transistors 102 zu leiten. Wenn der Verbraucher 104 den Ruhemodus verlässt, um in den vollen/normalen Betriebsmodus einzutreten, wird der Schalter Ta benutzt, um Ladung von dem Gate-Anschluss des Power-Gate-Transistors 102 zu der VccG-Versorgungsspannung zu leiten.
2 veranschaulicht Zeitsteuerungsdiagramme eines ersten Signals Cp, um den ersten Transistor Tp zu steuern, eines zweiten Signals Cn, um den zweiten Transistor Tn zu steuern, und eines dritten Signals Ca, um den Schalter Ta zu steuern, wobei solche Zeitsteuerungsdiagramme gemäß einer Ausführungsform zu einem ersten Zustand des Power-Gate-Transistors 102 gehören. Die Signale Cp, Cn und Ca können in einer Ausführungsform Spannungssignale sein. Für den ersten Zustand, der in 2 gezeigt ist, wird der Power-Gate-Transistor 102 ausgeschaltet, um die Vcc-Versorgungsspannung von der VccG-Versorgungsspannung zu entkoppeln, wie z. B. während eines Ruhemodus.
3 veranschaulicht Zeitsteuerungsdiagramme der Signale Cp, Cn und Ca, die zu einem zweiten Zustand des Power-Gate-Transistors 102 gemäß einer Ausführungsform gehören. Im zweiten Zustand wird der Power-Gate-Transistor 102 eingeschaltet, um die Vcc-Versorgungsspannung mit der VccG-Versorgungsspannung zu koppeln, wie z. B. während eines vollen/normalen Betriebsmodus, wenn dem Verbraucher 104 eine volle Pegelspannung Vcc (oder im Verhältnis zu der Vccg-Versorgungsspannung mit niedrigerem Pegel anderweitig höhere Pegelspannung) zugeführt wird.
Der Betrieb der Power-Gate-Schaltung 100 wird nun unter Bezugnahme auf 2 und 3 in Verbindung mit 1 beschrieben. In der folgenden Beschreibung werden die Signale Cp, Cn und Ca im Zusammenhang mit dem Übergang von einem ersten Pegel der Spannung auf einen zweiten Spannungspegel (wie z. B. von niedrig auf hoch oder von hoch auf niedrig) beschrieben. Folglich kann in einer Ausführungsform beispielsweise der erste Pegel im Verhältnis zu dem zweiten Pegel ein höherer Spannungspegel sein, um bestimmte Transistoren, die in 1 gezeigt sind, aus- (deaktivieren) oder einzuschalten (aktivieren). Solch eine betriebsbedingte Beschreibung basiert auf der Logik der jeweiligen Konfiguration der p-leitenden und n-leitenden Vorrichtungen, die in 1 gezeigt sind, und eine unterschiedliche Logik des Betriebs wird aus der vorliegenden Beschreibung offensichtlich, falls andere Konfigurationen von p-leitenden und n-leitenden Vorrichtungen in anderen Ausführungsformen verwendet werden.
Zuerst wird auf 1 und 2 Bezug genommen, wobei, wenn der Power-Gate-Transistor 102 ausgeschaltet werden soll (um so als eine offene Schaltung zu wirken, die die Vcc-Versorgungsspannung von der VccG-Versorgungsspannung entkoppelt), das zweite Signal Cn zuerst zu annähernd dem Zeitpunkt T1 von hoch auf niedrig geht, um den zweiten Transistor Tn auszuschalten (der zweite Transistor Tn wirkt als offene Schaltung). Währenddessen ist das erste Signal Cp hoch, sodass der erste Transistor Cp aus ist (um so als offene Schaltung zu wirken).
Anschließend geht das dritte Signal Ca zu annähernd dem Zeitpunkt T1 von niedrig auf hoch, um den Schalter Ta zu schließen (der Transistor von Ta schaltet als Reaktion darauf, dass das dritte Signal auf hoch geht, ein, um so als Kurzschluss zu wirken), wodurch ermöglicht wird, dass Ladung von der VccG-Versorgungsspannung zu dem Gate-Anschluss des Power-Gate-Transistors 102 fließt. Nach einer gesteuerten Zeit geht das dritte Signal Ca in einer Ausführungsform zu annähernd dem Zeitpunkt T2 auf niedrig (der Schalter Ta öffnet) und geht das erste Signal Cp von hoch auf niedrig, um den ersten Transistor Tp einzuschalten (um so als Kurzschluss zu wirken und somit dem Gate-Anschluss des Power-Gate-Transistors 102 die Vcc-Versorgungsspannung zuzuführen), um den Power-Gate-Transistor 102 ausgeschaltet zu halten (sodass der Power-Gate-Transistor 102 als eine offene Schaltung bewahrt wird).
Als Nächstes wird auf 1 und 3 Bezug genommen, wobei, wenn der Power-Gate-Transistor 102 eingeschaltet werden soll (um so als Kurzschluss zu wirken, der die Vcc-Versorgungsspannung mit der VccG-Versorgungsspannung koppelt, um die VccG-Versorgungsspannung auf etwa den gleichen Pegel wie die Vcc-Versorgungsspannung zu bringen), das erste Signal Cp zuerst zu annähernd dem Zeitpunkt T3 von niedrig auf hoch geht, um den ersten Transistor Tp auszuschalten (um so als offene Schaltung zu wirken). Währenddessen ist das zweite Signal Cn niedrig, sodass der zweite Transistor Cn aus ist (um so als offene Schaltung zu wirken).
Anschließend geht das dritte Signal Ca zu annähernd dem Zeitpunkt T3 von niedrig auf hoch, um den Schalter Ta zu schließen (der Transistor von Ta schaltet als Reaktion darauf, dass das dritte Signal auf hoch geht, ein, um so als Kurzschluss zu wirken), wodurch ermöglicht wird, dass Ladung von dem Gate des Power-Gate-Transistors 102 auf die VccG-Versorgungsspannung (Schiene) fließt. Nach einer gesteuerten Zeit geht in einer Ausführungsform das dritte Signal Ca zu annähernd dem Zeitpunkt T4 auf niedrig (der Schalter Ta öffnet), und das zweite Signal Cn geht von niedrig auf hoch, um den zweiten Transistor Tn einzuschalten (um so als Kurzschluss zu wirken, um den Gate-Anschluss des Power-Gate-Transistors 102 mit Erde zu koppeln), um den Power-Gate-Transistor 102 eingeschaltet zu halten (sodass der Power-Gate-Transistor 102 als Kurzschluss bewahrt wird).
In einer Ausführungsform kann die Dauer, während der das dritte Signal Ca hoch ist (z. B. vom Zeitpunkt T1 zu T2 und vom Zeitpunkt T3 zu T4), durch eine selbstgetaktete Schaltung gesteuert werden, um die Energieeinsparung zu maximieren. Andere Verfahren können benutzt werden, um das dritte Signal Ca zu erzeugen und/oder dessen Erzeugung zu steuern, das seinerseits den Schalter Ta steuert, wie beispielsweise unter Benutzen einer Zustandsmaschine (finite state machine, FSM), um die Erzeugung des dritten Signals Ta gemäß der Zeitsteuerung oder Bedingung, nach welcher der Verbraucher 104 in einen Ruhemodus eintritt und daraus austritt, zu steuern. Als ein noch anderes Beispiel kann die Erzeugung des dritten Signals Ta in einer Ausführungsform von einem Zähler gesteuert werden, der eine feste Anzahl von Taktzyklen benutzt, wobei die von dem Zähler zu benutzende Anzahl von Zyklen zum Beispiel durch eine zentrale Verarbeitungseinheit (central processing unit, CPU) oder einen anderen Prozessor variiert und/oder trainiert und irgendwo in dem System gespeichert werden kann (siehe z. B. 4).
In einer Ausführungsform kann die Dauer, während der das dritte Signal Ca auf hoch belassen wird, auf eine betriebsbedingt annehmbare Zeitdauer eingestellt werden. Die betriebsbedingt annehmbare Zeitdauer kann beispielsweise auf einer Zeitdauer basiert werden, die ausreicht, um den Schalter Ta geschlossen zu halten, um zu ermöglichen, dass ein Schwellenwert an Ladung von einem Punkt zu einem anderen geleitet wird. Die Zeitdauer kann auf Schaltungsanforderungen, Vorlieben des Gestalters der Schaltung und/oder anderen Faktoren basierend eingestellt werden, einschließlich, aber nicht beschränkt auf eine Ausführungsform, in der der Schalter Ta nicht für einen zu langen Zeitraum geschlossen belassen wird, um so zu verhindern, dass Strom in die entgegengesetzte Richtung zu fließen beginnt, was Energieverschwendung verursachen kann.
Ausführungsformen der hierin beschriebenen Power-Gate-Schaltung 100 können in einer Anzahl von Implementierungen und Anwendungen benutzt werden. Beispielsweise werden mobile Geräte einschließlich, aber nicht beschränkt auf Smartphones, Nettops, Tablets und andere mobile Internetgeräte (Mobile Internet Devices, MIDs) mit Schwachstromschaltungen konstruiert. Auch weisen Mikroprozessoren niedrige Energiezustände auf, für die Power-Gate-Techniken verwendet werden können, um zu verhindern, dass bestimmte Schaltungen oder Elemente dieser unnötigerweise Energie verbrauchen. 4 ist ein Blockdiagramm, das ein beispielhaftes Computersystem 400 veranschaulicht, das zur praktischen Anwendung der offenbarten Power-Gate-Schaltung/Verfahrens verschiedener Ausführungsformen geeignet ist.
Wie dargestellt, kann das Computersystem 400 eine Stromversorgungeinheit 402, eine Anzahl von Prozessoren oder Prozessorkernen 404, einen Systemspeicher 406, der vom Prozessor lesbare und ausführbare Befehle 408 gespeichert aufweist, ein Massenspeichergerät 410, das die Befehle 408 ebenfalls speichern kann, und eine Kommunikationsschnittstelle 412 beinhalten. Zum Zwecke dieser Anmeldung einschließlich der Ansprüche können die Ausdrücke „Prozessor” und „Prozessorkerne” als synonym betrachtet werden, sofern der Zusammenhang nicht eindeutig etwas anderes erfordert.
In verschiedenen Ausführungsformen der vorliegenden Offenbarung kann mindestens einer der Prozessoren 404 oder eine andere Komponente(n) in dem System 400 eines oder mehrere der Signale Cp, Cn oder Ca erzeugen oder deren Erzeugung bewirken, die als Reaktion auf den jeweiligen Zustand des Computersystems 400 hohe oder niedrige Zustände aufweisen, wie z. B. ob eine oder mehrere Schaltungen oder Elemente dieser in einen Ruhemodus zu versetzen sind.
Das eine oder mehreren Massenspeichergeräte 410 und/oder der Speicher 406 können eine konkrete, nichtflüchtige, computerlesbare Speichvorrichtung (wie z. B. eine Diskette, Festplatte, Compact Disc Read Only Memory (CD-ROM), Hardware-Speichereinheit usw.) umfassen. Das Computersystem 400 kann auch Eingabe/Ausgabe-Vorrichtungen 414 (wie z. B.
eine Tastatur, einen Bildschirm, eine Cursor-Steuerung usw.) umfassen. In verschiedenen Ausführungsformen und lediglich exemplarisch können die I/O-Vorrichtungen 414 elektronische Komponente(n) 418 (wie z. B. den Verbraucher 104 von 1) beinhalten, die mit einer Power-Gate-Schaltung zu versehen sind und/oder die oben beschrieben Power-Gate-Schaltung 100 selbst umfassen können. Solch(e) eine Komponente(n) 418 kann (können) alternativ oder zusätzlich andernorts in dem Computersystem 400 angeordnet sein und einen Teil einer integrierten Schaltung oder diese insgesamt umfassen. Der Verbraucher 104 von 1 kann auch einer der Prozessorkerne 404 oder ein Teil dieser sein, der mit einer Power-Gate-Schaltung versehen wird.
In einigen Ausführungsformen kann (können) die Komponente(n) 418 separat oder auf andere Weise von dem Verbraucher 104 verschieden sein und/oder andernorts in dem Computersystem 400 angeordnet sein. Die Komponente(n) 418 kann/können beispielsweise Schaltkreise umfassen, wie z. B. Treiber, die selbstgetaktete Schaltung, Zähler, FSM oder (eine) andere zum Steuern der Dauer des dritten Signals Ca, um den Schalter Ta geschlossen zu halten, oder andere Schaltkreise beinhalten, die mit dem Betrieb der Power-Gate-Schaltung 100 verbunden sind.
Die verschiedenen Elemente von 4 können über einen Systembus 416 miteinander gekoppelt sein, der einen oder mehrere Busse darstellt. Im Falle von mehreren Bussen können diese durch eine oder mehrere Busbrücken (nicht gezeigt) verbrückt sein. Daten können durch die I/O-Vorrichtungen 414 durch den Systembus 416, beispielsweise zwischen der (den) Komponente(n) 418 und den Prozessoren 404, hindurchgehen.
Der Systemspeicher 406 und das Massenspeichergerät 410 können eingesetzt werden, um eine Arbeitskopie und eine Permanentkopie der Programmieranweisungen, die ein oder mehrere Betriebssysteme, Firmware-Module oder Treiber, Anwendungen usw. implementieren, hierin insgesamt als 408 gekennzeichnet, zu speichern. Die Permanentkopie der Programmieranweisungen kann in der Produktionsstätte oder vor Ort, beispielsweise mittels eines Distributionsmediums (nicht gezeigt), wie z. B. einer Compact-Disc (CD) oder mittels der Kommunikationsschnittstelle 412 (von einem Distributionsserver (nicht gezeigt)) permanent gespeichert werden.
Gemäß verschiedenen Ausführungsformen können eine oder mehrere der abgebildeten Komponenten des Systems 400 und/oder ein anderes(-e) Element(e) eine Tastatur, einen LCD-Bildschirm, einen Port eines nichtflüchtigen Speichers, mehrere Antennen, Graphikprozessoren, Anwendungsprozessoren, Lautsprecher oder andere assoziierte Elemente mobiler Geräte einschließlich einer Kamera beinhalten.
Der übrige Aufbau der verschiedenen Elemente des Computersystems 400 ist bekannt und es wird aus diesem Grund nicht detailliert darauf eingegangen.
Die obige Beschreibung veranschaulichter Ausführungsformen einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht vollständig sein oder die Erfindung auf die exakten Formen beschränken, die offenbart sind. Obwohl spezifische Ausführungsformen und Beispiele zu Zwecken der Veranschaulichung hierin beschrieben sind, sind verschiedene Modifikationen möglich. Beispielsweise wurden die Konfiguration und Verbindung bestimmter Elemente in verschiedenen Ausführungsformen oben im Zusammenhang mit hohen/niedrigen Werten von Signalen, Reaktionen auf aufsteigende/fallende Signale, p-leitenden und n-leitenden Transistoren usw. beschrieben. In anderen Ausführungsformen können unterschiedliche Konfigurationen bereitgestellt werden, in Anbetracht dessen, ob n-leitende Transistoren anstelle von p-leitenden Transistoren verwendet werden, ob bestimmte Signale invertiert werden oder nicht, ob bestimmte Zustandsänderungen als Reaktion auf fallende Flanken anstelle von aufsteigenden Flanken ausgelöst werden oder umgekehrt usw.
Diese und andere Modifikationen können angesichts der obigen ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Ausdrücke sollten nicht als auf die spezifischen Ausführungsformen beschränkt aufgefasst werden, die in der Beschreibung offenbart sind.

Claims

Vorrichtung, umfassend: einen Power-Gate-Transistor, der ausgestaltet ist, um in einen ersten Zustand überzugehen, um eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln, und ausgestaltet ist, um in einen zweiten Zustand überzugehen, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln; und einen Schalter, der mit einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist; wobei für den ersten Zustand der Schalter auf ein Signal zum Schließen reagieren kann und anschließend auf das Signal zum Öffnen reagieren kann; und wobei für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung von dem Steueranschluss des Power-Gate-Transistors zu der zweiten Versorgungsspannung fließt, und anschließend auf das Signal zum Öffnen reagieren kann.
Vorrichtung nach Anspruch 1, wobei für den ersten Zustand der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung von der zweiten Versorgungsspannung zu dem Steueranschluss des Power-Gate-Transistors fließt; und wobei für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung von dem Steueranschluss des Power-Gate-Transistors zu der zweiten Versorgungsspannung fließt.
Vorrichtung nach Anspruch 1, wobei der Power-Gate-Transistor einen p-leitenden Transistor beinhaltet.
Vorrichtung nach Anspruch 1, wobei der Power-Gate-Transistor einen ersten Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist, einen zweiten Anschluss, der mit der zweiten Versorgungsspannung gekoppelt ist, und einen dritten Anschluss aufweist, welcher der Steueranschluss ist.
Vorrichtung nach Anspruch 4, ferner umfassend: einen ersten Transistor, der einen ersten Anschluss, der mit der ersten Versorgungsspannung gekoppelt ist, einen zweiten Anschluss, der mit dem dritten Anschluss des Power-Gate-Transistors gekoppelt ist, und einen dritten Anschluss aufweist, der zum Empfangen eines ersten Signals gekoppelt ist; und einen zweiten Transistor, der einen ersten Anschluss, der mit dem zweiten Anschluss des ersten Transistors und dem dritten Anschluss des Power-Gate-Transistors gekoppelt ist, einen zweiten Anschluss, der mit Erde gekoppelt ist, und einen dritten Anschluss aufweist, der zum Empfangen eines zweiten Signals gekoppelt ist.
Vorrichtung nach Anspruch 5, wobei das Signal, auf das der Schalter reagieren kann, ein drittes Signal ist; wobei für den ersten Zustand zu einem ersten Zeitpunkt das zweite Signal von einem ersten Pegel auf einen zweiten Pegel übergeht, um den zweiten Transistor zu deaktivieren, und das dritte Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den Schalter zu schließen; wobei für den ersten Zustand zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt das dritte Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den Schalter zu öffnen, und das erste Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den ersten Transistor zu aktivieren und den Power-Gate-Transistor deaktiviert zu halten, um die erste Versorgungsspannung von der zweiten Versorgungsspannung entkoppelt zu bewahren; wobei für den zweiten Zustand zu einem dritten Zeitpunkt das erste Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den ersten Transistor zu deaktivieren, und das dritte Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den Schalter zu schließen; und wobei für den zweiten Zustand zu einem vierten Zeitpunkt nach dem dritten Zeitpunkt das dritte Signal von dem ersten Pegel auf den zweiten Pegel übergeht, um den Schalter zu öffnen, und das zweite Signal von dem zweiten Pegel auf den ersten Pegel übergeht, um den zweiten Transistor zu aktivieren und den Power-Gate-Transistor aktiviert zu halten, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung gekoppelt zu bewahren.
Vorrichtung nach Anspruch 5, wobei die ersten, zweiten und dritten Signale Spannungssignale beinhalten und wobei der erste Pegel im Verhältnis zu dem zweiten Pegel ein höherer Spannungspegel ist.
Vorrichtung nach Anspruch 5, wobei der erste Transistor einen p-leitenden Transistor beinhaltet und wobei der zweite Transistor einen n-leitenden Transistor beinhaltet.
Verfahren, umfassend: Überführen eines Power-Gate-Transistors einer Power-Gate-Schaltung in einen ersten Zustand, um eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln; Überführen des Power-Gate-Transistors in einen zweiten Zustand, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln; und Betätigen eines Schalters, der zwischen einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist; wobei das Betätigen für den ersten Zustand und für den zweiten Zustand beinhaltet, dass der Schalter auf ein erstes Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung zwischen der zweiten Versorgungsspannung und dem Steueranschluss des Power-Gate-Transistors fließen kann, und anschließend auf das Signal zum Öffnen reagieren kann.
Verfahren nach Anspruch 9 wobei für den ersten Zustand das Betätigen beinhaltet, dass der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass die Ladung von der zweiten Versorgungsspannung zu dem Steueranschluss des Power-Gate-Transistors fließt; und wobei für den zweiten Zustand das Betätigen beinhaltet, dass der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass die Ladung von dem Steueranschluss des Power-Gate-Transistors zu der zweiten Versorgungsspannung fließt.
Verfahren nach Anspruch 9, wobei das Überführen des Power-Gate-Transistors in den ersten Zustand das Deaktivieren eines p-leitenden Transistors beinhaltet, um so als eine offene Schaltung zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung zu wirken, und wobei das Überführen des Power-Gate-Transistors in den zweiten Zustand das Aktivieren des p-leitenden Transistors beinhaltet, um so als Kurzschluss zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung zu wirken.
Verfahren nach Anspruch 9, wobei die Power-Gate-Schaltung einen ersten Transistor, der durch ein erstes Signal gesteuert wird, und einen zweiten Transistor beinhaltet, der durch ein zweites Signal gesteuert wird, und wobei das Signal, auf das der Schalter reagieren kann, ein drittes Signal ist, und das Verfahren ferner umfasst: für den ersten Zustand zu einem ersten Zeitpunkt das Überführen des zweiten Signals von einem ersten Pegel auf einen zweiten Pegel, um den zweiten Transistor zu deaktivieren, und das Überführen des dritten Signals von dem zweiten Pegel auf den ersten Pegel, um den Schalter zu schließen; für den ersten Zustand zu einem zweiten Zeitpunkt nach dem ersten Zeitpunkt das Überführen des dritten Signals von dem ersten Pegel auf den zweiten Pegel, um den Schalter zu öffnen, und das Überführen des ersten Signals von dem ersten Pegel auf den zweiten Pegel, um den ersten Transistor zu aktivieren und den Power-Gate-Transistor deaktiviert zu halten, um die erste Versorgungsspannung von der zweiten Versorgungsspannung entkoppelt zu bewahren; für den zweiten Zustand zu einem dritten Zeitpunkt das Überführen des ersten Signals von dem zweiten Pegel auf den ersten Pegel, um den ersten Transistor zu deaktivieren, und das Überführen des dritten Signals von dem zweiten Pegel auf den ersten Pegel, um den Schalter zu schließen; und für den zweiten Zustand zu einem vierten Zeitpunkt nach dem dritten Zeitpunkt das Überführen des dritten Signals von dem ersten Pegel auf den zweiten Pegel, um den Schalter zu öffnen, und das Überführen des zweiten Signals von dem zweiten Pegel auf den ersten Pegel, um den zweiten Transistor zu aktivieren und den Power-Gate-Transistor aktiviert zu halten, um die erste Versorgungsspannung mit der zweiten Versorgungsspannung gekoppelt zu bewahren.
Verfahren nach Anspruch 12, wobei die ersten, zweiten und dritten Signale Spannungssignale beinhalten und wobei der erste Pegel im Verhältnis zu dem zweiten Pegel ein höherer Spannungspegel ist.
System, umfassend: einen Verbraucher; eine Power-Gate-Schaltung, die mit dem Verbraucher gekoppelt ist und mindestens einen Power-Gate-Transistor aufweist, der ausgestaltet ist, um in einen ersten Zustand überzugehen, der zu einem Ruhemodus des Verbrauchers gehört, um während des Ruhemodus eine erste Versorgungsspannung von einer zweiten Versorgungsspannung zu entkoppeln, wobei der Power-Gate-Transistor ausgestaltet ist, um in einen zweiten Zustand überzugehen, der zu einem vollen Betriebsmodus des Verbrauchers gehört, um während des vollen Betriebsmodus die erste Versorgungsspannung mit der zweiten Versorgungsspannung zu koppeln; und einen Schalter, der mit einem Steueranschluss des Power-Gate-Transistors und der zweiten Versorgungsspannung gekoppelt ist, wobei für den ersten Zustand der Schalter auf ein Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung fließt; und wobei für den zweiten Zustand der Schalter auf das Signal zum Schließen reagieren kann, um zu ermöglichen, dass Ladung fließt.
System nach Anspruch 14, wobei der Verbraucher eine elektronische Komponente eines mobilen Gerätes beinhaltet.
System nach Anspruch 14, wobei der Verbraucher einen Teil einer integrierten Schaltung beinhaltet.
System nach Anspruch 14, ferner umfassend eine Zustandsmaschine oder einen Zähler, der ausgestaltet ist, um die Erzeugung des Signals zum Steuern der Betätigung des Schalters zu steuern.
System nach Anspruch 14, ferner umfassend eine selbstgetaktete Schaltung, die mit der Power-Gate-Schaltung gekoppelt ist und ausgestaltet ist, um die Dauer des Signals zum Geschlossenhalten des Schalters zu steuern.
System nach Anspruch 14, wobei der Power-Gate-Transistor einen n-leitenden Transistor beinhaltet.