DE102015211561A1 - Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen - Google Patents

Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen Download PDF

Info

Publication number
DE102015211561A1
DE102015211561A1 DE102015211561.5A DE102015211561A DE102015211561A1 DE 102015211561 A1 DE102015211561 A1 DE 102015211561A1 DE 102015211561 A DE102015211561 A DE 102015211561A DE 102015211561 A1 DE102015211561 A1 DE 102015211561A1
Authority
DE
Germany
Prior art keywords
power
performance
domains
modules
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015211561.5A
Other languages
English (en)
Inventor
Ingar Hanssen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of DE102015211561A1 publication Critical patent/DE102015211561A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

Ein in einem System (z. B. einem Mikrocontrollersystem) enthaltener Leistungsverfolgungsanschluss mit mehreren Leistungsdomänen enthält einen Leistungsverfolgungsanschluss, der digitale Signale ausgibt, die die Zustände der Leistungsdomänen anzeigen. Wenn jede Leistungsdomäne unabhängig von anderen Leistungsdomänen im System ist, kann jede Leistungsdomäne ihren eigenen Satz von Leistungsverfolgungspins in dem Leistungsverfolgungsanschluss haben, die wenigstens teilweise extern gegenüber dem System sind. Wenn eine Leistungsdomäne mehrere Zustände hat, können mehrere Pins verwendet werden, um die mehreren Zustände anzuzeigen. In einigen Implementierungen kann der Leistungsverfolgungsanschluss Performanceniveaupins zum Bereitstellen von Performanceniveausignalen enthalten. Der Leistungsverfolgungsanschluss kann zum Erzeugen von Leistungsverlaufsprotokollen mit Leistungsverfolgungstestern eines Leistungsanalysators verbunden sein, der sich außerhalb des Systems befindet.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft allgemein Hardware zum Erzeugen von Leistungsverlaufsprotokollen (Original: power traces) von Systemen mit konfigurierbaren Leistungsdomänen.
  • HINTERGRUND
  • Einige moderne Mikrocontrollersysteme sind in Leistungsdomänen organisiert. Ein Leistungsmanager des Mikrocontrollersystems kann eine Leistungskonfiguration einer Leistungsdomäne beruhend auf dem Status eines oder mehrerer Module (z. B. Peripheriegeräte) in der Leistungsdomäne ändern. Jedes Modul innerhalb einer Leistungsdomäne kann unabhängig von anderen Modulen in der Leistungsdomäne oder anderen Modulen in anderen Leistungsdomänen abgeschaltet werden. Zum Beispiel kann ein universeller asynchroner Empfänger/Übertrager (universal asynchronous receiver/transmitter USART) „wach” gehalten werden, während ein Übertragungsbuffer geleert wird und dann automatisch abgeschaltet werden, wenn die Aufgabe beendet ist. Wenn das Mikrocontrollersystem zum „Schlafwandeln” in der Lage ist, können die Module „aufgeweckt” werden, um Aufgaben auszuführen, bevor sie zum „Schlaf” zurückkehren. In einigen Systemen können Leistungsdomänen hierarchisch sein, so dass eine Leistungsdomäne angeschaltet werden wird, wenn eine Leistungsdomäne einer höheren Ebene angeschaltet wird, selbst wenn die Leistungsdomäne keine aktiven Module hat.
  • Aus all den vorstehend genannten Gründen ist das Austesten (Original: debugging) von Mikrocontrollersystemen mit konfigurierbaren Leistungsdomänen ohne das Verfolgen (Original: tracing) von Zuständen der Leistungsdomänen schwierig. Darüber hinaus können Leistungsdomänen nicht unter Verwendung herkömmlicher chipintegrierter Testsysteme (Original: debug systems) ausgerüstet werden, weil solche Testsysteme üblicherweise erfordern, dass alle Leistungsdomänen in dem Mikrocontrollersystem gleichzeitig aktiv sind.
  • ZUSAMMENFASSUNG
  • Ein in einem System (z. B. ein Mikrocontrollersystem) mit mehreren Leistungsdomänen enthaltener Leistungsverfolgungsanschluss (Original: power trace port) enthält einen Leistungsverfolgungsanschluss, der digitale Signale ausgibt, die die Zustände der Leistungsdomänen anzeigen. Wenn jede Leistungsdomäne unabhängig von anderen Leistungsdomänen in dem System ist, kann jede Leistungsdomäne ihren eigenen Satz von Leistungsverfolgungspins in dem Leistungsverfolgungsanschluss haben, die wenigstens teilweise bezüglich des Systems extern sind. Wenn eine Leistungsdomäne mehrere Zustände hat, können mehrere Pins verwendet werden, um die mehreren Zustände anzuzeigen. In einigen Implementierungen kann der Leistungsverfolgungsanschluss Performanceniveaupins (Original: performance level pins) zum Bereitstellen von Performanceniveausignalen (Original: performance level signals) enthalten. Der Leistungsverfolgungsanschluss kann an Leistungsverfolgungstester eines Leistungsanalysators angeschlossen werden, der bezüglich des Systems extern ist, um Leistungsverlaufsprotokolle zu erzeugen.
  • In einigen Implementierungen umfasst eine integrierte Schaltkreiseinrichtung: ein oder mehrere Module, die einer oder mehreren einer Mehrzahl von Leistungsdomänen der Einrichtung zugeordnet sind, eine Leistungsmanagementeinheit, die an den einen oder die mehreren Module angeschlossen ist und ausgestaltet ist, Zustände der Mehrzahl von Leistungsdomänen durch Ein-/ oder Ausschalten des einen oder der mehreren Module zu ändern und Signale zu erzeugen, die die geänderten Zustände anzeigen, und einen Leistungsverfolgungsanschluss, der an die Leistungsmanagereinheit angeschlossen ist und ein oder mehrere Leistungsverlaufsprotokollausgänge (Original: power trace outputs) für jede Leistungsdomäne zum Tragen des einen oder der mehreren Signale, wobei der eine oder die mehreren Leistungsverlaufsprotokollausgänge mit Bezug auf die Einrichtung wenigstens teilweise extern sind.
  • Ein Verfahren zum Erzeugen von Leistungsspuren umfasst: Zuweisen eines oder von Modulen einer integrierten Schaltkreiseinrichtung zu einem oder mehreren einer Mehrzahl von Leistungsdomänen der Einrichtung, Ändern von Leistungszuständen der Mehrzahl von Leistungsdomänen durch Ein-/ oder Ausschalten des einen oder der mehreren Module, Erzeugen eines oder mehrerer Signale, die die geänderten Leistungszustände anzeigen und Anlegen des einen oder der mehreren Signale an einen oder mehrere Leistungsverlaufsprotokollausgänge eines Leistungsverfolgungsanschlusses der Einrichtung.
  • Andere Implementierungen sind auf Verfahren, Schaltkreise und Systeme gerichtet.
  • Spezielle Implementierungen des Leistungsverfolgungsanschlusses zum Verfolgen der Zustände der Leistungsdomänen können einen oder mehrere der folgenden Vorteile erreichen. Der Leistungsverfolgungsanschluss erlaubt ein Austesten des Systems (z. B. eines Mikrocontrollersystems) mit mehreren unabhängigen Leistungsdomänen. Die Integration eines Leistungsverfolgungsanschlusses in das System eliminiert die Notwendigkeit für eine teure externe Leistungsmessausrüstung, um den Leistungsverbrauch zu messen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockschema eines exemplarischen Mikrocontrollersystems mit einem Leistungsverfolgungsanschluss.
  • 2 veranschaulicht ein exemplarisches Leistungsverfolgungsinterface.
  • 3 ist ein Zeitablaufdiagramm, welches eine Hardwaresequenz veranschaulicht, die verwendet wird, um eine Leistungswanderungsfunktion (Original: power walking task) in dem Mikrocontrollersystem der 1 auszuführen.
  • 4 ist ein Flussdiagramm eines Vorgangs zum Erzeugen von Leistungsverfolgungssignalen.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist ein Blockschema eines exemplarischen Mikrocontrollersystems 100 mit einem Leistungsverfolgungsanschluss 136. In einigen Implementierungen enthält das Mikrocontrollersystem 100 eine immer aktive Domäne 102, eine Leistungsdomäne 104 (PD0), eine Leistungsdomäne 106 (PD1) und eine Leistungsdomäne 108 (PD2). Obwohl das System 100 ein Mikrocontrollersystem ist, kann der Leistungsverfolgungsanschluss 136 mit jeder integrierten Schaltkreiseinrichtung oder jedem System, welche mehrere unabhängig konfigurierbare Leistungsdomänen haben, verwendet werden.
  • In einigen Implementierungen enthält die immer aktive Domäne 102 eine Leistungsmanagereinheit 110, einen Echtzeitzähler (real time counter RTC) 112 und ein ODER-Gatter 114. Die immer aktive Domäne 102 ist immer in einem aktiven Modus. Die immer aktive Domäne 102 kann Logik enthalten, um die Auswirkung auf den Gesamtleistungsverbrauch aufgrund dessen, dass sie immer im aktiven Modus ist, zu reduzieren.
  • Die Leistungsmanagereinheit 110 steuert Leistungskonfigurationen der Leistungsdomänen 104, 106, 108. Eine Leistungsdomäne kann zum Beispiel ein oder mehrere Module sein, die Energie aus derselben Energiequelle, z. B. auf der gleichen Spannung, beziehen. Das Mikrocontrollersystem 100 kann eine Leistungskonfiguration für jede Leistungsdomäne 104, 106, 108 aufrechterhalten. Eine Leistungskonfiguration schließt einen oder mehrere Parameter für eine Leistungsdomäne ein, die z. B. eine höhere oder niedrigere Spannung für die Leistungsdomäne, ob ein Takt für die Leistungsdomäne eingefroren ist, ob bestimmte Module freigegeben oder gesperrt (Original: enabled or disabled) sind oder in einem reduzierten Status für eine reduzierte Spannung arbeiten usw., spezifizieren. Das Ändern der Leistungskonfiguration einer Leistungsdomäne kann den Leistungsverbrauch einer Leistungsdomäne verstellen. In einigen Implementierungen können Spannungen für die Leistungsdomänen 104, 106, 108 durch Spannungsregler 132 (REG A) und 134 (REG B) geregelt werden. Zum Beispiel kann der Regler 132 ein Hochspannungs-Abwärtsspannungsregler (Original: high voltage „Buck” voltage regulator) sein und der Spannungsregler 134 kann ein Niederspannungs-Schaltkondensator-Spannungsregler sein. In einigen Implementierungen kann das Umschalten zwischen Spannungsreglern automatisch, beruhend auf einer erforderlichen Performance, die durch Überwachen der Eingangstaktfrequenz der Leistungsdomänen gemessen werden kann, erfolgen. Wenn die Eingangstaktfrequenz ein Maximalniveau für eine gegebene Spannung übersteigt, kann der Spannungsregler die Spannung erhöhen oder auf einen anderen Spannungsregler umschalten.
  • Die Leistungsdomäne 104 enthält einen Taktcontroller 116, einen Ereigniscontroller 118 und Module 120, 122, die eine oder mehrere Funktionen erfüllen können. Zum Beispiel kann einer der Module 120, 122 ein Analog-Digital-Wandler (analog-to-digital converter ADC) sein. Der Taktcontroller 116 kann ausgebildet sein, um Anforderungen von den Modulen 120, 122 nach Taktsignalen zu empfangen und den anfordernden Modulen die angeforderten Takte zur Verfügung zu stellen. Um ein Taktsignal zu erhalten, fordert ein Modul das Taktsignal an; anderenfalls kann der Taktgeber „eingefroren” werden, um den Leistungsverbrauch zu senken. Der Ereigniscontroller 118 leitet Auslöser (Original: trigger) (Ereignisse oder Anforderungen) von einem auslösenden Modul zu einem geeigneten Modul, abhängig von dem Auslöser, weiter. Die Leistungsdomäne 104 ist ein Beispiel einer Leistungsdomäne, welche am Ende einer Leistungsdomänenhierarchie steht, was heißt, dass alle höheren Leistungsdomänen von der Leistungsdomäne 104 abhängen. Praktisch bedeutet dies, dass die Leistungsdomäne 104 angeschaltet werden muss, bevor die Leistungsdomäne 108 angeschaltet wird. Sobald die Leistungsdomäne 108 angeschaltet ist, ist das gesamte Mikrocontrollersystem 100 angeschaltet.
  • Die Leistungsdomäne 106 enthält zwei Module 124, 126, die eine oder mehrere verschiedenartiger Funktionen ausführen können und Direktspeicherzugriffs-(direct memory access DMA)Modul 128. Die Leistungsdomäne 108 enthält den Prozessor 130, z. B. eine zentrale Verarbeitungseinheit (central processing unit CPU) für das Mikrocontrollersystem 100.
  • Im Betrieb kann die Leistungsmanagereinheit 110 die Leistungskonfiguration einer Leistungsdomäne in Erwiderung auf auslösende Ereignisse von Modulen innerhalb oder außerhalb des Mikrocontrollersystems 100 ändern. Zum Beispiel kann die Leistungsmanagereinheit 110 eine Leistungsdomäne zum Verlassen eines Energiesparmodus veranlassen, so dass ein oder mehrere Module der Leistungsdomäne Vorgänge ausführen können. Dann kann das Modul aufhören, ein Ereignis zu generieren, um die Leistungsdomäne in ihre frühere Leistungskonfiguration zurück zu versetzen oder das Modul kann ein neues Ereignis generieren, um die Leistungskonfiguration einer anderen Domäne zu ändern. Um das Mikrocontrollersystem 100 in Anbetracht der Leistung auszutesten (Original: to perform power aware debugging), kann die Leistungsmanagereinheit 110 den Leistungsverfolgungsanschluss 136 enthalten. Wie unter Bezug auf 2 beschrieben, kann der Leistungsverfolgungsanschluss 136 digitale Signale, die die Zustände der Leistungsdomänen 104, 106, 108 anzeigen, zur Verfügung stellen.
  • 2 veranschaulicht ein beispielhaftes Leistungsverfolgungsinterface 200, welches das Mikrocontrollersystem 100 mit Leistungsverfolgungstestern 202 verbindet. Das Leistungsverfolgungsinterface 200 enthält Leistungsverfolgungspins 204, die an den Leistungsverfolgungsanschluss 136 der Leistungsmanagereinheit 110 angeschlossen und wenigstens teilweise extern gegenüber der Baugruppe (Original: package) 201 des Mikrocontrollersystems 100 angeordnet ist. Im gezeigten Beispiel schließen die Leistungsverfolgungspins 202 PWT2, PWT1 und PWT0 jeweils für die Leistungsdomänen PD0, PD1 und PD2 ein. Jeder Leistungsverfolgungspin kann ein digitales AN/AUS Signal zur Verfügung stellen, welches den Zustand der Leistungsdomäne anzeigt. Wenn eine Leistungsdomäne mehr als zwei Leistungszustände hat, können zusätzliche Leistungsverfolgungspins hinzugefügt werden, um die zusätzlichen Leistungszustände anzuzeigen. Zum Beispiel ist die Gesamtzahl der möglichen Zustände 20 (2 × 2 × 5 = 20), wenn es in einem gegebenen System 3 unabhängige Leistungsdomänen gibt, wobei zwei der Leistungsdomänen 2 Zustände (AN/AUS) haben und die dritte Leistungsdomäne 5 Zustände hat. Ein solches Beispielsystem würde 20 Leistungsverfolgungspins enthalten, um die 20 möglichen Zustände darzustellen. In dem beispielhaften Mikrocontrollersystem 100 haben wir ein einziges System mit hierarchischen Leistungsdomänen, welches zu 5 möglichen Zuständen und 3 Pins im Leistungsverfolgungsanschluss 136 führt. Die Performanceniveaupins 206 (PLT1, PLT0) werden verwendet, um die Performanceniveaus des Mikrocontrollersystems 100 zu verfolgen, während das Mikrocontrollersystem 100 aktiv ist, um ein Performanceniveau anzuzeigen (z. B. um einen Hochleistungs- oder Niedrigleistungsmodus anzuzeigen). Der Taktpin 208 (PCLK) kann von einem Leistungsanalysator verwendet werden, um Leistungsverlaufsprotokolle zu synchronisieren.
  • Die Leistungsverfolgungspins 204 können an Logik in der Leistungsmanagereinheit 110 angeschlossen sein. Jedes Mal, wenn eine Leistungsdomäne im aktiven Modus ist, wird der logische Pegel des entsprechenden Leistungsverfolgungspins geändert, indem, zum Beispiel, die Spannung des entsprechenden Leistungsverfolgungspins erhöht wird. Wenn zum Beispiel die Leistungsdomänen PD0, PD1 aktiv sind und PD2 inaktiv ist, würden die Leistungsverfolgungspins 136 die digitalen Werte PWT2 = 0, PWT1 = 1, PWT0 = 1 ausgeben. Die digitalen Werte können von dem Leistungsverfolgungstester 202 erfasst werden und verwendet werden, um ein Leistungsverlaufsprotokoll für das Mikrocontrollersystem 100 zu erzeugen. In einigen Implementierungen kann der Leistungsverfolgungstester 202 an eine Leistungsanalyseanwendung angeschlossen werden, die auf einem Gerät (z. B. einem Computer) läuft, die den Leistungsverbrauch des Mikrocontrollersystems 100 in Echtzeit überwacht und Echtzeitdaten und eine Verlaufsgrafik zur Verfügung stellt.
  • 3 ist ein Zeitablaufdiagramm, welches eine Hardwaresequenz veranschaulicht, die verwendet wird, um eine Leistungswanderungsfunktion in dem Mikrocontrollersystem der 1 auszuführen. Der obere Bereich der 3 zeigt die Leistungsdomänenzustände der Leistungsdomänen PD0, PD1 und PD2 während der Aktivität oder des Leistungswanderns (Original: power walking). Leistungswandern (auch als „Schlafwandeln” bezeichnet) wird in der parallel anhängigen US-Patentanmeldung Nr. 14/043,445 „Configuring Power Domains of A Microcontroller System”, angemeldet am 1. Oktober 2013, beschrieben.
  • In dem gezeigten Beispiel sind die Zustände AKTIV, AUFRECHTERHALTUNG (Original: RETENTION) (RET), AN und AKTIV/LEISTUNGSWANDERN. Im Zustand AKTIV wird die Leistungsdomäne voll mit Leistung versorgt, um eine Funktion auszuführen. Im Zustand RET wird die Leistungsdomäne in einem Zustand niedriger Leistung gehalten, um den Leistungsverbrauch zu senken. Der AN-Zustand zeigt einen Übergang aus dem RET-Zustand in den AKTIV-Zustand an, wenn die Spannungsregler von einem Niederspannungs-Schaltkondensator-Spannungsregler 134 (z. B. 0,9 Volt) auf einen Hochspannungs-Abwärtsspannungsregler 132 (z. B. 1,2 Volt) gewechselt werden. Im Zustand AKTIV/LEISTUNGSWANDERN ist die Leistungsdomäne aktiv und führt Leistungswandern aus, wobei die Leistungsmanagereinheit 110 dynamisch eine oder mehrere der Leistungsdomänen PD0, PD1, PD2 auf eine relevante Leistungskonfiguration ändern kann, abhängig von Anforderungen von Leistungsverbrauchern (z. B. Modulen).
  • Unterhalb der Leistungsdomänenzustände befindet sich eine Grafik der geregelten Spannungen, die eine Änderung der Leistungskonfiguration aufgrund einer Änderung der geregelten Spannung veranschaulicht. Unterhalb der Grafik der geregelten Spannungen unsere Grafiken, die Leistungsverfolgungs- und Performancezustände veranschaulichen, die durch das dezimale Äquivalent der Binärsignale an den Leistungsverfolgungspins PWT2, PWT1, PWT0 dargestellt werden können. In dieser Beispielkonfiguration (3 Leistungsverfolgungspins) sind die drei in 1 gezeigten Leistungsdomänen (PD0, PD1, PD2) hierarchisch, was bedeutet, dass PD2 darauf angewiesen ist, dass PD1 geschaltet ist, welches wiederum darauf angewiesen ist, dass PD0 eingeschaltet ist. Die 3 Leistungsverfolgungspins (PWT2, PWT1, PWT0) bilden eine binäre (dezimale) Zahl, welche die höchste Domäne angibt, die AKTIV ist: 000(0) – System vollständig aktiv; 001(1) – immer aktiv an, während PD0, PD1, PD2 aus; 010(2) – immer aktiv und PDO an, während PD1, PD2 aus; 011(3) – immer aktiv, PD1, PD0 an, während PD2 aus; und 100(4) – alle Leistungsdomänen eingeschaltet. Da es zwei Performanceniveaupins PLT0, PLT1 gibt, gibt es vier mögliche Performanceniveauzustände, welche binär (dezimal) wie folgt dargestellt werden können: 00(0), 00(1), 10(2) und 11(3). Unterhalb der Leistungsverlaufsprotokoll- und Performanceniveausignale befinden sich Ausgangssignale für die Leistungsverfolgungspins PWT2, PWT1, PWT0.
  • Unter Bezug auf die 2 und 3 wird eine Hardwaresequenz zum Leistungswandern beschrieben, durch die ein peripheres Modul selbst in Schlafmodi, in denen der Modultakt angehalten ist, selektiv beruhend auf peripheren Ereignissen aktiviert werden kann. Es gibt fünf Phasen in der exemplarischen Hardwaresequenz. Die fünf Phasen sind zur Unterstützung des Lesers im oberen Bereich der 3 angegeben.
  • In Phase 1 befindet sich das Mikrocontrollersystem 100 im Zustand AKTIV und verwendet einen Abwärtsspannungsregler 132 (1,2 V). Die Leistungsverfolgungspinausgaben während Phase 1 sind 101(4) und die Performanceniveauausgaben sind 10(2) oder Performanceniveau 2 (PL2).
  • In Phase 2 ist das Mikrocontrollersystem im Stand-by-Zustand (RET-Zustand), der Abwärtsspannungsregler 132 ist ausgeschaltet und der Schaltkondensator-Spannungsregler 134 ist eingeschaltet (z. B. 0,9 V), um den Leistungsverbrauch durch das Mikrocontrollersystem 100 zu reduzieren. Die Leistungsverlaufsprotokollausgaben in Phase 2 sind 001(1) und die Performanceniveauausgaben sind 00(0) oder PL0.
  • In Phase 3 tritt eine Auslösebedingung auf (z. B. ein RTC-Ereignis), um eine Funktion in den Leistungsdomänen PD0 und PD1 auszuführen. Diese Auslösebedingung wird von dem Mikrocontroller 100 in dem Zustand AKTIV konfiguriert, um keinen Interrupt zu erzeugen. Die Auslösebedingung löst ein Ereignis, zum Beispiel, für Modul 120 in der Leistungsdomäne PDO aus. Der Schaltkondensator-Spannungsregler 134 wird ausgeschaltet, und der Abwärtsspannungsregler 132 wird eingeschaltet, was veranlasst, dass die Leistungsdomänen PD0, PD1 eingeschaltet werden und in den AKTIV-Zustand eintreten, basierend auf der Konfiguration des Ereignisses. Die Leistungsverlaufsprotokollausgaben in Phase 3 sind 011(3) und die Performanceniveauausgaben sind 10(2) oder PL2.
  • In Phase 4 wird die Aufgabe unter Verwendung des Leistungswanderns ausgeführt (Taktanforderung), sobald PL2 bereit ist (der Spannungskern 1,2 V erreicht hat). Die Leistungsverlaufsprotokollausgaben in Phase 4 sind 011(3) und die Performanceniveauausgaben sind 10(2) oder PL2.
  • In Phase 5 (der Endphase in dieser Beispielsequenz) wird der Leistungswanderungsprozess abgeschlossen, das Mikrocontrollersystem 100 kehrt zum Stand-by (RET-Zustand) zurück oder ein AUFWACH-Signal wird zur Leistungsmanagereinheit 110 gesendet, um den Mikrocontroller 100 in den AKTIV-Zustand mit PL2 zurückversetzen. Der Abwärtsspannungsregler schaltet ab, der Schaltkondensator-Spannungsregler schaltet ein, die Leistungsverlaufsprotokollausgaben sind 001(1) und die Performanceniveauausgaben sind 00(0).
  • 4 ist ein Flussdiagramm eines Vorgangs 400 zum Erzeugen von Leistungsverfolgungssignalen. Der Vorgang 400 kann durch das Mikrocontrollersystem 100 ausgeführt werden, wie unter Bezug auf 1–3 beschrieben.
  • Der Vorgang 400 kann beginnen, indem Zustände von Leistungsdomäne(n) in dem System bestimmt werden (400). Zum Beispiel kann eine Leistungsmanagereinheit eines Mikrocontrollersystems Leistungsdomänen in dem Mikrocontrollersystem konfigurieren, indem sie Spannungsregler, die den Leistungsdomänen zugeordnete Module mit Spannung versorgen, schaltet. Der Vorgang 400 kann fortfahren, indem digitale Ausgangssignale erzeugt werden, die die aktiven Zustände der Leistungsdomänen darstellen (404). Zum Beispiel kann Logik in der Leistungsmanagementeinheit digitale AN/AUS-Signale erzeugen, die die Zustände von Leistungsdomänen anzeigen. Der Vorgang 400 kann fortfahren, indem die digitalen Signale an Leistungsverfolgungspins der Leistungsmanagereinheit angelegt werden (406). Wenn eine Leistungsdomäne mehr als zwei Zustände haben kann, können dem Leistungsverfolgungsanschluss für die Leistungsdomäne zusätzliche Pins hinzugefügt werden, um die zusätzlichen Zustände der Leistungsdomäne anzuzeigen. In einigen Implementierungen können der Leistungsmanagereinheit Performanceniveaupins hinzugefügt werden, um Performanceniveaus des Systems anzuzeigen.
  • Während dieses Dokument viele spezifische Implementierungsdetails enthält, sind diese nicht als Beschränkungen des Umfangs dessen, was beansprucht werden kann, auszulegen, sondern lediglich als Beschreibung von Merkmalen, die für spezielle Ausführungsformen spezifisch sein können. Bestimmte Merkmale, die in dieser Beschreibung im Kontext getrennter Ausführungsformen beschrieben sind, können auch in Kombination in einer einzigen Ausführungsform implementiert werden. Umgekehrt können verschiedenartige Merkmale, die im Kontext einer einzigen Ausführungsform beschrieben sind, auch in mehreren Ausführungsformen separat oder in jeder geeigneten Unterkombination implementiert werden. Darüber hinaus können ein oder mehrere Merkmale aus einer beanspruchten Kombination in bestimmten Fällen aus der Kombination heraus gegriffen werden und die beanspruchte Kombination kann auf eine Unterkombination oder Abwandlung einer Unterkombination gerichtet werden, obwohl die Merkmale vorstehend als in bestimmten Kombinationen wirkend und ursprünglich sogar derart beansprucht worden sind.

Claims (17)

  1. Integrierte Schaltkreiseinrichtung (Original: integrated circuit device), umfassend: eine Baugruppe (Original: package); einen integrierten Schaltkreis, der in der Baugruppe enthalten ist und über Module verfügt, die Leistungsdomänen zugeordnet sind; eine Leistungsmanagementeinheit, die mit den Modulen verbunden ist und ausgestaltet ist, Zustände der Leistungsdomänen durch Regeln von Leistung zu den Modulen zu ändern und Signale zu erzeugen, die die geänderten Zustände anzeigen; und einen Leistungsverfolgungsanschluss, der mit der Leistungsmanagereinheit verbunden ist und Leistungsverlaufsprotokollausgänge (Original: power trace outputs) für die Leistungsdomänen zum Tragen der Signale enthält, wobei die Leistungsverlaufsprotokollausgänge wenigstens teilweise außerhalb der Baugruppe angeordnet sind.
  2. Einrichtung nach Anspruch 1, wobei der Leistungsverfolgungsanschluss weiterhin umfasst: einen oder mehrere Performanceniveauausgänge zum Tragen eines oder mehrerer Performanceniveausignale, die ein oder mehrere Performanceniveaus anzeigen, wobei der eine oder die mehreren Performanceniveauausgänge wenigstens teilweise extern gegenüber der Baugruppe sind.
  3. Einrichtung nach Anspruch 1, wobei das eine oder die mehreren Performanceniveaus Leistungsniveaus sind.
  4. Einrichtung nach Anspruch 1, weiterhin umfassend: einen ersten Spannungsregler, ausgestaltet zum Regeln der Spannung der Module der Leistungsdomänen während eines ersten Betriebsmodus; und einen zweiten Spannungsregler, ausgestaltet zum Regeln der Spannung der Module der Leistungsdomänen während eines zweiten Betriebsmodus.
  5. Einrichtung nach Anspruch 1, wobei die Einrichtung ein Mikrocontrollersystem ist.
  6. Einrichtung nach Anspruch 1, wobei die Signale digitale Signale sind.
  7. Einrichtung nach Anspruch 1, wobei die Leistungsdomänen hierarchisch sind.
  8. Einrichtung nach Anspruch 1, wobei wenigstens ein Zustand ein Leistungswanderungszustand ist.
  9. Verfahren zum Erzeugen von Leistungsverlaufsprotokollen, umfassend: Zuweisen von Modulen einer integrierten Schaltkreiseinrichtung zu Leistungsdomänen der integrierten Schaltkreiseinrichtung; Ändern der Leistungszustände der Leistungsdomänen durch Regeln von Leistung zu den Modulen; Erzeugen von Signalen, die die geänderten Leistungszustände anzeigen; und Anlegen der Signale an Leistungsverlaufsprotokollausgänge eines Leistungsverfolgungsanschlusses der integrierten Schaltkreiseinrichtung.
  10. Verfahren nach Anspruch 9, weiterhin umfassend: Erzeugen eines oder mehrerer Performanceniveauausgänge zum Tragen eines oder mehrerer Performanceniveausignale, die ein oder mehrere Performanceniveaus der integrierten Schaltkreiseinrichtung anzeigen.
  11. Verfahren nach Anspruch 9, wobei das eine oder die mehreren Performanceniveaus Leistungsniveaus sind.
  12. Verfahren nach Anspruch 9, weiterhin umfassend: Regeln der Spannung der Module der Leistungsdomänen während eines ersten Betriebsmodus der integrierten Schaltkreiseinrichtung; und Regeln der Spannung der Module der Leistungsdomänen während eines zweiten Betriebsmodus der integrierten Schaltkreiseinrichtung.
  13. Verfahren nach Anspruch 9, wobei die Einrichtung ein Mikrocontrollersystem ist.
  14. Verfahren nach Anspruch 9, wobei die Signale digitale Signale sind.
  15. Verfahren nach Anspruch 9, wobei die Leistungsdomänen hierarchisch sind.
  16. Verfahren nach Anspruch 9, wobei wenigstens ein Zustand ein Leistungswanderungszustand ist.
  17. Verfahren nach Anspruch 9, weiterhin umfassend: Erzeugen eines oder mehrerer Leistungsverlaufsprotokolle aus den Signalen.
DE102015211561.5A 2014-06-26 2015-06-23 Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen Pending DE102015211561A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/316,625 US9684367B2 (en) 2014-06-26 2014-06-26 Power trace port for tracing states of power domains
US14/316,625 2014-06-26

Publications (1)

Publication Number Publication Date
DE102015211561A1 true DE102015211561A1 (de) 2015-12-31

Family

ID=54840010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015211561.5A Pending DE102015211561A1 (de) 2014-06-26 2015-06-23 Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen

Country Status (4)

Country Link
US (1) US9684367B2 (de)
CN (1) CN105223915B (de)
DE (1) DE102015211561A1 (de)
TW (1) TWI621010B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US10572300B2 (en) * 2015-05-21 2020-02-25 Projoule Gmbh Apparatus and method for configuring a microcontroller system
GB2569537B (en) * 2017-12-18 2020-02-26 Advanced Risc Mach Ltd A technique for managing power domains in an integrated circuit
US10948970B2 (en) * 2018-03-30 2021-03-16 Dialog Semiconductor B.V. Low power microcontroller
US11847006B2 (en) * 2020-01-02 2023-12-19 Texas Instruments Incorporated Integrated circuit with debugger and arbitration interface
TWI748366B (zh) * 2020-03-09 2021-12-01 慧榮科技股份有限公司 電子裝置及相關的控制方法
US11119153B1 (en) * 2020-05-29 2021-09-14 Stmicroelectronics International N.V. Isolation enable test coverage for multiple power domains
US11467622B2 (en) * 2021-02-23 2022-10-11 Texas Instruments Incorporated Clock oscillator control circuit
US11842226B2 (en) * 2022-04-04 2023-12-12 Ambiq Micro, Inc. System for generating power profile in low power processor

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475134A (en) 1982-01-08 1984-10-02 Mobil Oil Corporation Predetermined starting point initiation system
US4677566A (en) 1984-10-18 1987-06-30 Burroughs Corporation Power control network for multiple digital modules
US4703486A (en) 1984-12-18 1987-10-27 Advanced Micro Devices, Inc. Communication data encoder/decoder component system architecture
JP2748822B2 (ja) 1993-07-05 1998-05-13 日本電気株式会社 情報処理装置
JP3466762B2 (ja) 1995-03-31 2003-11-17 キヤノン株式会社 画像処理装置、画像形成システム、並びに、画像形成装置およびその方法
JPH11507748A (ja) 1995-06-07 1999-07-06 セイコーエプソン株式会社 節電モードを有するビデオ表示コントローラを備えたコンピュータ
US5623234A (en) 1996-03-04 1997-04-22 Motorola Clock system
US6175891B1 (en) 1997-04-23 2001-01-16 Micron Technology, Inc. System and method for assigning addresses to memory devices
JPH11143571A (ja) 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
EP0935195A2 (de) 1998-02-06 1999-08-11 Analog Devices, Inc. Integrierte Schaltung mit hochauflösendem Analog-Digital-Wandler, einem Mikrokontroller und hochdichtem Speicher und einem Emulator dafür
JP3435335B2 (ja) 1998-03-18 2003-08-11 株式会社東芝 クロック同期遅延制御回路及び外部クロックに同期した内部クロックを用いるデバイスを含む装置
US6255878B1 (en) 1998-09-18 2001-07-03 Lsi Logic Corporation Dual path asynchronous delay circuit
US6320717B1 (en) 1998-10-30 2001-11-20 Iomega Corporation Velocity limited loading of read heads onto disk drive media
JP4461511B2 (ja) 1999-06-09 2010-05-12 株式会社日立製作所 ディスクアレイ装置及びディスク装置へのデータ読み出し／書き込み方式
US6848055B1 (en) 2000-03-23 2005-01-25 Intel Corporation Integrated circuit having various operational modes and a method therefor
JP2001350739A (ja) 2000-06-07 2001-12-21 Mitsubishi Electric Corp マイクロコンピュータ
WO2002009989A1 (de) 2000-07-28 2002-02-07 Continental Teves Ag & Co. Ohg System, positionsgeber und empfangseinrichtung zur sicheren übertragung der position eines betätigungselements sowie dessen verwendung
DE10106132A1 (de) 2001-02-10 2002-08-14 Philips Corp Intellectual Pty Aufwachschaltung für ein elektrisches Gerät
JP4686065B2 (ja) 2001-07-05 2011-05-18 富士通セミコンダクター株式会社 クロック制御装置およびクロック制御方法
US20030177404A1 (en) 2002-03-14 2003-09-18 Jorgenson Joel A. Power distribution control system and method for limiting transient current conditions in computer architectures
DE10215583B4 (de) 2002-04-10 2008-09-11 Qimonda Ag Spannungsgeneratorvorrichtung und Steuerverfahren
KR100506450B1 (ko) 2003-01-24 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치
US6946869B2 (en) 2003-10-15 2005-09-20 International Business Machines Corporation Method and structure for short range leakage control in pipelined circuits
CN100470656C (zh) 2003-10-31 2009-03-18 宇田控股有限公司 摆动时钟信号的产生方法和产生装置
DE102004050393B4 (de) 2004-10-15 2010-09-16 Infineon Technologies Ag Kommunikations-Einrichtung, Steuer-Einrichtung und Kommunikations-System
US7071859B1 (en) 2005-06-30 2006-07-04 Sigmatel, Inc. System and method for scheduling access to an analog-to-digital converter and a microprocessor
JP4341594B2 (ja) 2005-06-30 2009-10-07 セイコーエプソン株式会社 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
US7574683B2 (en) 2005-08-05 2009-08-11 John Wilson Automating power domains in electronic design automation
US7304514B2 (en) * 2006-04-06 2007-12-04 Atmel Corporation Methods and circuits for sensing on-chip voltage in powerup mode
US7725750B2 (en) 2006-05-01 2010-05-25 Freescale Semiconductor, Inc. Method of transitioning between active mode and power-down mode in processor based system
JP4758311B2 (ja) 2006-09-14 2011-08-24 Ｏｋｉセミコンダクタ株式会社 非同期データ保持回路
US7770142B1 (en) * 2006-10-30 2010-08-03 Cadence Design Systems, Inc. Modeling power management for an integrated circuit
JP4232908B2 (ja) 2006-12-08 2009-03-04 シャープ株式会社 データ保持回路および信号処理回路
KR100866604B1 (ko) 2007-01-23 2008-11-03 삼성전자주식회사 전원제어 장치 및 전원제어 방법
US7773689B2 (en) 2007-02-02 2010-08-10 International Business Machines Corporation Multimodal memory controllers
US7954078B1 (en) * 2007-06-29 2011-05-31 Cadence Design Systems, Inc. High level IC design with power specification and power source hierarchy
US7391250B1 (en) 2007-09-02 2008-06-24 United Microelectronics Corp. Data retention cell and data retention method based on clock-gating and feedback mechanism
US7958475B2 (en) * 2007-09-28 2011-06-07 Cadence Design Systems, Inc. Synthesis of assertions from statements of power intent
US7908496B2 (en) 2007-09-29 2011-03-15 Intel Corporation Systems and methods for communicating voltage regulation information between a voltage regulator and an integrated circuit
US7514958B1 (en) * 2007-10-16 2009-04-07 Broadcom Corporation Integrated circuit having a configurable logic gate
US8352235B1 (en) * 2007-10-31 2013-01-08 Cadence Design Systems, Inc. Emulation of power shutoff behavior for integrated circuits
US8068433B2 (en) 2007-11-26 2011-11-29 Microsoft Corporation Low power operation of networked devices
JP5104254B2 (ja) 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
US7839016B2 (en) 2007-12-13 2010-11-23 Arm Limited Maintaining output I/O signals within an integrated circuit with multiple power domains
GB2455744B (en) 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US20090204835A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
US9411390B2 (en) 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
US8084987B2 (en) * 2008-02-13 2011-12-27 Active-Semi, Inc. USB port with smart power management
US7984317B2 (en) * 2008-03-24 2011-07-19 Apple Inc. Hardware-based power management of functional blocks
US9423846B2 (en) 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
US8762759B2 (en) 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US8607177B2 (en) 2008-04-10 2013-12-10 Nvidia Corporation Netlist cell identification and classification to reduce power consumption
WO2010004614A1 (ja) 2008-07-08 2010-01-14 Ｎｅｃディスプレイソリューションズ株式会社 端末機器および省電力制御方法
US9189048B2 (en) 2008-09-10 2015-11-17 Apple Inc. Circuit having a low power mode
US8040151B2 (en) 2008-12-19 2011-10-18 Actel Corporation Programmable logic device with programmable wakeup pins
US8001433B1 (en) * 2008-12-30 2011-08-16 Cadence Design Systems, Inc. Scan testing architectures for power-shutoff aware systems
US8176453B2 (en) * 2009-01-23 2012-05-08 Springsoft Usa, Inc. Power-aware debugging
US8255722B2 (en) 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
US8190931B2 (en) 2009-04-30 2012-05-29 Texas Instruments Incorporated Power management events profiling
JP4998519B2 (ja) 2009-05-29 2012-08-15 富士通株式会社 非同期インタフェース回路及び非同期データ転送方法
CN101944527B (zh) 2009-07-08 2012-11-21 炬才微电子（深圳）有限公司 一种集成电路及其待机控制方法
GB2472051B (en) 2009-07-22 2012-10-10 Wolfson Microelectronics Plc Power management apparatus and methods
US8275560B2 (en) 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
US9465771B2 (en) * 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US20110103391A1 (en) * 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US20110131427A1 (en) 2009-12-02 2011-06-02 Jorgenson Joel A Power management states
CN201646608U (zh) * 2010-01-20 2010-11-24 世福工业股份有限公司 车用电力管理模块及车用电力管理装置
CN102577233B (zh) 2010-02-01 2016-07-13 惠普开发有限公司 用于网络交换机的深度休眠模式管理
WO2011102126A1 (ja) 2010-02-22 2011-08-25 パナソニック株式会社 不揮発性半導体記憶装置及び電子機器
KR20110097447A (ko) 2010-02-25 2011-08-31 삼성전자주식회사 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8452997B2 (en) 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
US8726047B2 (en) 2010-05-07 2014-05-13 Samsung Electronics Co., Ltd. System on chip, devices having the same, and method for power control of the SOC
US8738937B2 (en) 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8719630B2 (en) 2010-08-23 2014-05-06 Qualcomm Incorporated Method and apparatus for monitoring interrupts during a power down event at a processor
DE102010055470B4 (de) 2010-12-22 2017-10-19 Texas Instruments Deutschland Gmbh RFID-Transponder und schlüsselloses Fahrzeugzugangssystem
TWI443495B (zh) 2011-09-08 2014-07-01 Asustek Comp Inc 電腦裝置及中央處理器的頻率調整方法
US8638080B2 (en) 2011-09-14 2014-01-28 Texas Instruments Incorporated Circuits and methods for controlling PWM input of driver circuit
US8868941B2 (en) 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8713340B2 (en) 2011-10-12 2014-04-29 Lsi Corporation Method and apparatus for power management control of an embedded memory having sleep and shutdown features
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9471121B2 (en) 2011-11-14 2016-10-18 Texas Instruments Incorporated Microprocessor based power management system architecture
US8826079B2 (en) 2011-12-16 2014-09-02 Arm Limited Data processing apparatus and method for identifying debug events
US9195589B2 (en) 2011-12-27 2015-11-24 Intel Corporation Adaptive configuration of non-volatile memory
US20130170413A1 (en) 2011-12-28 2013-07-04 Hong Kong Applied Science and Technology Research Institute Company Limited Methods and systems for power saving controls in mobile broadcast receiver
KR20170001738A (ko) 2012-03-27 2017-01-04 인텔 코포레이션 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US8958186B2 (en) 2012-10-02 2015-02-17 Synopsys, Inc. Mitigating cross-domain transmission of electrostatic discharge (ESD) events
CN103838892B (zh) * 2012-11-26 2018-06-15 恩智浦美国有限公司 多电压域电路设计验证方法
US8683419B1 (en) * 2012-11-30 2014-03-25 Cadence Design Systems, Inc. Power domain crossing interface analysis
US8791743B1 (en) * 2013-02-18 2014-07-29 Apple Inc. Balanced level shifter with wide operation range
US9207981B2 (en) 2013-03-15 2015-12-08 Google Inc. Systems and methods for power awareness in mobile applications
CN103488136B (zh) * 2013-08-15 2016-09-28 中国商用飞机有限责任公司 飞机控制板组件系统及其系统架构
US9262293B2 (en) * 2013-09-16 2016-02-16 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US9329963B2 (en) * 2013-09-16 2016-05-03 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
IN2014CH00438A (de) * 2014-01-31 2015-08-07 Mentor Graphics Corp

Also Published As

Publication number Publication date
CN105223915A (zh) 2016-01-06
TWI621010B (zh) 2018-04-11
TW201617780A (zh) 2016-05-16
US20150378423A1 (en) 2015-12-31
CN105223915B (zh) 2018-05-18
US9684367B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
DE102015211561A1 (de) Leistungsverfolgungsanschluss zum Verfolgen von Zuständen von Leistungsdomänen
DE112012001358B4 (de) Verwalten von Energieverbrauch in einem Mehrfachkernprozessor
DE112011103193B4 (de) Bereitstellung einer Pro-Kern-Spannungs-und Frequenzsteuerung
DE68927941T2 (de) Datenschutzsystem in einem Datenverarbeitungssystem
DE112008001223B4 (de) Datenverarbeitung mit einem Cache-Zugriffsmodus mit geringer Leistung
DE102013217804B4 (de) System und Verfahren zur Berücksichtigung von Alterungswirkungen in einer Computervorrichtung
DE112017008096T5 (de) Stromsteuerung einer verarbeitungseinheit
DE102005037635A1 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE112011106075T5 (de) Redundantes Serversystem mit einer optimierten Ausfallssicherungseinrichtung
DE102014219905A1 (de) Konfiguration von Leistungsdomänen eines Mikrocontroller-Systems
DE112013006190T5 (de) Verfahren und Einrichtung für Energieressourcen-Schutz
DE102015102689A1 (de) Steuern von Flankensteilheiten eines Prozessors auf der Basis eines Batterieladezustands
DE102016206170B4 (de) Serielle draht-debug-brücke
DE102021126686A1 (de) Leistungsverwaltungseinrichtung und -verfahren für mehrebenenspeichersysteme
DE112018000372T5 (de) Systeme und verfahren für eine kohärente energieverwaltung
DE112015003632T5 (de) Dynamisches spielraumeinstellen zum steuern von anwendungsspezifischen schaltungen und speichern
DE102015202513A1 (de) Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit
DE102014103478A1 (de) Neuartige Verfahrensweise zur Erzeugung eines Stromausfallwarnsignals zur Maximierung von nutzbarer Haltezeit mit AC/DC-Gleichrichtern
DE102020134338A1 (de) Inferenzbasierte schnellladung
DE112017005371T5 (de) Energiesparen eines Prozessors während Warteereignissen
DE112015004405B4 (de) Nichtflüchtiges speichermodul
DE102021121216A1 (de) Einrichtung und Verfahren zum Steuern eines Prozessorspitzensttroms
DE112018005673T5 (de) Konfigurierbares leeren von daten aus einem flüchtigen speicher in einen nicht flüchtigen speicher
DE69333445T2 (de) Mikroprozessor mit hardwaregesteuerter Leistungsverwaltung und auswählbaren Eingangs-/Ausgangssteuerungssteckerstiften und Verfahren hierfür
DE102012221253B4 (de) Verfahren zum Zählen von Ereignissen in einer elektronischen Einheit, Ereigniszähler für eine integrierte Schaltungseinheit sowie Computersystem und Computerprogrammprodukt hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed