CN105223915B - 集成电路装置及用于产生电力迹线的方法 - Google Patents

集成电路装置及用于产生电力迹线的方法 Download PDF

Info

Publication number
CN105223915B
CN105223915B CN201510358162.7A CN201510358162A CN105223915B CN 105223915 B CN105223915 B CN 105223915B CN 201510358162 A CN201510358162 A CN 201510358162A CN 105223915 B CN105223915 B CN 105223915B
Authority
CN
China
Prior art keywords
power
voltage
traces
module
power domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510358162.7A
Other languages
English (en)
Other versions
CN105223915A (zh
Inventor
茵加·汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN105223915A publication Critical patent/CN105223915A/zh
Application granted granted Critical
Publication of CN105223915B publication Critical patent/CN105223915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

本申请案涉及集成电路装置及用于产生电力迹线的方法。包含于具有多个电力域的系统(例如，微控制器系统)中的电力迹线端口包含输出指示所述电力域的状态的数字信号的电力迹线端口。如果每一电力域独立于在所述系统中的其它电力域，那么每一电力域可在所述电力迹线端口中具有其自身的一组电力迹线引脚，所述电力迹线引脚至少部分在系统之外。如果电力域具有多个状态，那么可使用多个引脚来指示所述多个状态。在一些实施方案中，所述电力迹线端口可包含用于提供性能水平信号的性能水平引脚。所述电力迹线端口可耦合到在所述系统之外的电力分析器的电力迹线探针，所述电力迹线探针用于产生电力迹线。

Description

集成电路装置及用于产生电力迹线的方法
技术领域
本发明大体上涉及用于产生具有可配置电力域的系统的电力迹线的硬件。
背景技术
一些现代微控制器系统组织成电力域。所述微控制器系统的电力管理器可基于电力域中的一或多个模块(例如，外围设备)的状态而改变所述电力域的电力配置。电力域内的每一模块可独立于所述电力域中的其它模块或其它电力域中的其它模块而切断。举例来说，当发射缓冲器为空时，通用异步接收器/发射器(USART)可保持唤醒且随后在任务完成时自动切断。如果所述微控制器系统能够“梦游”，那么所述模块可唤醒以在回到休眠状态之前执行任务。在一些系统中，电力域可为层级式的，使得如果更高水平电力域接通则一电力域将接通，即使所述电力域不具有有源模块。
由于所有上述原因，在不跟踪电力域状态的情况下，调试具有可配置的电力域的微控制器系统是困难的。此外，电力域不可使用常规芯片上调试系统而装备，因为此类调试系统通常需要所述微控制器系统中的所有电力域同时作用。
发明内容
一种包含于具有多个电力域的系统(例如，微控制器系统)中的电力迹线端口，其包含输出指示所述电力域的状态的数字信号的电力迹线端口。如果每一电力域独立于所述系统中的其它电力域，那么每一电力域可具有在所述电力迹线端口中的其自身的一组电力迹线引脚，所述电力迹线引脚至少部分在系统之外。如果电力域具有多个状态，那么可使用多个引脚来指示所述多个状态。在一些实施方案中，所述电力迹线端口可包含用于提供性能水平信号的性能水平引脚。所述电力迹线端口可耦合到在所述系统之外的电力分析器的电力迹线探针，所述电力迹线探针用于产生电力迹线。
在一些实施方案中，集成电路装置包括：一或多个模块，其指派到所述装置的多个电力域中的一或多者；电力管理单元，其耦合到所述一或多个模块且经配置以通过接通或切断所述一或多个模块而改变所述多个电力域的状态，且产生指示经改变的状态的信号；及电力迹线端口，其耦合到所述电力管理器单元且包含针对每一电力域用于载送所述一或多个信号的一或多个电力迹线输出，其中所述一或多个电力迹线输出至少部分在所述装置之外。
一种产生电力迹线的方法，其包括：将集成电路装置的一或多个模块指派到所述装置的多个电力域中的一或多者；通过接通或切断所述一或多个模块来改变所述多个电力域的电力状态；产生指示经改变的电力状态的一或多个信号；及将所述一或多个信号应用于所述装置的电力迹线端口的一或多个电力迹线输出。
其它实施方案针对方法、电路及系统。
用于跟踪电力域状态的所述电力迹线端口的特定实施方案可提供以下优点中的一或多者。所述电力迹线端口允许具有多个独立电力域的系统(例如，微控制器系统)的调试。将电力迹线端口集成到所述系统中消除了对用于测量电力消耗的昂贵的外部电力测量设备的需求。
附图说明
图1为具有电力迹线端口的实例微控制器系统的框图。
图2说明实例电力迹线接口。
图3为说明在图1的微控制器系统中用于执行电力-行走任务的硬件序列的时序图。
图4为用于产生电力迹线信号的过程的流程图。
具体实施方案方式
图1为具有电力迹线端口136的实例微控制器系统100的框图。在一些实施方案中，微控制器系统100包含总是作用域102、电力域104(PD0)、电力域106(PD1)及电力域108(PD2)。虽然系统100是微控制器系统，但是电力迹线端口136可与具有多个独立地可配置的电力域的任何集成电路装置或系统一起使用。
在一些实施方案中，总是作用域102包含电力管理器单元110，实时计数器(RTC)112及或门114。总是作用域102总是处于作用模式。总是作用域102可包含用以降低由于总是处于作用模式而对总电力消耗所造成的影响的逻辑。
电力管理器单元110控制电力域104、106、108的电力配置。举例来说，电力域可为从相同的电源(例如，在相同的电压下)汲取电力的一或多个模块。微控制器系统100可为每一电力域104、106、108维持电力配置。电力配置包含用于电力域的一或多个参数，所述参数指定(例如)所述电力域的更高或更低电压、用于所述电力域的时钟是否冻结、某些模块在降低的电压的降低的状态中是否启用或禁用或操作，等等。改变电力域的电力配置可调节电力域的电力消耗。在一些实施方案中，电力域104、106、108的电压可由电压调节器132(REG A)及134(REG B)来调节。举例来说，调节器132可为高压“降压”电压调节器且电压调节器134可为低压开关-电容器电压调节器。在一些实施方案中，在电压调节器之间的切换可基于所需要的性能而为自动的，所述所需要的性能可通过监视所述电力域的输入时钟频率而测量。当所述输入时钟频率超过给定电压的最大电平时，电压调节器可增大电压或切换到不同的电压调节器。
电力域104包含时钟控制器116、事件控制器118及模块120、122，模块120、122可执行一或多个任务。举例来说，模块120，122中的一者可为模/数转换器(ADC)。时钟控制器116可经配置以接收来自模块120、122的对于时钟信号的请求，且将所请求的时钟提供到发出请求的模块。为获取时钟信号，模块请求所述时钟信号；否则所述时钟可冻结以降低电力消耗。事件控制器118将来自触发模块的触发(事件或请求)取决于所述触发而路由到适当的模块。电力域104为在电力域层级的底部的电力域的实例，这意味着所有更高电力域取决于电力域104。实际上，必须在接通电力域108之前接通电力域104。一旦接通电力域108，就接通整个微控制器系统100。
电力域106包含两个模块124、126及直接存储器存取(DMA)模块128，所述两个模块124、126可执行各种任务中的一或多者。电力域108包含处理器130(例如，用于微控制器系统100的中央处理单元(CPU))。
在操作中，电力管理器单元110可响应于来自微控制器系统100的内部或外部的模块的事件触发而改变电力域的电力配置。举例来说，电力管理器单元110可导致电力域退出电力节省模式，使得所述电力域的一或多个模块可执行操作。随后所述模块可停止产生事件以将所述电力域还原至其先前电力配置，或所述模块可产生新的事件以改变另一域的电力配置。为执行微控制器系统100的电力感知调试，电力管理器单元110可包含电力迹线端口136。如参考图2所描述，电力迹线端口136可提供指示电力域104、106、108的状态的数字信号。
图2说明将微控制器系统100与电力迹线探针202耦合的实例电力迹线接口200。电力迹线接口200包含电力迹线引脚204，电力迹线引脚204耦合到电力管理器单元110的电力迹线端口136且至少部分定位在微控制器系统100的封装201之外。在所展示的实例中，电力迹线引脚202包含分别用于电力域PD0、PD1及PD2的PWT2、PWT1及PWT0。每一电力迹线引脚可提供指示所述电力域的状态的开/关数字信号。如果电力域具有两个以上电力状态，那么可添加额外的电力迹线引脚以指示额外的电力状态。举例来说，如果在给定系统中存在3个独立电力域，其中所述电力域中的两者具有2个状态(开/关)且第三电力域具有5个状态，那么可能的状态的总数为20(2x2x5＝20)。此实例系统将包含20个电力迹线引脚以表示所述20个可能状态。在实例微控制器系统100中，我们具有拥有层级式电力域的单一系统，从而产生电力迹线端口136中的5个可能状态及3个引脚。性能水平引脚206(PLT1，PLT0)用于在微控制器系统100作用时跟踪微控制器系统100的性能水平，以指示性能水平(例如，以指示高电力或低电力模式)。时钟引脚208(PCLK)可由电力分析器使用以使电力迹线同步。
电力迹线引脚204可耦合到在电力管理器单元110中的逻辑。每一次电力域处于作用模式，对应电力迹线引脚的逻辑水平就通过(举例来说)提高对应电力迹线引脚的电压来改变。举例来说，如果电力域PD0、PD1为作用且PD2为不作用，那么电力迹线引脚136将输出数字值PWT2＝0、PWT1＝1、PWT0＝1。所述数字值可由电力迹线探针202检测且用于产生微控制器系统100的电力迹线。在一些实施方案中，电力迹线探针202可耦合到在装置(例如，计算机)上运行的电力分析器应用，所述电力分析器应用实时监视微控制器系统100的电力消耗且提供实时数据及迹线图形。
图3为说明用于在图1的微控制器系统中执行电力-行走任务的硬件序列的时序图。图3的顶部展示在作用或电力行走期间电力域PD0、PD1及PD2的电力域状态。电力行走(也称作“梦游”)在2013年10月1日申请的共同待决的第14/043,445号美国专利申请案“配置微控制器系统的电力域”中描述。
在所展示的实例中，状态为作用(ACTIVE)、保持(RET)、开(ON)及作用/电力行走(ACTIVE/POWER WALKING)。在作用状态中，电力域经完全供电以执行任务。在RET状态中，电力域维持在低电力状态以降低电力消耗。开状态指示当电压调节器从低电压开关-电容器电压调节器134(例如，0.9伏)改变为高电压降压电压调节器132(例如，1.2伏)时从保持状态向作用状态的过渡。在作用/电力行走状态中，电力域为作用且执行电力行走，其中电力管理器单元110可取决于来自电力消费者(例如，模块)的请求而动态地将电力域PD0、PD1、PD2中的一或多者改变为相关电力配置。
在所述电力域状态的下方为经调节的电压图形，其说明归因于经调节的电压的改变的电力配置的改变。在所述经调节的电压图形的下方的我们的图形说明电力迹线及性能状态，其可由电力迹线引脚PWT2、PWT1、PWT0上的二进制信号的十进制当量表示。针对此实例配置(3个电力迹线引脚)，图1中展示的三个电力域(PD0、PD1、PD2)为层级式的，这意味着PD2依赖于PD1接通，PD1又依赖于PD0接通。所述3个电力迹线引脚(PWT2、PWT1、PWT0)形成指示处于作用的最高域的二进制(十进制)数字：000(0)–系统完全作用；001(1)–总是作用接通，而PD0、PD1、PD2切断；010(2)–总是作用且PD0接通，而PD1、PD2切断；011(3)–总是作用，PD1、PD0接通，而PD2切断；及100(4)–所有电力域接通。由于存在两个性能水平引脚PLT0、PLT1，因此存在四个可能的性能水平状态，其可以二进制(十进制)表示为：00(0)、01(1)、10(2)及11(3)。在所述电力迹线及性能水平信号的下方为针对电力迹线引脚PWT2、PWT1、PWT0的输出信号。
参考图2及3，描述针对电力行走的实例硬件序列，可通过所述实例硬件序列基于外围事件选择性地激活外围模块(即使在模块时钟停止的休眠模式中)。在所述实例硬件序列中存在五个阶段。所述五个阶段指示在图3的顶部以协助读者理解。
在阶段1中，微控制器系统100处于作用状态且使用降压电压调节器132(1.2V)。在阶段1期间的电力迹线引脚输出为101(4)且性能水平输出为10(2)或性能水平2(PL2)。
在阶段2中，微控制器系统100处于待用模式(RET状态)，切断降压电压调节器132且接通开关-电容器电压调节器134(例如，0.9V)以降低微控制器系统100的电力消耗。在阶段2中的电力迹线输出为001(1)且性能水平输出为00(0)或PL0。
在阶段3中，触发条件发生(例如，RTC事件)以在电力域PD0及PD1中执行任务。此触发条件由微控制器100在作用状态中配置以不产生中断。举例来说，所述触发条件触发事件到在电力域PD0中的模块120。切断开关-电容器电压调节器134且接通降压电压调节器132，从而导致电力域PD0、PD1接通且基于所述事件的配置进入作用状态。在阶段3中的电力迹线输出为011(3)且性能水平输出为10(2)或PL2。
在阶段4中，一旦PL2准备好(电压核心已达到1.2V)，就使用电力行走执行任务(时钟请求)。在阶段4中的电力迹线输出为011(3)且性能水平输出为10(2)或PL2。
在阶段5(在此实例序列中的最后阶段)中，所述电力-行走任务完成，微控制器系统100返回到待用(RET状态)或将唤醒(WAKE)信号发送到电力管理器单元110以在PL2的情况下使微控制器100返回到作用状态。降压电压调节器切断，开关-电容器电压调节器接通，电力迹线输出为001(1)且性能水平输出为00(0)。
图4为用于产生电力迹线信号的过程400的流程图。过程400可由微控制器系统100执行，如参考图1到3所描述。
过程400可通过确定在所述系统中的电力域的状态而开始(400)。举例来说，微控制器系统的电力管理器单元可通过切换供应电压到经指派到电力域的模块的电压调节器来配置在微控制器系统中的电力域。过程400可通过产生表示所述电力域的作用状态的数字输出信号而继续(404)。举例来说，在电力管理单元中的逻辑可产生指示电力域的状态的开/关数字信号。过程400可通过将所述数字信号施加到电力管理器单元的电力迹线引脚而继续(406)。如果电力域可具有两个以上状态，那么可将额外的引脚添加到用于所述电力域的所述电力迹线端口以指示所述电力域的额外状态。在一些实施方案中，性能水平引脚可添加到所述电力管理器单元以指示所述系统的性能水平。
尽管此文件含有许多具体实施方案细节，但这些不应理解为对可主张的范围的限制，而应作为对特定实施例特有的特征的描述。在本说明书中在单独实施例的上下文中描述的某些特征还可在单一实施例中组合地实施。相反地，在单一实施例的上下文中所描述的各种特征还可单独地或以任何合适的子组合形式在多个实施例中实施。此外，虽然特征可在上文中描述为在某些组合中起作用乃至最初主张如此，但来自所主张组合的一或多个特征可在某些情形中从所述组合删除，或所主张的组合可针对子组合或子组合的变体。

Claims (23)

1.一种集成电路装置，其包括：
封装；
集成电路，其包含于所述封装中且具有指派到电力域的模块；
电力管理单元，其耦合到所述模块且经配置以通过调节到所述模块的电力而改变所述电力域的状态且产生指示经改变的状态的信号；
电力迹线端口，其耦合到所述电力管理单元且包含：
针对所述电力域用于载送指示所述经改变的状态的所述信号的一或多个电力迹线输出，所述一或多个电力迹线输出至少部分定位在所述封装之外，以及
一或多个性能水平输出，其用于载送指示一或多个性能水平的一或多个性能水平信号，其中所述一或多个性能水平输出至少部分在所述封装之外；
第一电压调节器，其经配置用于在高电压操作模式期间调节所述电力域的所述模块的电压；及
第二电压调节器，其经配置用于在低电压操作模式期间调节所述电力域的所述模块的电压。
2.根据权利要求1所述的装置，其中所述一或多个性能水平为电力水平。
3.根据权利要求1所述的装置，其中所述装置为微控制器系统。
4.根据权利要求1所述的装置，其中所述信号为数字信号。
5.根据权利要求1所述的装置，其中所述电力域为层级式的。
6.根据权利要求1所述的装置，其中至少一种状态为电力行走状态。
7.根据权利要求1所述的装置，其中所述第一电压调节器包括高电压降压电压调节器，且
其中所述第二电压调节器包括低电压开关-电容器电压调节器。
8.一种产生电力迹线的方法，其包括：
将集成电路装置的模块指派到所述集成电路装置的电力域；
通过调节到所述模块的电力来改变所述电力域的电力状态；
产生指示经改变的电力状态的信号；
将所述信号应用于所述集成电路装置的电力迹线端口的一或多个电力迹线输出；
施加一或多个性能水平信号至所述电力迹线端口的一或多个性能水平输出，其中所述一或多个性能水平信号指示所述集成电路装置的一或多个性能水平；
在所述集成电路装置的高电压操作模式期间使用第一电压调节器调节所述电力域的所述模块的电压；及
在所述集成电路装置的低电压操作模式期间使用第二电压调节器调节所述电力域的所述模块的电压。
9.根据权利要求8所述的方法，其中所述一或多个性能水平为电力水平。
10.根据权利要求8所述的方法，其中所述装置为微控制器系统。
11.根据权利要求8所述的方法，其中所述信号为数字信号。
12.根据权利要求8所述的方法，其中所述电力域为层级式的。
13.根据权利要求8所述的方法，其中至少一种状态为电力行走状态。
14.根据权利要求8所述的方法，其进一步包括：
从所述信号产生一或多个电力迹线。
15.根据权利要求8所述的方法，其中所述第一电压调节器包括高电压降压电压调节器以及所述第二电压调节器包括低电压开关-电容器电压调节器，且其中使用所述第一电压调节器或所述第二电压调节器调节所述电力域的所述模块的电压包括：
监控所述集成电路装置的电压水平；
在低电压操作模式期间使用所述开关-电容器电压调节器来调节所述电力域的所述模块的电压；及
在高电压操作模式期间使用所述降压电压调节器来调节所述电力域的所述模块的电压。
16.一种集成电路装置，其包括：
封装；
集成电路，其包含于所述封装中且具有指派到电力域的模块；
电力管理单元，其耦合到所述模块且经配置以通过调节到所述模块的电力而改变所述电力域的状态且产生指示所述经改变的状态的信号；
电力迹线端口，其耦合到所述电力管理单元且包含至少部分定位在所述封装之外的一或多个电力迹线输出，其中所述一或多个电力迹线输出经配置以将指示所述电力域的经改变的状态的信号提供至外部电力迹线探针以产生所述装置的电力迹线；以及
第一电压调节器和第二电压调节器，其经配置以在高电压操作模式期间和低电压操作模式期间分别调节指派到所述电力域的所述模块的电压。
17.根据权利要求16所述的装置，其中所述电力迹线端口进一步包括：
一或多个性能水平输出，其用于载送指示一或多个性能水平的一或多个性能水平信号，其中所述一或多个性能水平输出至少部分在所述封装之外。
18.根据权利要求17所述的装置，其中所述一或多个性能水平表示电力水平。
19.根据权利要求16所述的装置，其中所述装置包括微控制器系统。
20.根据权利要求16所述的装置，其中所述信号包括数字信号。
21.根据权利要求16所述的装置，其中所述电力域为层级式的。
22.根据权利要求16所述的装置，其中至少一种状态为电力行走状态。
23.根据权利要求16所述的装置，其中所述第一电压调节器包括高电压降压电压调节器，且
其中所述第二电压调节器包括低电压开关-电容器电压调节器。
CN201510358162.7A 2014-06-26 2015-06-25 集成电路装置及用于产生电力迹线的方法 Active CN105223915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/316,625 2014-06-26
US14/316,625 US9684367B2 (en) 2014-06-26 2014-06-26 Power trace port for tracing states of power domains

Publications (2)

Publication Number Publication Date
CN105223915A CN105223915A (zh) 2016-01-06
CN105223915B true CN105223915B (zh) 2018-05-18

Family

ID=54840010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510358162.7A Active CN105223915B (zh) 2014-06-26 2015-06-25 集成电路装置及用于产生电力迹线的方法

Country Status (4)

Country Link
US (1) US9684367B2 (zh)
CN (1) CN105223915B (zh)
DE (1) DE102015211561A1 (zh)
TW (1) TWI621010B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US10572300B2 (en) * 2015-05-21 2020-02-25 Projoule Gmbh Apparatus and method for configuring a microcontroller system
GB2569537B (en) * 2017-12-18 2020-02-26 Advanced Risc Mach Ltd A technique for managing power domains in an integrated circuit
US10948970B2 (en) * 2018-03-30 2021-03-16 Dialog Semiconductor B.V. Low power microcontroller
US11847006B2 (en) * 2020-01-02 2023-12-19 Texas Instruments Incorporated Integrated circuit with debugger and arbitration interface
TWI748366B (zh) * 2020-03-09 2021-12-01 慧榮科技股份有限公司 電子裝置及相關的控制方法
US11119153B1 (en) * 2020-05-29 2021-09-14 Stmicroelectronics International N.V. Isolation enable test coverage for multiple power domains
US11467622B2 (en) * 2021-02-23 2022-10-11 Texas Instruments Incorporated Clock oscillator control circuit
US11842226B2 (en) * 2022-04-04 2023-12-12 Ambiq Micro, Inc. System for generating power profile in low power processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593990A (zh) * 2008-02-13 2009-12-02 技领半导体(上海)有限公司 实现usb端口智能式电源管理的方法、装置及集成电路
CN201646608U (zh) * 2010-01-20 2010-11-24 世福工业股份有限公司 车用电力管理模块及车用电力管理装置
CN103488136A (zh) * 2013-08-15 2014-01-01 中国商用飞机有限责任公司 控制板组件系统及其系统架构
US8683419B1 (en) * 2012-11-30 2014-03-25 Cadence Design Systems, Inc. Power domain crossing interface analysis

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475134A (en) 1982-01-08 1984-10-02 Mobil Oil Corporation Predetermined starting point initiation system
US4677566A (en) 1984-10-18 1987-06-30 Burroughs Corporation Power control network for multiple digital modules
US4703486A (en) 1984-12-18 1987-10-27 Advanced Micro Devices, Inc. Communication data encoder/decoder component system architecture
JP2748822B2 (ja) 1993-07-05 1998-05-13 日本電気株式会社 情報処理装置
JP3466762B2 (ja) 1995-03-31 2003-11-17 キヤノン株式会社 画像処理装置、画像形成システム、並びに、画像形成装置およびその方法
JPH11507748A (ja) 1995-06-07 1999-07-06 セイコーエプソン株式会社 節電モードを有するビデオ表示コントローラを備えたコンピュータ
US5623234A (en) 1996-03-04 1997-04-22 Motorola Clock system
US6175891B1 (en) 1997-04-23 2001-01-16 Micron Technology, Inc. System and method for assigning addresses to memory devices
JPH11143571A (ja) 1997-11-05 1999-05-28 Mitsubishi Electric Corp データ処理装置
EP0935195A2 (en) 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
JP3435335B2 (ja) 1998-03-18 2003-08-11 株式会社東芝 クロック同期遅延制御回路及び外部クロックに同期した内部クロックを用いるデバイスを含む装置
US6255878B1 (en) 1998-09-18 2001-07-03 Lsi Logic Corporation Dual path asynchronous delay circuit
US6320717B1 (en) 1998-10-30 2001-11-20 Iomega Corporation Velocity limited loading of read heads onto disk drive media
JP4461511B2 (ja) 1999-06-09 2010-05-12 株式会社日立製作所 ディスクアレイ装置及びディスク装置へのデータ読み出し／書き込み方式
US6848055B1 (en) 2000-03-23 2005-01-25 Intel Corporation Integrated circuit having various operational modes and a method therefor
JP2001350739A (ja) 2000-06-07 2001-12-21 Mitsubishi Electric Corp マイクロコンピュータ
EP1307367B1 (de) 2000-07-28 2013-09-11 Continental Teves AG & Co. oHG System, positionsgeber und empfangseinrichtung zur sicheren übertragung der position eines betätigungselements sowie dessen verwendung
DE10106132A1 (de) 2001-02-10 2002-08-14 Philips Corp Intellectual Pty Aufwachschaltung für ein elektrisches Gerät
JP4686065B2 (ja) 2001-07-05 2011-05-18 富士通セミコンダクター株式会社 クロック制御装置およびクロック制御方法
US20030177404A1 (en) 2002-03-14 2003-09-18 Jorgenson Joel A. Power distribution control system and method for limiting transient current conditions in computer architectures
DE10215583B4 (de) 2002-04-10 2008-09-11 Qimonda Ag Spannungsgeneratorvorrichtung und Steuerverfahren
KR100506450B1 (ko) 2003-01-24 2005-08-05 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 테스트 모드 제어 장치
US6946869B2 (en) 2003-10-15 2005-09-20 International Business Machines Corporation Method and structure for short range leakage control in pipelined circuits
CN100470656C (zh) 2003-10-31 2009-03-18 宇田控股有限公司 摆动时钟信号的产生方法和产生装置
DE102004050393B4 (de) 2004-10-15 2010-09-16 Infineon Technologies Ag Kommunikations-Einrichtung, Steuer-Einrichtung und Kommunikations-System
US7071859B1 (en) 2005-06-30 2006-07-04 Sigmatel, Inc. System and method for scheduling access to an analog-to-digital converter and a microprocessor
JP4341594B2 (ja) 2005-06-30 2009-10-07 セイコーエプソン株式会社 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
US7574683B2 (en) 2005-08-05 2009-08-11 John Wilson Automating power domains in electronic design automation
US7304514B2 (en) * 2006-04-06 2007-12-04 Atmel Corporation Methods and circuits for sensing on-chip voltage in powerup mode
US7725750B2 (en) 2006-05-01 2010-05-25 Freescale Semiconductor, Inc. Method of transitioning between active mode and power-down mode in processor based system
JP4758311B2 (ja) 2006-09-14 2011-08-24 Ｏｋｉセミコンダクタ株式会社 非同期データ保持回路
US7770142B1 (en) * 2006-10-30 2010-08-03 Cadence Design Systems, Inc. Modeling power management for an integrated circuit
JP4232908B2 (ja) 2006-12-08 2009-03-04 シャープ株式会社 データ保持回路および信号処理回路
KR100866604B1 (ko) 2007-01-23 2008-11-03 삼성전자주식회사 전원제어 장치 및 전원제어 방법
US7773689B2 (en) 2007-02-02 2010-08-10 International Business Machines Corporation Multimodal memory controllers
US7954078B1 (en) * 2007-06-29 2011-05-31 Cadence Design Systems, Inc. High level IC design with power specification and power source hierarchy
US7391250B1 (en) 2007-09-02 2008-06-24 United Microelectronics Corp. Data retention cell and data retention method based on clock-gating and feedback mechanism
US7958475B2 (en) * 2007-09-28 2011-06-07 Cadence Design Systems, Inc. Synthesis of assertions from statements of power intent
US7908496B2 (en) 2007-09-29 2011-03-15 Intel Corporation Systems and methods for communicating voltage regulation information between a voltage regulator and an integrated circuit
US7514958B1 (en) * 2007-10-16 2009-04-07 Broadcom Corporation Integrated circuit having a configurable logic gate
US8352235B1 (en) * 2007-10-31 2013-01-08 Cadence Design Systems, Inc. Emulation of power shutoff behavior for integrated circuits
US8068433B2 (en) 2007-11-26 2011-11-29 Microsoft Corporation Low power operation of networked devices
JP5104254B2 (ja) 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
US7839016B2 (en) 2007-12-13 2010-11-23 Arm Limited Maintaining output I/O signals within an integrated circuit with multiple power domains
GB2455744B (en) 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US20090204835A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
US9411390B2 (en) 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
US7984317B2 (en) * 2008-03-24 2011-07-19 Apple Inc. Hardware-based power management of functional blocks
US8762759B2 (en) 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US8607177B2 (en) 2008-04-10 2013-12-10 Nvidia Corporation Netlist cell identification and classification to reduce power consumption
US9423846B2 (en) 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
WO2010004614A1 (ja) 2008-07-08 2010-01-14 Ｎｅｃディスプレイソリューションズ株式会社 端末機器および省電力制御方法
US9189048B2 (en) 2008-09-10 2015-11-17 Apple Inc. Circuit having a low power mode
US8040151B2 (en) 2008-12-19 2011-10-18 Actel Corporation Programmable logic device with programmable wakeup pins
US8001433B1 (en) * 2008-12-30 2011-08-16 Cadence Design Systems, Inc. Scan testing architectures for power-shutoff aware systems
US8176453B2 (en) * 2009-01-23 2012-05-08 Springsoft Usa, Inc. Power-aware debugging
US8255722B2 (en) 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
US8190931B2 (en) 2009-04-30 2012-05-29 Texas Instruments Incorporated Power management events profiling
JP4998519B2 (ja) 2009-05-29 2012-08-15 富士通株式会社 非同期インタフェース回路及び非同期データ転送方法
CN101944527B (zh) 2009-07-08 2012-11-21 炬才微电子（深圳）有限公司 一种集成电路及其待机控制方法
GB2472051B (en) 2009-07-22 2012-10-10 Wolfson Microelectronics Plc Power management apparatus and methods
US8275560B2 (en) 2009-09-10 2012-09-25 Intel Corporation Power measurement techniques of a system-on-chip (SOC)
US20110103391A1 (en) * 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US9465771B2 (en) * 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US20110131427A1 (en) 2009-12-02 2011-06-02 Jorgenson Joel A Power management states
US20120120958A1 (en) 2010-02-01 2012-05-17 Priya Mahadevan Deep sleep mode management for a network switch
WO2011102126A1 (ja) 2010-02-22 2011-08-25 パナソニック株式会社 不揮発性半導体記憶装置及び電子機器
KR20110097447A (ko) 2010-02-25 2011-08-31 삼성전자주식회사 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8452997B2 (en) 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
CN102270030B (zh) 2010-05-07 2015-09-09 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
US8738937B2 (en) 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8719630B2 (en) 2010-08-23 2014-05-06 Qualcomm Incorporated Method and apparatus for monitoring interrupts during a power down event at a processor
DE102010055470B4 (de) 2010-12-22 2017-10-19 Texas Instruments Deutschland Gmbh RFID-Transponder und schlüsselloses Fahrzeugzugangssystem
TWI443495B (zh) 2011-09-08 2014-07-01 Asustek Comp Inc 電腦裝置及中央處理器的頻率調整方法
US8638080B2 (en) 2011-09-14 2014-01-28 Texas Instruments Incorporated Circuits and methods for controlling PWM input of driver circuit
US8868941B2 (en) 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8713340B2 (en) 2011-10-12 2014-04-29 Lsi Corporation Method and apparatus for power management control of an embedded memory having sleep and shutdown features
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9471121B2 (en) 2011-11-14 2016-10-18 Texas Instruments Incorporated Microprocessor based power management system architecture
US8826079B2 (en) 2011-12-16 2014-09-02 Arm Limited Data processing apparatus and method for identifying debug events
WO2013100909A1 (en) 2011-12-27 2013-07-04 Intel Corporation Adaptive configuration of non-volatile memory
US20130170413A1 (en) 2011-12-28 2013-07-04 Hong Kong Applied Science and Technology Research Institute Company Limited Methods and systems for power saving controls in mobile broadcast receiver
KR20180077341A (ko) 2012-03-27 2018-07-06 인텔 코포레이션 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US8958186B2 (en) 2012-10-02 2015-02-17 Synopsys, Inc. Mitigating cross-domain transmission of electrostatic discharge (ESD) events
CN103838892B (zh) * 2012-11-26 2018-06-15 恩智浦美国有限公司 多电压域电路设计验证方法
US8791743B1 (en) * 2013-02-18 2014-07-29 Apple Inc. Balanced level shifter with wide operation range
US9207981B2 (en) 2013-03-15 2015-12-08 Google Inc. Systems and methods for power awareness in mobile applications
US9262293B2 (en) * 2013-09-16 2016-02-16 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US9329963B2 (en) * 2013-09-16 2016-05-03 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
IN2014CH00438A (zh) * 2014-01-31 2015-08-07 Mentor Graphics Corp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593990A (zh) * 2008-02-13 2009-12-02 技领半导体(上海)有限公司 实现usb端口智能式电源管理的方法、装置及集成电路
CN201646608U (zh) * 2010-01-20 2010-11-24 世福工业股份有限公司 车用电力管理模块及车用电力管理装置
US8683419B1 (en) * 2012-11-30 2014-03-25 Cadence Design Systems, Inc. Power domain crossing interface analysis
CN103488136A (zh) * 2013-08-15 2014-01-01 中国商用飞机有限责任公司 控制板组件系统及其系统架构

Also Published As

Publication number Publication date
US9684367B2 (en) 2017-06-20
US20150378423A1 (en) 2015-12-31
TW201617780A (zh) 2016-05-16
DE102015211561A1 (de) 2015-12-31
TWI621010B (zh) 2018-04-11
CN105223915A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
CN105223915B (zh) 集成电路装置及用于产生电力迹线的方法
US7447930B2 (en) USB control circuit for saving power and the method thereof
US7613935B2 (en) Power monitoring for processor module
US20110314314A1 (en) Power gating of cores by an soc
CN106020721B (zh) 存储器装置及其节能控制方法
CN110806794A (zh) 存储系统的掉电保护方法、系统、计算机设备以及介质
EP3367538B1 (en) Smart power supply management for high standby power system
DE102012212441A1 (de) System und Verfahren zum Betreten und Verlassen eines Schlafmodus in einem Graphikuntersystem
TWI628538B (zh) 用於功率信號介面的設備、能量管理電路系統及方法
US9507406B2 (en) Configuring power domains of a microcontroller system
CN102929381B (zh) 电子系统及其电源管理方法
US8762744B2 (en) Energy management system configured to generate energy management information indicative of an energy state of processing elements
CN109613970B (zh) 一种基于fpga和dsp架构的低功耗处理方法
CN106445057A (zh) 一种监控电源掉电自动快速放电电路及方法
CN204009457U (zh) 基于pmu的开关机电路及电子设备
CN106292987B (zh) 一种处理器掉电时序控制系统及方法
US9235246B2 (en) Computing device and power supply method of connection module
CN105718350A (zh) 控制装置以及诊断信息记录显示装置
CN102810840B (zh) 电压保护系统
US20140164815A1 (en) Server analyzing system
CN209625154U (zh) 一种soc电源管理电路
CN113495611A (zh) 功耗管理电路及芯片
US20130179701A1 (en) Separate debug power management
US11853188B2 (en) Method for generating power profile in low power processor
Menon et al. Techniques for Debug of Low Power SoCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant