DE102012212441A1 - System und Verfahren zum Betreten und Verlassen eines Schlafmodus in einem Graphikuntersystem - Google Patents
System und Verfahren zum Betreten und Verlassen eines Schlafmodus in einem Graphikuntersystem Download PDFInfo
- Publication number
- DE102012212441A1 DE102012212441A1 DE102012212441A DE102012212441A DE102012212441A1 DE 102012212441 A1 DE102012212441 A1 DE 102012212441A1 DE 102012212441 A DE102012212441 A DE 102012212441A DE 102012212441 A DE102012212441 A DE 102012212441A DE 102012212441 A1 DE102012212441 A1 DE 102012212441A1
- Authority
- DE
- Germany
- Prior art keywords
- gpu
- state
- memory
- power
- entering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3278—Power saving in modem or I/O interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Abstract
Eine Technik ist für eine Graphikverarbeitungseinheit (GPU) offenbart, in einen Energiespartiefschlafmodus einzutreten und diesen zu verlassen. Die Technik beinhaltet das Bewahren des Verarbeitungszustands innerhalb des lokalen Speichers, indem der lokale Speicher konfiguriert wird, in einem Selbstaktualisierungsmodus zu arbeiten, während die GPU für den Tiefschlaf abgeschaltet ist. Eine Schnittstpelt ist, ist konfiguriert, um störende GPU-Signale daran zu hindern, korrektes Selbstaktualisieren des lokalen Speichers zu unterbrechen. Störende GPU-Signale können aus den GPU-Abschalt- und GPU-Anschaltereignissen, die mit dem Eintreten in und Verlassen des Tiefschlafmodus durch die GPU assoziiert sind, resultieren.
Description
- Hintergrund der Erfindung
- Gebiet der Erfindung
- Die Erfindung bezieht sich im Allgemeinen auf Graphikverarbeitungssysteme und insbesondere auf ein System und ein Verfahren zum Betreten und Verlassen eines Schlafmodus in einem Graphikuntersystem.
- Beschreibung der verwandten Technik
- Bestimmte Computersysteme weisen eine Graphikverarbeitungseinheit (GPU) auf, die konfiguriert ist, um Berechnungsaufgaben in Kooperation mit einer Zentralverarbeitungseinheit (CPU) durchzuführen. Während des normalen Betriebs kann die GPU den Berechnungsaufgaben wie benötigt zugeordnet sein. Daten- und Programmcode, der sich auf die Berechnungsaufgaben bezieht, ist herkömmlicherweise innerhalb eines lokalen Speichersystems gespeichert, das ein oder mehrere Speichervorrichtungen aufweist. Bestimmte Zustandsinformationen, die sich auf die Berechnungsaufgaben beziehen, können auf der GPU gespeichert sein. Zwischen dem Durchführen der Berechnungsaufgaben kann die GPU inaktiv (im Leerlauf, idle) für vorhersehbare Zeitspannen bleiben. Während einer Spanne von inaktiver Zeit kann die GPU in einen Schlafmodus versetzt werden, um den Energieverbrauch zu reduzieren. Eine Art von Schlafmodus beinhaltet das Ausblenden (gating off) eines primären Taktsignals zu einem oder mehreren Taktbereichen innerhalb der GPU. Ausblenden des primären Taktsignals kann in vorteilhafter Weise den dynamischen Energieverbrauch reduzieren. Jedoch führt moderne Herstellungstechnologie, die die Herstellung von fortgeschrittenen GPU-Vorrichtungen mit extrem dichten Schaltkreisen ermöglicht, zwangsläufig einen signifikanten statischen Energieverlust (power dissipation) ein, der vorhanden ist, so oft die GPU-Vorrichtung angeschaltet ist.
- Um statischen Energieverlust während Spannen von inaktiver Zeit (idle time) anzugehen, führt ein zweiter Schlafmodus, der hierin als ein tiefer Schlafmodus (deep sleep mode) bezeichnet wird, aktuell ein Abschalten der Energie zu der GPU ein. Der Tiefschlafmodus reduziert weiter einen mittleren Energieverbrauch, in dem sowohl dynamischer als auch statischer Energieverlust, der mit Teilbereichen der GPU-Schaltkreise verbunden ist, die in den Tiefschlafmodus wechseln, eliminiert werden.
- Vor dem Wechseln (entering) in den Tiefschlafmodus muss Betriebszustandsinformation für die GPU auf dem Systemspeicher gespeichert werden, der konfiguriert ist, um die Betriebszustandsinformation zu bewahren, die bestimmte Inhalte des lokalen Speichers sowie bestimmte Teilbereiche des internen GPU-Zustands aufweisen kann. Die Betriebszustandsinformation muss innerhalb der GPU und des lokalen Speichers wieder hergestellt werden, bevor die GPU den Betrieb wieder aufnimmt und unmittelbar folgend auf ein Verlassen des Tiefschlafmodus. Jedes Mal, wenn die GPU herkömmlich in den Tiefschlafmodus versetzt wird, wird die Betriebszustandsinformation zu einem Hauptspeicher übertragen, der mit der CPU assoziiert ist. Jedes Mal, wenn die GPU in herkömmlicher Weise den Tiefschlaf verlässt, wird die Betriebszustandsinformation von dem Hauptspeicher zu der GPU und dem lokalen Speicher übertragen. Betreten (entering) und Verlassen des Tiefschlafs beinhaltet Übertragen von signifikanten Beträgen an Zustandsinformation zwischen dem Systemspeicher und der GPU. Als eine Konsequenz kann das Verwenden des Tiefschlafmodus sehr zeitaufwändig sein und führt zu einer Degradierung der Gesamtsystemleistung.
- Wie das Vorhergehende darstellt, ist, was in der Technik benötigt wird, eine verbesserte Technik zum Betreten und Verlassen eines Tiefschlafmodus in einer Graphikverarbeitungseinheit.
- Zusammenfassung der Erfindung
- Eine Ausführungsform der vorliegenden Erfindung legt ein Verfahren, das mittels einer Graphikverarbeitungseinheit (GPU) implementiert ist, zum Wechseln in und Verlassen eines Schlafmodus dar. Das Verfahren weist das Empfangen eines Befehls, in einen Schlafmodus einzutreten (enter), Speichern eines internen Verarbeitungszustands für die GPU auf ein Speichersystem, das lokal zu der GPU ist, Veranlassen von zumindest einer Speichervorrichtung, die in dem Speichersystem enthalten ist, in einen Selbstaktivierungsmodus (self-refresh mode) zu wechseln (enter), und Wechseln in einen Herunterfahrzustand (power-down state) auf.
- Eine andere Ausführungsform der vorliegenden Erfindung legt ein computerlesbares Speichermedium dar, das Instruktionen aufweist, die, wenn sie durch einen Prozessor ausgeführt werden, veranlassen, dass der Prozessor die Verfahrensschritte, die oben dargelegt sind, durchführt. Wiederum eine andere Ausführungsform der vorliegenden Erfindung legt eine Rechenvorrichtung dar, die konfiguriert ist, die Verfahrensschritte, die oben dargelegt sind, zu implementieren.
- Ein Vorteil der offenbarten Technik ist, dass eine GPU effizient in einen Tiefschlaf-Energiespar-Modus wechseln und diesen verlassen kann, indem Niedrigenergie-Selbstaktualisierungsmodi (low power self-refresh modes), die von einem lokal angebrachten Speicher verfügbar sind, wirksam eingesetzt werden. Im Gegensatz dazu profitieren Systeme des Stands der Technik nicht von dem Aufrechterhalten des GPU-Kontextes innerhalb eines lokalen Speichers.
- Kurze Beschreibung der Zeichnungen
- Damit die Weise, in der die oben genannten Merkmale der Erfindung, im Detail verstanden werden kann, kann eine speziellere Beschreibung der Erfindung, die oben kurz zusammengefasst ist, durch Bezugnahme auf Ausführungsformen, von denen manche in den angehängten Zeichnungen dargestellt sind, erlangt werden. Es muss jedoch beachtet werden, dass die angehängten Zeichnungen nur übliche Ausführungsformen dieser Erfindung darstellen und daher nicht als beschränkend im Hinblick auf den Schutzumfang betrachtet werden sollten, da die Erfindung andere gleich effektive Ausführungsformen zulassen kann.
-
1 ist ein Blockdiagramm, das ein Computersystem darstellt, das konfiguriert ist, einen oder mehrere Aspekte der vorliegenden Erfindung zu implementieren; -
2 stellt Kommunikationssignale zwischen einem Parallelverarbeitungsuntersystem und verschiedenen Komponenten des Computersystems gemäß einer Ausführungsform der vorliegenden Erfindung dar; -
3A ist eine detaillierte Darstellung einer externen Konditionierungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung; -
3B ist eine detaillierte Darstellung einer integrierten Konditionierungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung; -
4A stellt ein Flussdiagramm von Verfahrensschritten, um zu veranlassen, dass das Parallelverarbeitungssystem in einen Tiefschlafzustand wechselt, gemäß einer Ausführungsform der vorliegenden Erfindung dar; und -
4B stellt ein Flussdiagramm von Verfahrensschritten zum Veranlassen, dass das Parallelverarbeitungssystem den Tiefschlafzustand verlässt, gemäß einer Ausführungsform der vorliegenden Erfindung dar. - Detaillierte Beschreibung
- In der folgenden Beschreibung werden zahlreiche spezielle Details dargestellt, um ein vollständigeres Verständnis der Erfindung bereitzustellen. Jedoch wird dem Fachmann ersichtlich sein, dass die Erfindung ohne ein oder mehrere dieser speziellen Details ausgeübt werden kann. In anderen Instanzen wurden gut bekannte Merkmale nicht beschrieben, um ein Verschleiern der Erfindung zu vermeiden.
- Systemüberblick
-
1 ist ein Blockdiagramm, das ein Computersystem100 darstellt, das konfiguriert ist, um einen oder mehrere Aspekte der vorliegenden Erfindung zu implementieren. Das Computersystem100 weist eine Zentralverarbeitungseinheit (CPU)102 und einen Systemspeicher104 auf, die konfiguriert sind, über einen Verbindungspfad zu kommunizieren, der eine Speicherbridge105 aufweisen kann. Die Speicherbridge105 , die zum Beispiel ein North Bridge Chip sein kann, ist über einen Bus oder einen anderen Kommunikationspfad106 (zum Beispiel einen Hypertransportlink) mit einer E/A (Eingang/Ausgang) (I/O, Input/Output)-Bridge107 verbunden. Die I/O-Bridge107 , die zum Beispiel ein South Bridge Chip sein kann, empfängt eine Benutzereingabe von einer oder mehreren Benutzereingabevorrichtungen108 (zum Beispiel Tastatur, Maus) und leitet die Eingabe an die CPU102 über den Kommunikationspfad106 und die Speicherbridge105 weiter. Ein Parallelverarbeitungsuntersystem112 ist mit der Speicherbridge105 über einen Bus oder einen anderen Kommunikationspfad113 (zum Beispiel einen PCI-Express, Accelerated Graphics Port oder HyperTransport Link) gekoppelt. In einer Ausführungsform ist das Parallelverarbeitungsuntersystem112 ein Graphikuntersystem, das Pixel zu einer Anzeigevorrichtung110 (zum Beispiel einem herkömmlichen CRT oder LCD-basierten Monitor) liefert. Ein Parallelverarbeitungsuntersystemtreiber103 ist konfiguriert, um das Parallelverarbeitungsuntersystem112 zu verwalten. Der Parallelverarbeitungsuntersystemtreiber103 kann konfiguriert sein, um Graphikprimitive über den Kommunikationspfad113 für das Parallelverarbeitungsuntersystem112 zu senden, um Pixeldaten zur Anzeige auf der Anzeigevorrichtung110 zu erzeugen. Eine Systemfestplatte114 ist auch mit der I/O-Bridge107 verbunden. Ein Switch116 stellt Verbindungen zwischen der I/O-Bridge107 und anderen Komponenten, wie etwa einem Netzwerkadapter118 und verschiedenen Erweiterungskarten120 und121 bereit. - Ein eingebetteter Controller
150 ist mit dem Parallelverarbeitungsuntersystem112 gekoppelt. In einer Ausführungsform ist der eingebettete Controller150 auch mit der CPU102 über einen Verbindungspfad gekoppelt, der die Speicherbridge105 aufweisen kann. Alternativ ist der eingebettete Controller150 mit der CPU102 über die I/O-Bridge107 gekoppelt. Wie unten detaillierter beschrieben ist der eingebettete Controller150 konfiguriert, um bestimmte Betriebsaspekte des Parallelverarbeitungsuntersystems112 zu verwalten. - Andere Komponenten (nicht explizit gezeigt), einschließlich universeller serieller Bus(universal serial bus, USB)-Verbindungen oder anderen Port- bzw. Schnittstellenverbindungen, CD-Laufwerken, DVD-Laufwerken, filmaufnehmenden Vorrichtungen und ähnliche, können auch entweder mit der Speicherbridge
105 oder der I/O-Bridge107 verbunden sein. Kommunikationspfade, die die verschiedenen Komponenten in1 verbinden, können unter Verwendung von irgendwelchen geeigneten Protokollen, wie PCI (Peripheral Component Interconnect), PCI-Express, AGP (Accelerated Graphics Port), HyperTransport oder irgend einem anderen (irgendwelchen anderen) Bus- oder Punkt-zu-Punkt-Kommunikationsprotokoll(en) implementiert werden. Die Verbindungen zwischen verschiedenen Vorrichtungen können irgendwelche technisch möglichen Protokolle verwenden. - In einer Ausführungsform integriert das Parallelverarbeitungsuntersystem
112 Schaltkreise, die zur Graphik- und Videoverarbeitung optimiert sind, einschließlich beispielsweise Videoausgabeschaltkreisen, und stellt eine Graphikverarbeitungseinheit (GPU) dar. In einer anderen Ausführungsform kann das Parallelverarbeitungsuntersystem112 mit einem oder mehreren anderen Systemelementen integriert sein, wie der Speicherbridge105 , CPU102 und I/O-Bridge107 , um ein System-auf-dem-Chip (System On Chip, SoC) zu bilden. - Es wird anerkannt werden, dass das hierin gezeigte System veranschaulichend ist, und dass Variationen und Modifikationen möglich sind. Die Verbindungstypologie, einschließlich der Anzahl und Anordnung von Bridges, der Anzahl von CPUs
102 und der Anzahl von Parallelverarbeitungsuntersystemen112 , kann modifiziert werden, wie es für eine spezielle Implementierung benötigt wird. Beispielsweise ist in manchen Ausführungsformen der Systemspeicher104 mit der CPU102 direkt statt durch eine Bridge verbunden, und andere Vorrichtungen kommunizieren mit dem Systemspeicher104 über die Speicherbridge105 und die CPU102 . In anderen alternativen Topologien ist das Parallelverarbeitungsuntersystem112 mit der I/O-Bridge107 oder direkt mit der CPU102 statt mit der Speicherbridge105 verbunden. In wiederum anderen Ausführungsformen sind die I/O-Bridge107 und die Speicherbridge105 auf einem einzelnen Chip integriert. Bestimmte Ausführungsformen können zwei oder mehrere CPUs102 und zwei oder mehrere Parallelverarbeitungsuntersysteme112 aufweisen. Die bestimmten Komponenten, die hierin gezeigt sind, sind optional; beispielsweise könnte irgendeine Anzahl von Erweiterungskarten oder peripheren Vorrichtungen unterstützt werden. In manchen Ausführungsformen ist der Schalter116 eliminiert, und der Netzwerkadapter118 und die Erweiterungskarten120 ,121 verbinden direkt mit der I/O-Bridge107 . -
2 stellt Kommunikationssignale zwischen dem Parallelverarbeitungsuntersystem112 und verschiedenen Komponenten des Computersystems100 gemäß einer Ausführungsform der vorliegenden Erfindung dar. Ein Detail des Computersystems100 ist gezeigt, welches den eingebetteten Controller (Embedded Controller, EC)150 , eine SPI Flash-Vorrichtung256 , ein Systembasis-Eingabe-/Ausgabe-System (System Basic Input/Output System, SBIOS)252 , und den Treiber103 darstellt. Der EC150 kann ein eingebetteter Controller sein, der eine weiterentwickelte Konfiguration- und Energieschnittstelle (Advanced Configuration and Power Interface, ACPI) implementiert, die ermöglicht, dass ein Betriebssystem, das auf einer CPU102 ausführt, die Energieverwaltung von verschiedenen Komponenten des Computersystems100 konfiguriert und steuert. In einer Ausführungsform ermöglicht der EC150 , dass das Betriebssystem, das auf der CPU102 ausführt, mit der GPU240 über den Treiber103 kommuniziert, auch wenn der Kommunikationspfad113 deaktiviert ist. In einer Ausführungsform weist der Kommunikationspfad113 einen PCIe-Bus auf, der während des aktiven Betriebs der GPU240 aktiviert oder deaktiviert sein kann, um Energie zu sparen, wenn die GPU240 in einem Energiespar-(Schlaf)-Modus ist. Beispielsweise kann, wenn die GPU240 und der PCIe-Bus in einem Energiesparmodus heruntergefahren sind, das Betriebssystem, das auf der CPU102 ausführt, den EC150 instruieren, die GPU240 aufzuwecken, indem ein Benachrichtigungs-ACPI-Ereignis an den EC150 über den Treiber103 gesendet wird. - Die GPU
240 ist mit einem lokalen Speichersystem242 über einen Speicherschnittstellenbus246 gekoppelt. Datenübertragungen über den Speicherschnittstellenbus246 werden durch das Speicher-Takt-Aktivierungs-Signal (memory clock enable signal) CKE248 aktiviert. Das lokale Speichersystem242 weist Speichervorrichtungen244 , wie beispielsweise dynamische Zufallszugriffsspeicher(Dynamic Random Access Memory, DRAM)-Vorrichtungen, auf. - Das Computersystem
100 kann mehrere Anzeigevorrichtungen110 , wie beispielsweise ein internes Anzeigefeld110(0) und ein oder mehrere externe Anzeigefelder110(1) bis110(N) , aufweisen. Jede der einen oder mehreren Anzeigevorrichtungen110 kann mit der GPU240 über Kommunikationspfade280(0) bis280(N) verbunden sein. In einer Ausführungsform sind Hot-Plug-Detektier(hot-plug detect, HPD)-Signale, die in den Kommunikationspfaden280 enthalten sind, auch mit dem EC150 verbunden. Wenn eine oder mehrere Anzeigevorrichtungen110 in einem Bedienfeld-Selbst-Aktualisierungsmodus arbeiten, kann der EC150 verantwortlich sein, die HPD-Signale zu überwachen und die GPU240 aufzuwecken, wenn der EC150 ein Hot-Plug-Ereignis oder eine Unterbrechungsanfrage von einer der Anzeigevorrichtungen110 detektiert. - In einer Ausführungsform ist ein Videoerzeugungssperr(Video Generation Lock, GEN_LCK)-Signal zwischen der internen Anzeigevorrichtung
110(0) und der GPU240 enthalten. Das GEN_LCK-Signal überträgt ein Synchronisierungssignal von der Anzeigevorrichtung110(0) zu der GPU240 . Das GEN_LCK-Signal kann durch bestimmte Synchronisierungsfunktionen verwendet werden, die durch die Anzeigevorrichtung110(0) implementiert sind. Beispielsweise kann die GPU240 Videosignale, die aus Pixeldaten in den Speichervorrichtungen244 erzeugt werden, mit den GEN_LCK-Signalen synchronisieren. GEN_LCK kann den Beginn des aktiven Frames beispielsweise durch Übertragen eines internen vertikalen Synchronisations-Signals zu der GPU240 angeben. - Der EC
150 überträgt ein GPU-Energie-Aktivierungs-(GPU_PWR) und Bildspeicher-Energie-Aktivierungs-(Frame buffer power enable, FB_PWR)-Signal zu Spannungsreglern (voltage regulators, VR)260 und262 , die konfiguriert sind, um jeweils eine Versorgungsspannung zu der GPU240 und den Speichervorrichtungen244 bereitzustellen. Der EC150 überträgt auch die WARMBOOT (Warmstart)-, Selbst-Aktualisierungs-Aktivierungs-(SELF_REF) und RESET(Rücksetz)-Signale zu der GPU240 und empfängt ein GPU-EVENT(GPU-Ereignis)-Signal von der GPU240 . Schließlich kann der EC150 mit der GPU240 über einen Industriestandard „I2C”- oder „SMBus”-Datenbus kommunizieren. Die Funktionalität von diesen Signalen ist unten beschrieben. - Das GPU_PWR-Signal steuert den Spannungsregler
260 , der die GPU240 mit einer Versorgungsspannung versorgt. Wenn die Anzeigevorrichtung110 einen Selbst-Aktualisierungsmodus (Self Refresh Mode) betritt, kann ein Betriebssystem, das auf der CPU102 ausführt, den EC150 instruieren, Energie zu der GPU240 auszulöschen, indem eine Aufforderung an den Treiber103 getätigt wird. Der EC150 wird dann das GPU_PWR-Signal auf niedrig (low) ansteuern (drive), um Energie zu der GPU240 auszulöschen, um den Gesamtenergieverbrauch des Computersystems100 zu reduzieren. In ähnlicher Weise steuert das FB_PWR-Signal den Spannungsregler, der die Speichervorrichtung244 mit einer Versorgungsspannung versorgt. Wenn die Anzeigevorrichtung110 einen Selbstaktualisierungsmodus betritt, kann das Computersystem100 auch Energie zu den Speichervorrichtungen244 auslöschen, um den Gesamtenergieverbrauch des Computersystems100 weiter zu reduzieren. Das FB_PWR-Signal wird in einer ähnlichen Weise wie das GPU_PWR-Signal gesteuert. Das RESET-Signal kann während des Aufweckens der GPU240 in einen aktiven Zustand gebracht werden, um die GPU240 in einem Rücksetzzustand zu halten, während es den Spannungsreglern, die Energie zu der GPU240 und den Speichervorrichtungen244 bereitstellen, erlaubt ist, zu stabilisieren. - Das WARMBOOT-Signal wird durch den EC
150 in einen aktiven Zustand gebracht, um anzugeben, dass die GPU240 einen Betriebszustand von der SPI-Flash-Vorrichtung156 wiederherstellen sollte, statt eine vollständigen Kaltstart-Sequenz durchzuführen. In einer Ausführungsform kann die GPU240 , wenn die Anzeigevorrichtung110 einen Bedienfeld-Selbst-Aktualisierungsmodus betritt, konfiguriert sein, um einen aktuellen Zustand in der SPI-Flash-Vorrichtung256 zu speichern, bevor die GPU240 heruntergefahren wird. Die GPU240 kann dann einen Betriebszustand wiederherstellen, indem die gespeicherte Zustandsinformation von der SPI-Flash-Vorrichtung256 beim Aufwecken geladen wird. Laden der gespeicherten Zustandsinformation reduziert die Zeit, die benötigt wird, um die GPU240 aufzuwecken, relativ zu dem Durchführen einer vollständigen Kaltstartsequenz (cold-boot sequence). Das Reduzieren der Zeit, die benötigt wird, um die GPU240 aufzuwecken, ist vorteilhaft während des Hochfrequenzeintritts und -verlassens in einen Bedienfeld-Selbst-Aktualisierungsmodus. In diesem Szenario kann Energie zu den Speichervorrichtungen244 festgehalten werden, um es den Speichervorrichtungen244 zu erlauben, in einem Niedrigenergie-Selbstaktualisierungsmodus zu arbeiten, wodurch ein Warmstart der GPU240 beschleunigt wird. - Das SELF_REF-Signal wird in einen hohen (high) Zustand (Selbstaktualisierung ist aktiv) durch den EC
150 gebracht, wenn die Anzeigevorrichtung110 in einem Bedienfeld-Selbstaktualisierungsmodus arbeitet. Das SELF_REF-Signal zeigt der GPU240 an, dass die Anzeigevorrichtung110 aktuell in einem Bedienfeld-Selbstaktualisierungsmodus arbeitet, und dass der Kommunikationspfad280 untätig sein sollte. In einer Ausführungsform kann die GPU240 ein oder mehrere Signale innerhalb des Kommunikationspfads280 mit Masse durch schwache Pull-down-Widerstände verbinden, wenn das SELF_REF-Signal in einem aktiven Zustand ist. - Das GPUEVENT-Signal ermöglicht der GPU
240 , der CPU102 anzuzeigen, dass ein Ereignis aufgetreten ist, auch wenn der PCIe-Bus aus ist. Die GPU240 kann das GPUEVENT in einen aktiven Zustand bringen, um den System-EC150 zu alarmieren, um den I2C/SMBUS zu konfigurieren, die Kommunikation zwischen der GPU240 und dem System-EC150 zu aktivieren. Der I2C/SMBUS ist ein bidirektionaler Kommunikationsbus, der als ein I2C, SMBUS oder ein anderer bidirektionaler Kommunikationsbus konfiguriert ist, der konfiguriert ist, die GPU240 und den System-EC150 zu aktivieren, um zu kommunizieren. In einer Ausführungsform kann der PCIe-Bus abgeschaltet werden, wenn die Anzeigevorrichtung110 in einem Bedienfeld-Selbst-Aktualisierungsrnodus arbeitet. Das Betriebssystem kann die GPU240 über Ereignisse, wie beispielsweise Cursor-Aktualisierungen oder eine Bildschirmaktualisierung, durch den System-EC150 benachrichtigen, auch wenn der PCIe-Bus abgeschaltet ist. -
3A ist eine detaillierte Darstellung einer externen Konditionierungsschaltung350 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Konditionierungsschaltung350 ist konfiguriert, um kurze Störimpulse (Glitches) von dem Speichertaktaktualisierungssignal CKE248 von2 während Übergängen zwischen Betriebsmodi zu entfernen. Insbesondere ermöglicht, wenn das Speichersystem242 in einem Selbstaktualisierungszustand ist, das Entfernen von kurzen Störimpulsen von dem CKE248 das Speichersystem242 , zuverlässig in dem Selbstaktualisierungszustand zu arbeiten. Die Betriebsmodi können, ohne Beschränkung, Energiespar- und normale Betriebsmodi für die GPU240 und das Speichersystem242 aufweisen. Die Konditionierungsschaltung350 weist einen Feldeffekttransistor (FET)310 , Widerstände312 –316 , FET320 , FET330 , Widerstände322 und334 und eine Verzögerungsschaltung332 auf. Wenn Signal-Zieh(Pull)-Aktivieren324 hochgesetzt ist, zieht die Konditionierungsschaltung350 CKE248 auf Low und RSTM*338 auf High („*” zeigt ein aktives Low-Signal an). In einer Ausführungsform ist der Widerstand312 ungefähr zwei Größenordnungen niedriger im Widerstandswert als die Widerstände314 und316 , um einen relativ starken Pull-down-Pfad durch den Widerstand312 und den FET310 bereitzustellen. Beispielsweise kann der Widerstand312 100 Ohm sein, während die Widerstände314 und316 10000 Ohm sein können. Des Weiteren kann der Widerstand322 ungefähr zwei Größenordnungen niedriger im Widerstandswert als der Widerstand334 sein. Beispielsweise kann der Widerstand322 100 Ohm sein, während der Widerstand334 10000 Ohm sein kann. Wenn Pull-Aktivieren324 auf High gesetzt ist, ist der FET320 angeschaltet, um RSTM*338 auf High zu ziehen, was Zurücksetzen zu dem Speichersystem242 deaktiviert. Mit Zurücksetzen (reset) deaktiviert kann das Speichersystem242 in dem Selbstaktualisierungsmodus arbeiten. Wenn Pull-Aktivieren324 auf High gesetzt ist, ist der FET330 auch abgeschaltet, was RST*336 von dem RSTM*338 Signal isoliert. Wenn Pull-Aktivieren324 auf Low gesetzt ist, sind die FETs310 und320 abgeschaltet, was Herunterziehen (Pull-down) von CKE248 und Heraufziehen (Pull-up) von RSTM*338 durch die Konditionierungsschaltung350 deaktiviert. Wenn Pull-Aktivierung324 auf Low gesetzt ist, ist der FET330 auch angeschaltet, was RST*336 mit dem RSTM*338 Signal koppelt, was es der GPU240 erlaubt, den Rücksetzzustand des Speichersystems242 zu steuern. Die Verzögerungsschaltung332 kann konfiguriert sein, zu verzögern, wenn der FET330 an- und abgeschaltet wird mit Bezug auf die FETs310 und320 . - Während des aktiven Betriebs überträgt die GPU
240 Befehlsinformationen und Daten zu den Speichervorrichtungen244 , indem die Befehlsinformationen und Daten über die Speichervorrichtungen244 getaktet werden, wenn das Speichertaktaktivierungssignal CKI248 aktiv ist. In einer Ausführungsform ist das SELF_REF-Signal, das durch den System-EC150 von1 erzeugt wird, mit dem Pull-Aktivieren324 -Signal gekoppelt und steuert dieses an. Wenn SELF_REF auf High gesetzt wird (für den Energiespar-Selbst-Aktualisierungsmodus), wird CKE248 auf Low über den FET310 und Widerstand312 gezogen, und RSTM*338 wird auf High durch den FBVDDQ326 über den FET320 und Widerstand322 gezogen. Wenn SELF_REF auf Low gesetzt wird, ist es der GPU240 erlaubt, in den aktiven Betrieb zu wechseln. Während des aktiven Betriebs ist der Spannungsregler260 aktiviert, um die GPU-Versorgungsspannung362 zu erzeugen, und der Spannungsregler262 ist aktiviert, um die Speicherversorgungsspannung364 zu erzeugen. In einer Ausführungsform ist FBVDDQ326 mit der Speicherversorgungsspannung364 gekoppelt. - Um in einen Tiefschlafmodus einzutreten, wobei die GPU
240 abgeschaltet ist, sind die Speichervorrichtungen244 konfiguriert, um in den Selbstaktualisierungsmodus zu wechseln, um Daten innerhalb der Speichervorrichtungen244 zu bewahren. Wenn das Pull-Aktivierungs-324 Signal durch den System-EC150 auf High (aktiv) gesetzt wird, sind die Speichervorrichtungen244 konfiguriert, um in einem Selbstaktualisierungsmodus zu arbeiten, der potentiell unterbrochen werden kann, wenn ein störendes Aktivierungssignal auf CKE248 empfangen wird. Wenn die GPU240 angeschaltet oder abgeschaltet wird, können Schaltkreise innerhalb der GPU240 ein störendes Signal, wie beispielsweise eine aktive Wahrnehmspitze, auf CKE248 erzeugen und korrekten Selbstaktualisierungsbetrieb der Speichervorrichtung244 unterbrechen. Um das Erzeugen eines störenden Signals auf CKE248 zu vermeiden, schaltet (klemmt) die Konditionierungsschaltung350 CKE248 parallel auf Masse über den Widerstand312 und den FET310 , wenn Selbstaktualisierung aktiv ist, und das Pull-Aktivierungs324 -Signal High ist. Vor dem Abschalten der GPU240 oder dem Anschalten der GPU240 wird CKE248 parallel auf Masse geschaltet, wodurch störende Signale von CKE248 entfernt werden. Die Konditionierungsschaltung350 wird durch einen Energiebereich mit Energie versorgt, der von der GPU-Versorgungsspannung362 isoliert ist. Beispielsweise kann die Konditionierungsschaltung350 durch die Speicherversorgungsspannung364 mit Energie versorgt werden. - Während des normalen Betriebs erzeugt und speichert die GPU
240 Zustandsdaten340 innerhalb der Speichervorrichtungen244 . Wenn die GPU240 abgeschaltet ist, wird der Selbstaktualisierungsmodus der Speichervorrichtung244 verwendet, um die Zustandsdaten340 zu bewahren. In einer Ausführungsform weisen die Zustandsdaten340 gespeicherte Programm- und Dateninformationen auf, die auf Operationen bezogen sind, die durch die GPU240 durchgeführt werden. In einer alternativen Ausführungsform weisen die Zustandsdaten340 auch interne Zustandsinformation auf, die herkömmlicherweise exklusiv innerhalb der GPU240 während des normalen Betriebs gespeichert wird. In einer solchen Ausführungsform wird die interne Zustandsinformation auf die Speichervorrichtung244 geschrieben, bevor die GPU240 für die Tiefschlafoperation abgeschaltet wird, und bevor die Speichervorrichtungen244 in den Selbstaktualisierungsmodus versetzt werden. Alternativ kann die interne Zustandsinformation auf den SPI-Flash256 geschrieben werden, bevor die GPU240 für die Tiefschlafoperation abgeschaltet wird. -
3B ist eine detaillierte Darstellung einer integrierten Speichertaktaktivierungs-Deglitch(Ent-Störung)-Schaltung350 gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In dieser Ausführungsform ist die Konditionierungsschaltung350 innerhalb der GPU240 integriert. Wichtig ist die Konditionierungsschaltung350 jedoch konfiguriert, um von einem separaten Energiebereich zu arbeiten, wie beispielsweise von der Speicherversorgungsspannung364 . Techniken zum Herstellen von Auf-Chip(On-Chip)-Schaltkreisen, die isolierte Energiebereiche haben, sind in der Technik bekannt und irgendwelche solche Techniken können eingesetzt werden, um die Konditionierungsschaltung340 zu implementieren, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. -
4A stellt ein Flussdiagramm von Verfahrensschritten400 dar, um das Parallelverarbeitungssystem zu veranlassen, einen Tiefschlafzustand zu betreten, gemäß einer Ausführungsform der vorliegenden Erfindung. Obwohl die Verfahrensschritte in Verbindung mit den Systemen von1 bis3B beschrieben sind, wird der Fachmann verstehen, dass irgendein System, das konfiguriert ist, um die Verfahrensschritte durchzuführen, in irgendeiner Reihenfolge, innerhalb des Schutzumfangs der Erfindung ist. - Das Verfahren beginnt bei Schritt
410 , wo die GPU240 einen Befehl zum Übergehen in einen Leerlauf(idle)-Zustand empfängt. In Schritt412 hält die GPU240 das Verarbeiten an. An diesem Punkt können eingehende Befehle verzögert werden, irgendwelche Verarbeitungswarteschlangen können entleert werden, und irgendwelche anhängigen Anfragen können vervollständigt oder zurückgezogen werden. Nachdem dieser Schritt vervollständigt ist, weist der interne GPU-Zustand Primärkonfigurations- und Zustandsinformation auf, die leicht gespeichert werden kann. In Schritt414 speichert die GPU240 interne GPU-Zustände auf einen lokalen Speicher. In einer Ausführungsform speichert die GPU240 den internen GPU-Zustand zu den Speichervorrichtungen244 . In einer alternativen Ausführungsform speichert die GPU240 den internen GPU-Zustand zu einer lokal angebrachten Flash-Speichervorrichtung, wie beispielsweise SPI-Flash256 . In Schritt416 konfiguriert die GPU240 die Speichervorrichtungen244 , einen Selbstaktualisierungsmodus zu betreten. An diesem Punkt sind die Speichervorrichtungen244 in der Lage, gespeicherte Daten auf unbestimmte Zeit zu bewahren, während relativ geringe Energie verbraucht wird. In Schritt418 betritt die GPU240 einen Rücksetzmodus. Während die GPU240 in den Rücksetzmodus wechselt, steuert der System-EC150 das SELF_REF-Signal aktiv an. In Schritt420 fährt die GPU240 herunter. Das Verfahren endet in Schritt420 . -
4B stellt ein Flussdiagramm von Verfahrensschritten402 dar, um das Parallelverarbeitungssystem zu veranlassen, den Tiefschlafzustand zu verlassen, gemäß einer Ausführungsform der vorliegenden Erfindung. Obwohl die Verfahrensschritte in Verbindung mit den Systemen von1 bis3B beschrieben sind, wird der Fachmann verstehen, dass irgendein System, was konfiguriert ist, die Verfahrensschritte in irgendeiner Reihenfolge durchzuführen, innerhalb des Schutzumfangs der Erfindung ist. - Das Verfahren beginnt bei Schritt
440 , wo die GPU240 in einen angeschalteten Zustand von einem abgeschalteten Zustand wechselt. Wenn in Schritt450 die GPU240 den angeschalteten Zustand aus einem Tiefschlaf betritt, dann fährt das Verfahren bei Schritt454 fort. In einer Ausführungsform bestimmt die GPU240 , dass der angeschaltete Zustand einem Tiefschlafzustand folgt, indem das SELF_REF-Signal untersucht wird. Wenn die GPU240 mit dem SELF_REF-Signal auf High gesetzt anschaltet, dann wechselt die GPU240 in den angeschalteten Zustand von einem Tiefschlafzustand. Wenn die GPU240 anschaltet, deaktiviert der System-EC150 das SELF_REF-Signal. In Schritt454 konfiguriert die GPU240 die Speichervorrichtung244 , den Selbstauffrischmodus (Self-refresh mode) zu verlassen. In Schritt456 lädt die GPU240 den gespeicherten internen GPU-Zustand von dem lokalen Speicher neu. In einer Ausführungsform ist der interne GPU-Zustand in Speichervorrichtungen244 gespeichert. In einer alternativen Ausführungsform ist der interne GPU-Zustand in einer lokalen Flash-Vorrichtung gespeichert, wie beispielsweise SPI-Flash256 . Nach dem Neuladen des internen GPU-Zustands kann die GPU240 den normalen Betrieb wieder aufnehmen. In Schritt460 nimmt die GPU240 den normalen Betrieb wieder auf, indem in einen Betriebszustand gewechselt wird. Das Verfahren endet in Schritt460 . - Zurückkehrend zu Schritt
450 fährt, wenn die GPU240 in den angeschalteten Zustand nicht aus dem Tiefschlaf wechselt, dann das Verfahren bei Schritt452 fort. In Schritt452 führt die GPU240 einen herkömmlichen Kaltstart durch. - In Summe ist eine Technik für eine GPU offenbart, in einen Tiefschlafmodus zu wechseln und diesen zu verlassen. Die GPU ist in der Lage, in einen Tiefschlafmodus effizient zu wechseln, indem bestimmter Verarbeitungskontext innerhalb eines lokal angebrachten Speichers gespeichert wird. Die GPU ist in der Lage, effizient den Tiefschlafmodus zu verlassen, indem Zugriff auf Zustandsinformationen gehabt wird, die bewahrt werden, während die GPU abgeschaltet ist.
- Ein Vorteil der offenbarten Technik ist, dass eine GPU effizient in einen Tiefschlaf-Energiespar-Modus wechseln und diesen verlassen kann, indem Niedrigenergie-Selbstaktualisierungsmodi, die von lokal angebrachtem Speicher verfügbar sind, wirksam eingesetzt werden. Im Gegensatz dazu profitieren Systeme des Stands der Technik nicht von dem Aufrechterhalten von GPU-Kontext innerhalb von lokalem Speicher.
- Während das Vorhergehende auf Ausführungsformen der Erfindung gerichtet ist, können andere und weitere Ausführungsformen der Erfindung entwickelt werden, ohne von dem Basisschutzumfang davon abzuweichen. Beispielsweise können Aspekte der vorliegenden Erfindung in Hardware oder Software oder in einer Kombination von Hardware und Software implementiert werden. Eine Ausführungsform der Erfindung kann als ein Programmprodukt zur Verwendung mit einem Computersystem implementiert werden. Das (Die) Programm(e) des Programmprodukts definiert Funktionen der Ausführungsformen (einschließlich der hierin beschriebenen Verfahren) und kann auf einer Vielzahl von computerlesbaren Speichermedien enthalten sein. Veranschaulichende computerlesbare Speichermedien weisen auf, aber sind nicht beschränkt auf: (i) nicht-beschreibbare Speichermedien (zum Beispiel nur Lesespeichervorrichtungen innerhalb eines Computers wie beispielsweise CD-ROM Disk, die durch ein CD-ROM Laufwerk lesbar sind, Flash-Speicher, ROM-Chips oder irgendeine andere Art von nicht-flüchtigen Festhalbleiterspeicher (solid state non-volatile semiconductor memory), auf denen Informationen permanent gespeichert sind; und (ii) beschreibbare Speichermedien (zum Beispiel Disketten innerhalb eines Diskettenlaufwerks oder Festplattenlaufwerk oder irgendeine andere Art von Zufallzugriffs-Festhalbleiterspeicher (solid state random access semiconductor memory)), auf denen veränderbare Informationen gespeichert sind. Solche computerlesbaren Speichermedien sind, wenn sie computerlesbare Instruktionen tragen, die die Funktionen der vorliegenden Erfindung lenken, Ausführungsformen der Erfindung.
- Im Hinblick auf das Vorhergehende ist der Schutzumfang der Erfindung durch die Ansprüche, die folgen, bestimmt.
Claims (10)
- Ein Verfahren, das durch eine Graphikverarbeitungseinheit (GPU) implementiert ist, zum Eintreten in und Verlassen eines Schlafmodus, wobei das Verfahren aufweist: Empfangen eines Befehls, in einen Schlafmodus einzutreten; Speichern von einem internen Verarbeitungszustand für die GPU auf ein Speichersystem, das lokal zu der GPU ist; Veranlassen, dass zumindest eine Speichervorrichtung, die in dem Speichersystem enthalten ist, in einen Selbstaktualisierungsmodus eintritt; und Eintreten in einen Abschaltzustand.
- Das Verfahren gemäß Anspruch 1, weiterhin aufweisend Verzögern aller eingehenden Arbeitslasten und Vervollständigen aller Verarbeitungen, die in Gang ist, um das Verarbeiten innerhalb der GPU anzuhalten.
- Das Verfahren gemäß Anspruch 1, wobei die zumindest eine Speichervorrichtung eine dynamische Zufallszugriffsspeicher(DRAM)-Vorrichtung aufweist, und der Schritt des Speicherns das Kopieren des internen Verarbeitungszustands für die GPU auf die DRAM-Vorrichtung aufweist.
- Das Verfahren gemäß Anspruch 1, wobei die zumindest eine Speichervorrichtung einen nicht-flüchtigen Speicher aufweist, und der Schritt des Speicherns das Kopieren des internen Verarbeitungszustands für die GPU und eines Speicherschnittstellenzustands auf dem nicht-flüchtigen Speicher aufweist.
- Das Verfahren gemäß Anspruch 1, wobei die GPU und das Speichersystem konfiguriert sind, um bei einer vorbestimmten Geschwindigkeit und einem Betriebszustand vor dem Eintreten in den Abschaltzustands zu arbeiten.
- Das Verfahren gemäß Anspruch 1, weiterhin aufweisend Veranlassen, dass zumindest ein Aktivierungssignal, das verwendet wird, um die Übertragung von Daten zwischen der GPU und dem Speichersystem zu steuern, auf eine feste Spannung geklemmt wird, bevor in den Abschaltzustand eingetreten wird.
- Das Verfahren gemäß Anspruch 1, weiterhin aufweisend: Eintreten in einen Abschaltzustand; Bestimmen, dass der Abschaltzustand mit dem Schlafmodus assoziiert ist; Veranlassen, dass die zumindest eine Speichervorrichtung, die in dem Speichersystem enthalten ist, den Selbstaktualisierungsmodus verlässt; erneut Laden des internen Verarbeitungszustands für die GPU von dem Speichersystem auf die GPU.
- Das Verfahren gemäß Anspruch 7, weiterhin aufweisend Durchführen eines Anschaltzurücksetzens der GPU und Detektieren eines Warmstartzustands für das Übergehen der GPU von dem Abschaltzustand zu dem Anschaltzustand.
- Das Verfahren gemäß Anspruch 7, wobei die GPU und das Speichersystem konfiguriert sind, um bei einer vorbestimmten Geschwindigkeit und einem Betriebszustand vor dem Eintreten in den Anschaltzustands zu arbeiten.
- Das Verfahren gemäß Anspruch 7, weiterhin aufweisend Veranlassen, dass zumindest ein Aktivierungssignal, das verwendet wird, um die Übertragung von Daten zwischen der GPU und dem Speichersystem zu steuern, auf eine feste Spannung vor dem Verlassen des Anschaltzustandes geklemmt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/191,364 US10817043B2 (en) | 2011-07-26 | 2011-07-26 | System and method for entering and exiting sleep mode in a graphics subsystem |
US13/191,364 | 2011-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012212441A1 true DE102012212441A1 (de) | 2013-01-31 |
DE102012212441B4 DE102012212441B4 (de) | 2016-07-28 |
Family
ID=46766437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012212441.1A Active DE102012212441B4 (de) | 2011-07-26 | 2012-07-16 | Verfahren zum Eintreten in und Verlassen eines Schlafmodus in einer Graphikverarbeitungseinheit |
Country Status (5)
Country | Link |
---|---|
US (1) | US10817043B2 (de) |
CN (1) | CN102902345A (de) |
DE (1) | DE102012212441B4 (de) |
GB (1) | GB2493257B (de) |
TW (1) | TWI603186B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US10134314B2 (en) * | 2011-11-30 | 2018-11-20 | Intel Corporation | Reducing power for 3D workloads |
US9400545B2 (en) | 2011-12-22 | 2016-07-26 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices |
US9035956B1 (en) * | 2012-05-08 | 2015-05-19 | Apple Inc. | Graphics power control with efficient power usage during stop |
US9690353B2 (en) | 2013-03-13 | 2017-06-27 | Intel Corporation | System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request |
CN106460069B (zh) | 2014-04-18 | 2021-02-12 | 威廉马歇莱思大学 | 用于富集含稀有等位基因的物质的核酸分子的竞争性组合物 |
CN105446462B (zh) * | 2014-06-27 | 2020-12-18 | 联想(北京)有限公司 | 一种显示方法、装置、电路及电子设备 |
US10055370B2 (en) | 2014-07-09 | 2018-08-21 | Advanced Micro Devices, Inc. | Method and apparatis for processor standby |
US20160103478A1 (en) * | 2014-10-08 | 2016-04-14 | Kabushiki Kaisha Toshiba | Memory system and memory controller |
US9582068B2 (en) * | 2015-02-24 | 2017-02-28 | Qualcomm Incorporated | Circuits and methods providing state information preservation during power saving operations |
US10146388B2 (en) * | 2016-03-08 | 2018-12-04 | Synaptics Incorporated | Capacitive sensing in an LED display |
US10848483B2 (en) * | 2016-12-08 | 2020-11-24 | Ricoh Company, Ltd. | Shared terminal, communication system, and display control method, and recording medium |
KR20180077973A (ko) * | 2016-12-29 | 2018-07-09 | 삼성전자주식회사 | 리프레쉬 동작을 제어하는 메모리 장치 |
US10474224B2 (en) | 2017-03-14 | 2019-11-12 | Qualcomm Incorporated | Quick energy efficient reboot from ultra-low power mode for a system on a chip |
KR102244921B1 (ko) * | 2017-09-07 | 2021-04-27 | 삼성전자주식회사 | 저장 장치 및 그 리프레쉬 방법 |
US11243598B2 (en) * | 2018-06-01 | 2022-02-08 | Apple Inc. | Proactive power management of a graphics processor |
US11113074B2 (en) | 2019-06-28 | 2021-09-07 | Qualcomm Incorporated | System and method for modem-directed application processor boot flow |
CN112947738A (zh) * | 2019-12-10 | 2021-06-11 | 珠海全志科技股份有限公司 | 一种智能终端电源系统及智能终端待机、唤醒方法 |
US11176985B1 (en) | 2020-07-09 | 2021-11-16 | Micron Technology, Inc. | Boundary protection in memory |
US11636054B2 (en) * | 2021-03-31 | 2023-04-25 | Advanced Micro Devices, Inc. | Memory controller power states |
US20220414222A1 (en) * | 2021-06-24 | 2022-12-29 | Advanced Micro Devices, Inc. | Trusted processor for saving gpu context to system memory |
US20230099399A1 (en) * | 2021-09-24 | 2023-03-30 | Advanced Micro Devices, Inc. | Method and apparatus for managing a controller in a power down state |
TWI831611B (zh) * | 2023-02-14 | 2024-02-01 | 新唐科技股份有限公司 | 微控制器及其控制方法 |
Family Cites Families (244)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016595A (en) * | 1974-05-28 | 1977-04-05 | National Semiconductor Corporation | Field effect transistor switching circuit |
US4089058A (en) * | 1976-12-06 | 1978-05-09 | Resource Control Corporation | Real time data processing and display system for non-linear transducers |
US4523192A (en) * | 1981-12-17 | 1985-06-11 | International Computers Limited | Data processing network |
US4747041A (en) * | 1983-06-27 | 1988-05-24 | Unisys Corporation | Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement |
US4709195A (en) * | 1986-09-12 | 1987-11-24 | Spectra-Physics, Inc. | Bar code scanner with DC brushless motor |
US5255094A (en) * | 1990-10-10 | 1993-10-19 | Thomson Consumer Electronics, S.A. | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off |
US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
US5842029A (en) * | 1991-10-17 | 1998-11-24 | Intel Corporation | Method and apparatus for powering down an integrated circuit transparently and its phase locked loop |
US5614847A (en) * | 1992-04-14 | 1997-03-25 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
JPH0827773B2 (ja) * | 1992-10-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ経路を使用可能にする方法、装置およびデータ処理システム |
US5475329A (en) * | 1994-01-04 | 1995-12-12 | Texas Instruments Incorporated | Turn-off circuit to provide a discharge path from a first node to a second node |
US5424692A (en) * | 1994-02-03 | 1995-06-13 | National Semiconductor Corporation | Switchable impedance circuit |
US5558071A (en) * | 1994-03-07 | 1996-09-24 | Combustion Electromagnetics, Inc. | Ignition system power converter and controller |
DE69529362T2 (de) * | 1994-04-28 | 2003-10-30 | Advanced Micro Devices Inc | System zur Steuerung eines Peripheriebustaktsignals |
US5623677A (en) * | 1994-05-13 | 1997-04-22 | Apple Computer, Inc. | Apparatus and method for reducing power consumption in a computer system |
KR960001780A (ko) * | 1994-06-01 | 1996-01-25 | 제임스 디, 튜턴 | 차량 감시 시스템용 도플러 레이다 송수신기 |
US5974558A (en) | 1994-09-02 | 1999-10-26 | Packard Bell Nec | Resume on pen contact |
US5625807A (en) * | 1994-09-19 | 1997-04-29 | Advanced Micro Devices | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal |
US5596765A (en) * | 1994-10-19 | 1997-01-21 | Advanced Micro Devices, Inc. | Integrated processor including a device for multiplexing external pin signals |
JP3422002B2 (ja) * | 1994-11-11 | 2003-06-30 | 株式会社小松製作所 | Dc−dcコンバータ回路およびこのdc−dcコンバータ回路を用いた誘導負荷駆動装置 |
US5727221A (en) * | 1994-12-22 | 1998-03-10 | Texas Instruments Incorporated | Computer system power management interconnection circuitry and systems |
US5867717A (en) * | 1994-12-22 | 1999-02-02 | Texas Instruments Incorporated | Dynamic system clocking and address decode circuits, methods and systems |
US5758170A (en) * | 1995-03-20 | 1998-05-26 | Dell Usa, L.P. | System for preventing corruption during CPU reset |
US5630145A (en) * | 1995-05-05 | 1997-05-13 | United Microelectronics Corp. | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times |
US5896140A (en) * | 1995-07-05 | 1999-04-20 | Sun Microsystems, Inc. | Method and apparatus for simultaneously displaying graphics and video data on a computer display |
US6148356A (en) * | 1995-12-27 | 2000-11-14 | Intel Corporation | Scalable computer system |
US5729164A (en) * | 1996-01-11 | 1998-03-17 | Alliedsignal Truck Brake Systems Co. | Solenoid driver interface custom integrated circuit |
US5761727A (en) * | 1996-04-02 | 1998-06-02 | United Microelectronics Corporation | Control apparatus for a memory architecture using dedicated and shared memory segments |
DE19619120A1 (de) * | 1996-05-11 | 1997-11-13 | Telefunken Microelectron | Schaltvorrichtung mit Leistungs-FET und Kurzschlußerkennung |
US5758166A (en) * | 1996-05-20 | 1998-05-26 | Intel Corporation | Method and apparatus for selectively receiving write data within a write buffer of a host bridge |
US6691236B1 (en) * | 1996-06-03 | 2004-02-10 | Hewlett-Packard Development Company, L.P. | System for altering operation of a graphics subsystem during run-time to conserve power upon detecting a low power condition or lower battery charge exists |
US5991883A (en) * | 1996-06-03 | 1999-11-23 | Compaq Computer Corporation | Power conservation method for a portable computer with LCD display |
NO304626B1 (no) * | 1996-12-19 | 1999-01-18 | Ericsson Telefon Ab L M | FremgangsmÕte for Õ redusere st°y |
US6425033B1 (en) * | 1997-06-20 | 2002-07-23 | National Instruments Corporation | System and method for connecting peripheral buses through a serial bus |
US6040845A (en) * | 1997-12-22 | 2000-03-21 | Compaq Computer Corp. | Device and method for reducing power consumption within an accelerated graphics port target |
US6199134B1 (en) * | 1998-03-13 | 2001-03-06 | Compaq Computer Corporation | Computer system with bridge logic that asserts a system management interrupt signal when an address is made to a trapped address and which also completes the cycle to the target address |
US6466003B1 (en) * | 1998-06-30 | 2002-10-15 | Fluke Corporation | Microamp measurement for two-terminal digital meter |
US6292859B1 (en) * | 1998-10-27 | 2001-09-18 | Compaq Computer Corporation | Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller |
US6895456B2 (en) * | 1998-12-01 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | System supporting multicast master cycles between different busses in a computer system |
US6433785B1 (en) * | 1999-04-09 | 2002-08-13 | Intel Corporation | Method and apparatus for improving processor to graphics device throughput |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
US6604161B1 (en) * | 1999-09-29 | 2003-08-05 | Silicon Graphics, Inc. | Translation of PCI level interrupts into packet based messages for edge event drive microprocessors |
US6539486B1 (en) * | 1999-10-08 | 2003-03-25 | Sun Microsystems, Inc. | Processing and alarm circuitries each having different power supply unit(s) requirement and powering the respective device when the corresponding requirements is met |
US6581115B1 (en) * | 1999-11-09 | 2003-06-17 | International Business Machines Corporation | Data processing system with configurable memory bus and scalability ports |
US6557065B1 (en) * | 1999-12-20 | 2003-04-29 | Intel Corporation | CPU expandability bus |
US6633987B2 (en) | 2000-03-24 | 2003-10-14 | Intel Corporation | Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system |
US6807629B1 (en) * | 2000-05-15 | 2004-10-19 | Dell Products L.P. | Apparatus and method for accessing POST 80h codes via a computer port |
US6785829B1 (en) * | 2000-06-30 | 2004-08-31 | Intel Corporation | Multiple operating frequencies in a processor |
US6622178B1 (en) * | 2000-07-07 | 2003-09-16 | International Business Machines Corporation | Method and apparatus for activating a computer system in response to a stimulus from a universal serial bus peripheral |
KR100392451B1 (ko) * | 2000-11-17 | 2003-07-22 | 삼성전자주식회사 | 휴대용 컴퓨터 시스템 및 그의 제어방법 |
US6954209B2 (en) * | 2000-12-06 | 2005-10-11 | Hewlett-Packard Development Company, L.P. | Computer CPU and memory to accelerated graphics port bridge having a plurality of physical buses with a single logical bus number |
US6898740B2 (en) * | 2001-01-25 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Computer system having configurable core logic chipset for connection to a fault-tolerant accelerated graphics port bus and peripheral component interconnect bus |
US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
US6717451B1 (en) * | 2001-06-01 | 2004-04-06 | Lattice Semiconductor Corporation | Precision analog level shifter with programmable options |
US6959348B1 (en) * | 2001-07-30 | 2005-10-25 | Vixs Systems, Inc. | Method and system for accessing data |
US6754733B2 (en) * | 2001-08-23 | 2004-06-22 | Texas Instruments Incorporated | Shared memory architecture for increased bandwidth in a printer controller |
US6973525B2 (en) * | 2002-03-19 | 2005-12-06 | Dell Products L.P. | System and method for managing bus numbering |
JP4026418B2 (ja) * | 2002-06-05 | 2007-12-26 | 株式会社デンソー | スイッチ状態検出装置 |
US6901523B2 (en) * | 2002-06-14 | 2005-05-31 | Dell Products L.P. | Method and apparatus for information handling system sleep regulation |
US20040024941A1 (en) * | 2002-07-31 | 2004-02-05 | Compaq Information Technologies Group, L.P. | Method and apparatus for supporting hot-plug cache memory |
US7058829B2 (en) * | 2002-08-14 | 2006-06-06 | Intel Corporation | Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU |
US6963340B1 (en) * | 2002-09-03 | 2005-11-08 | Nvidia Corporation | Graphics processor and system with microcontroller for programmable sequencing of power up or power down operations |
JP2004133800A (ja) * | 2002-10-11 | 2004-04-30 | Renesas Technology Corp | 半導体集積回路装置 |
EP1584020B1 (de) * | 2003-01-13 | 2011-08-10 | ARM Limited | Datenverarbeitungsleistungssteuerung |
US7260749B2 (en) * | 2003-01-22 | 2007-08-21 | Red Hat, Inc. | Hot plug interfaces and failure handling |
US7075546B2 (en) * | 2003-04-11 | 2006-07-11 | Seiko Epson Corporation | Intelligent wait methodology |
US7469311B1 (en) * | 2003-05-07 | 2008-12-23 | Nvidia Corporation | Asymmetrical bus |
US7136953B1 (en) * | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
US7426597B1 (en) * | 2003-05-07 | 2008-09-16 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization of a graphics system |
US7577877B2 (en) * | 2003-05-22 | 2009-08-18 | Hewlett-Packard Development Company, L.P. | Mechanisms to prevent undesirable bus behavior |
US20040250035A1 (en) * | 2003-06-06 | 2004-12-09 | Atkinson Lee W. | Method and apparatus for affecting computer system |
WO2005015504A1 (ja) * | 2003-08-07 | 2005-02-17 | Renesas Technology Corp. | 画像処理用半導体プロセッサ |
DE10360708B4 (de) | 2003-12-19 | 2008-04-10 | Infineon Technologies Ag | Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben |
US7450959B2 (en) * | 2003-12-31 | 2008-11-11 | Qualcomm Incorporated | Wireless multiprocessor system-on-chip with unified memory and fault inhibitor |
US7119904B2 (en) * | 2004-01-13 | 2006-10-10 | Thermo Electron Scientific Instruments Corporation | Stabilized infrared source for infrared spectrometers |
US8095813B2 (en) * | 2004-03-22 | 2012-01-10 | Integrated Device Technology, Inc | Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management |
US6985152B2 (en) * | 2004-04-23 | 2006-01-10 | Nvidia Corporation | Point-to-point bus bridging without a bridge controller |
US7500123B2 (en) * | 2004-06-28 | 2009-03-03 | Ati Technologies Ulc | Apparatus and method for reducing power consumption in a graphics processing device |
US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
US7827424B2 (en) * | 2004-07-29 | 2010-11-02 | Ati Technologies Ulc | Dynamic clock control circuit and method |
JP4698990B2 (ja) * | 2004-09-14 | 2011-06-08 | 株式会社三社電機製作所 | 溶接機用電源装置 |
US20060089819A1 (en) * | 2004-10-25 | 2006-04-27 | Dubal Scott P | Chipset activation |
US20060106911A1 (en) * | 2004-10-29 | 2006-05-18 | Chapple James S | Concurrent PCI express with sDVO |
US7398408B2 (en) * | 2004-11-24 | 2008-07-08 | Conexant Systems, Inc. | Systems and methods for waking up wireless LAN devices |
TWI245388B (en) | 2005-01-06 | 2005-12-11 | Phoenix Prec Technology Corp | Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same |
TWI260056B (en) | 2005-02-01 | 2006-08-11 | Phoenix Prec Technology Corp | Module structure having an embedded chip |
TWI283367B (en) * | 2005-03-15 | 2007-07-01 | Uli Electronics Inc | Method for transmitting a power-saving command between computer system and system chips |
US20060236027A1 (en) * | 2005-03-30 | 2006-10-19 | Sandeep Jain | Variable memory array self-refresh rates in suspend and standby modes |
US7206245B2 (en) * | 2005-04-28 | 2007-04-17 | Infineon Technologies Ag | Methods and apparatus for implementing standby mode in a random access memory |
TWI277859B (en) * | 2005-05-13 | 2007-04-01 | Via Tech Inc | Method for adjusting memory frequency |
US7800621B2 (en) * | 2005-05-16 | 2010-09-21 | Ati Technologies Inc. | Apparatus and methods for control of a memory controller |
US20080143731A1 (en) * | 2005-05-24 | 2008-06-19 | Jeffrey Cheng | Video rendering across a high speed peripheral interconnect bus |
US7456833B1 (en) * | 2005-06-15 | 2008-11-25 | Nvidia Corporation | Graphical representation of load balancing and overlap |
JP4572751B2 (ja) * | 2005-06-17 | 2010-11-04 | 株式会社デンソー | 電子制御装置 |
US7598959B2 (en) * | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
US7430673B2 (en) * | 2005-06-30 | 2008-09-30 | Intel Corporation | Power management system for computing platform |
US7624221B1 (en) * | 2005-08-01 | 2009-11-24 | Nvidia Corporation | Control device for data stream optimizations in a link interface |
EP1951015A4 (de) | 2005-10-14 | 2011-03-23 | Fujikura Ltd | Leiterplatte und verfahren zur herstellung einer leiterplatte |
US7574590B2 (en) * | 2005-10-26 | 2009-08-11 | Sigmatel, Inc. | Method for booting a system on a chip integrated circuit |
US7925907B1 (en) * | 2005-12-12 | 2011-04-12 | Nvidia Corporation | Using non-lossless compression to save power |
US7477257B2 (en) | 2005-12-15 | 2009-01-13 | Nvidia Corporation | Apparatus, system, and method for graphics memory hub |
US7487371B2 (en) * | 2005-12-16 | 2009-02-03 | Nvidia Corporation | Data path controller with integrated power management to manage power consumption of a computing device and its components |
US7397641B2 (en) * | 2006-02-28 | 2008-07-08 | International Business Machines Corporation | Apparatus and method for improved triggering and oscillation suppression of ESD clamping devices |
JP4970854B2 (ja) * | 2006-03-08 | 2012-07-11 | 株式会社リコー | 画像形成装置及び制御方法 |
US7626518B2 (en) * | 2006-06-08 | 2009-12-01 | Via Technologies, Inc. | Decoding systems and methods in computational core of programmable graphics processing unit |
US7626521B2 (en) * | 2006-06-08 | 2009-12-01 | Via Technologies, Inc. | Decoding control of computational core of programmable graphics processing unit |
US7424398B2 (en) * | 2006-06-22 | 2008-09-09 | Lexmark International, Inc. | Boot validation system and method |
KR101265218B1 (ko) * | 2006-08-28 | 2013-05-24 | 삼성전자주식회사 | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 |
US8199155B2 (en) * | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
US20080122061A1 (en) | 2006-11-29 | 2008-05-29 | Texas Instruments Incorporated | Semiconductor chip embedded in an insulator and having two-way heat extraction |
US7548481B1 (en) * | 2006-12-08 | 2009-06-16 | Nvidia Corp. | Method and apparatus for dynamic power adjustment in a memory subsystem |
US7958483B1 (en) * | 2006-12-21 | 2011-06-07 | Nvidia Corporation | Clock throttling based on activity-level signals |
US7802118B1 (en) * | 2006-12-21 | 2010-09-21 | Nvidia Corporation | Functional block level clock-gating within a graphics processor |
JP4517303B2 (ja) * | 2006-12-28 | 2010-08-04 | ソニー株式会社 | 情報処理装置、起動方法、およびプログラム |
US9275430B2 (en) * | 2006-12-31 | 2016-03-01 | Lucidlogix Technologies, Ltd. | Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation |
US8667198B2 (en) * | 2007-01-07 | 2014-03-04 | Apple Inc. | Methods and systems for time keeping in a data processing system |
US7917784B2 (en) * | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
US7921274B2 (en) * | 2007-04-19 | 2011-04-05 | Qualcomm Incorporated | Computer memory addressing mode employing memory segmenting and masking |
JP4553395B2 (ja) * | 2007-06-15 | 2010-09-29 | シャープ株式会社 | オシロスコープおよびそれを用いた半導体評価装置 |
US9536275B1 (en) * | 2007-07-31 | 2017-01-03 | Nvidia Corporation | Using a geometry shader for variable input and output algorithms |
JP4696099B2 (ja) * | 2007-08-07 | 2011-06-08 | 日立オムロンターミナルソリューションズ株式会社 | 表示画像変換装置 |
US8255708B1 (en) * | 2007-08-10 | 2012-08-28 | Marvell International Ltd. | Apparatuses and methods for power saving in USB devices |
US8325184B2 (en) * | 2007-09-14 | 2012-12-04 | Qualcomm Incorporated | Fragment shader bypass in a graphics processing unit, and apparatus and method thereof |
US7757039B2 (en) * | 2007-09-18 | 2010-07-13 | Nikos Kaburlasos | DRAM selective self refresh |
US20090079746A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
KR101441684B1 (ko) * | 2007-10-11 | 2014-09-17 | 엘지전자 주식회사 | 동영상 플레이 모드를 구비한 컴퓨터 및 이의 동영상플레이시 시스템의 모드 설정방법 |
US8458497B2 (en) * | 2007-10-11 | 2013-06-04 | Qualcomm Incorporated | Demand based power control in a graphics processing unit |
TWI340348B (en) | 2007-11-16 | 2011-04-11 | Asustek Comp Inc | Electronic device and method for resuming from suspend-to-ram state thereof |
CN101978352B (zh) * | 2007-12-13 | 2017-11-03 | 先进微装置公司 | 用于具有多重图形子系统、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法 |
US8327173B2 (en) * | 2007-12-17 | 2012-12-04 | Nvidia Corporation | Integrated circuit device core power down independent of peripheral device operation |
US8275975B2 (en) * | 2008-01-25 | 2012-09-25 | Mtekvision Co., Ltd. | Sequencer controlled system and method for controlling timing of operations of functional units |
US7698489B1 (en) * | 2008-02-04 | 2010-04-13 | Nvidia Corporation | Method for dynamically turning off bus signals into a GPU |
US8775839B2 (en) * | 2008-02-08 | 2014-07-08 | Texas Instruments Incorporated | Global hardware supervised power transition management circuits, processes and systems |
US20090204837A1 (en) | 2008-02-11 | 2009-08-13 | Udaykumar Raval | Power control system and method |
US20090204834A1 (en) * | 2008-02-11 | 2009-08-13 | Nvidia Corporation | System and method for using inputs as wake signals |
US20090204835A1 (en) * | 2008-02-11 | 2009-08-13 | Nvidia Corporation | Use methods for power optimization using an integrated circuit having power domains and partitions |
US7987384B2 (en) * | 2008-02-12 | 2011-07-26 | International Business Machines Corporation | Method, system, and computer program product for handling errors in a cache without processor core recovery |
US8941672B1 (en) * | 2008-02-13 | 2015-01-27 | Nvidia Corporation | Method for identifying a display when a GPU connected to the display is powered down |
FR2927710B1 (fr) * | 2008-02-18 | 2011-04-15 | Legrand France | Procede et dispositif d'interfacage tactile |
US8635480B1 (en) * | 2008-02-26 | 2014-01-21 | Nvidia Corporation | Method and apparatus for controlling power to a processing unit |
US8667226B2 (en) * | 2008-03-24 | 2014-03-04 | Freescale Semiconductor, Inc. | Selective interconnect transaction control for cache coherency maintenance |
US8607177B2 (en) * | 2008-04-10 | 2013-12-10 | Nvidia Corporation | Netlist cell identification and classification to reduce power consumption |
US8386672B2 (en) * | 2008-07-08 | 2013-02-26 | Dell Products L.P. | Systems, methods and media for disabling graphic processing units |
US7779191B2 (en) * | 2008-07-29 | 2010-08-17 | Nvidia Corporation | Platform-based idle-time processing |
US8370669B2 (en) * | 2008-08-29 | 2013-02-05 | Advanced Micro Devices, Inc. | Memory device having a memory sleep logic and methods therefor |
US20100064125A1 (en) * | 2008-09-11 | 2010-03-11 | Mediatek Inc. | Programmable device and booting method |
US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
US8054316B2 (en) * | 2008-11-14 | 2011-11-08 | Nvidia Corporation | Picture processing using a hybrid system configuration |
US20100127407A1 (en) | 2008-11-25 | 2010-05-27 | Leblanc John | Two-sided substrateless multichip module and method of manufacturing same |
US8717371B1 (en) * | 2008-12-01 | 2014-05-06 | Nvidia Corporation | Transitioning between operational modes in a hybrid graphics system |
US8900921B2 (en) | 2008-12-11 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV |
JP2010146627A (ja) * | 2008-12-18 | 2010-07-01 | Elpida Memory Inc | ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法 |
US8234507B2 (en) * | 2009-01-13 | 2012-07-31 | Metrologic Instruments, Inc. | Electronic-ink display device employing a power switching mechanism automatically responsive to predefined states of device configuration |
US7952397B2 (en) * | 2009-02-11 | 2011-05-31 | Broadcom Corporation | Low-swing differential signal output driver with wide-range supply voltage operability |
US9075559B2 (en) * | 2009-02-27 | 2015-07-07 | Nvidia Corporation | Multiple graphics processing unit system and method |
JP2010282607A (ja) * | 2009-05-01 | 2010-12-16 | Ricoh Co Ltd | 通信装置、通信装置の制御方法、プログラムおよび記憶媒体 |
US8110920B2 (en) | 2009-06-05 | 2012-02-07 | Intel Corporation | In-package microelectronic apparatus, and methods of using same |
US8595386B2 (en) * | 2009-08-03 | 2013-11-26 | Advanced Micro Devices, Inc. | Software controlled redirection of configuration address spaces |
US8743128B2 (en) * | 2009-09-01 | 2014-06-03 | Blackberry Limited | Mobile wireless communications device with reset functions and related methods |
US8305380B2 (en) * | 2009-09-09 | 2012-11-06 | Advanced Micro Devices, Inc. | Managing resources to facilitate altering the number of active processors |
US8316255B2 (en) * | 2009-09-09 | 2012-11-20 | Ati Technologies Ulc | Method and apparatus for responding to signals from a disabling device while in a disabled state |
US8943347B2 (en) * | 2009-09-09 | 2015-01-27 | Advanced Micro Devices, Inc. | Controlling the power state of an idle processing device |
CA2717977A1 (en) * | 2009-10-20 | 2011-04-20 | Research In Motion Limited | Enhanced fast reset in mobile wireless communication devices and associated methods |
DE102009052947B3 (de) * | 2009-11-12 | 2010-12-16 | Sinitec Vertriebsgesellschaft Mbh | Energiesparschaltung für ein Peripheriegerät, Peripheriegerät, Vermittlungsgerät und Arbeitsverfahren |
US8352644B2 (en) * | 2009-11-23 | 2013-01-08 | Qualcomm Incorporated | Apparatus and methods for USB connection in a multi-processor device |
US8279213B2 (en) * | 2009-12-23 | 2012-10-02 | Intel Corporation | Synchronized media processing |
US8392695B1 (en) * | 2009-12-29 | 2013-03-05 | Manish Lachwani | Retaining operating system crash information in volatile memory across a power cycle |
US9256265B2 (en) * | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
US20110185208A1 (en) * | 2010-01-28 | 2011-07-28 | Apple Inc. | Memory power reduction in a sleep state |
JP2011188013A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | 出力バッファ |
US9331869B2 (en) * | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
JP2011193054A (ja) * | 2010-03-11 | 2011-09-29 | Fujitsu Ltd | 電源装置及び電源装置制御方法 |
CN102193765B (zh) * | 2010-03-12 | 2014-07-30 | 联想(北京)有限公司 | 显示信息更新的装置及方法 |
US9361824B2 (en) * | 2010-03-12 | 2016-06-07 | Via Technologies, Inc. | Graphics display systems and methods |
US9128849B2 (en) * | 2010-04-13 | 2015-09-08 | Apple Inc. | Coherent memory scheme for heterogeneous processors |
US8452997B2 (en) | 2010-04-22 | 2013-05-28 | Broadcom Corporation | Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor |
US8294295B2 (en) * | 2010-05-24 | 2012-10-23 | Xiamen Lanxi Technology Co., Ltd. | Power supply method with parallel-connected batteries |
KR101163219B1 (ko) * | 2010-07-08 | 2012-07-11 | 에스케이하이닉스 주식회사 | 기준전압 레벨 설정 방법을 사용하는 집적회로 |
JP5221617B2 (ja) * | 2010-09-24 | 2013-06-26 | 株式会社東芝 | 通信装置、通信システム、制御方法及びプログラム |
KR20120032102A (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | 유에스비 장치의 전력 절감을 위한 장치 및 방법 |
US20120133659A1 (en) * | 2010-11-30 | 2012-05-31 | Ati Technologies Ulc | Method and apparatus for providing static frame |
US8402314B2 (en) * | 2010-12-09 | 2013-03-19 | Apple Inc. | Debug registers for halting processor cores after reset or power off |
JP5790007B2 (ja) * | 2011-02-09 | 2015-10-07 | 株式会社リコー | 情報処理装置および情報処理装置の制御方法、ならびに、プログラム |
US20120206461A1 (en) * | 2011-02-10 | 2012-08-16 | David Wyatt | Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller |
US20120207208A1 (en) * | 2011-02-10 | 2012-08-16 | David Wyatt | Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller |
US9047085B2 (en) * | 2011-03-14 | 2015-06-02 | Nvidia Corporation | Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display |
US9330430B2 (en) * | 2011-03-21 | 2016-05-03 | Apple Inc. | Fast queries in a multithreaded queue of a graphics system |
US8732496B2 (en) * | 2011-03-24 | 2014-05-20 | Nvidia Corporation | Method and apparatus to support a self-refreshing display device coupled to a graphics controller |
US9438134B2 (en) * | 2011-03-29 | 2016-09-06 | Schneider Electric It Corporation | System and method for off-line ups |
US8745366B2 (en) * | 2011-03-31 | 2014-06-03 | Nvidia Corporation | Method and apparatus to support a self-refreshing display device coupled to a graphics controller |
US8358175B2 (en) * | 2011-05-10 | 2013-01-22 | Nxp B.V. | Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture |
US9098259B1 (en) * | 2011-05-26 | 2015-08-04 | Amazon Technologies, Inc. | Secure digital input/output low-power mode |
US8645585B2 (en) * | 2011-06-10 | 2014-02-04 | Nvidia Corporation | System and method for dynamically configuring a serial data link in a display device |
US20130007492A1 (en) * | 2011-06-30 | 2013-01-03 | Sokol Jr Joseph | Timer interrupt latency |
US9165537B2 (en) * | 2011-07-18 | 2015-10-20 | Nvidia Corporation | Method and apparatus for performing burst refresh of a self-refreshing display device |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US8692833B2 (en) * | 2011-08-09 | 2014-04-08 | Apple Inc. | Low-power GPU states for reducing power consumption |
JP5819678B2 (ja) * | 2011-08-30 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | Usbハブ及びusbハブの制御方法 |
JP5485956B2 (ja) * | 2011-09-09 | 2014-05-07 | レノボ・シンガポール・プライベート・リミテッド | カメラ・モジュールが画像データを転送する方法およびコンピュータ |
US9159409B2 (en) * | 2011-09-16 | 2015-10-13 | Advanced Micro Devices, Inc. | Method and apparatus for providing complimentary state retention |
US20130083047A1 (en) * | 2011-09-29 | 2013-04-04 | Prashant Shamarao | System and method for buffering a video signal |
US8812761B2 (en) * | 2011-10-28 | 2014-08-19 | Apple Inc. | System and method for adjusting power usage to reduce interrupt latency |
US8782454B2 (en) * | 2011-10-28 | 2014-07-15 | Apple Inc. | System and method for managing clock speed based on task urgency |
TWI465917B (zh) * | 2011-12-12 | 2014-12-21 | Via Tech Inc | 橋接裝置以及橋接裝置的省電操作方法 |
US9304570B2 (en) * | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
US9423847B2 (en) * | 2011-12-20 | 2016-08-23 | Advanced Micro Devices, Inc. | Method and apparatus for transitioning a system to an active disconnect state |
US9256915B2 (en) * | 2012-01-27 | 2016-02-09 | Qualcomm Incorporated | Graphics processing unit buffer management |
US9019289B2 (en) * | 2012-03-07 | 2015-04-28 | Qualcomm Incorporated | Execution of graphics and non-graphics applications on a graphics processing unit |
US10535185B2 (en) * | 2012-04-04 | 2020-01-14 | Qualcomm Incorporated | Patched shading in graphics processing |
TW201349166A (zh) * | 2012-05-28 | 2013-12-01 | Hon Hai Prec Ind Co Ltd | 匯流排帶寬調整方法及系統 |
US20130332764A1 (en) * | 2012-06-08 | 2013-12-12 | Apple Inc. | Intelligent inter-processor communication with power optimization |
CN102799550B (zh) * | 2012-06-21 | 2016-01-27 | 华为终端有限公司 | 基于芯片间高速接口hsic的唤醒、热插拔方法和设备 |
US8621253B1 (en) * | 2012-06-26 | 2013-12-31 | Google Inc. | Processor boost based on user interface demand |
TWI606418B (zh) * | 2012-09-28 | 2017-11-21 | 輝達公司 | 圖形處理單元驅動程式產生內插的圖框之電腦系統及方法 |
TWI584221B (zh) * | 2012-09-28 | 2017-05-21 | 輝達公司 | 適應性調整圖形處理單元之圖框率的方法及使用該方法的電腦系統 |
KR102044898B1 (ko) * | 2012-12-03 | 2019-11-14 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 절전모드시의 usb 디바이스의 접속 감지 방법 및 이를 수행하기 위한 화상형성장치 |
US9298490B2 (en) * | 2012-12-20 | 2016-03-29 | Vmware, Inc. | Managing a data structure for allocating graphics processing unit resources to virtual machines |
US9417929B2 (en) * | 2012-12-20 | 2016-08-16 | Vmware, Inc. | Runtime profile determinations of virtual machines for graphics processing unit (GPU) allocation |
US20140184629A1 (en) * | 2012-12-31 | 2014-07-03 | Nvidia Corporation | Method and apparatus for synchronizing a lower bandwidth graphics processor with a higher bandwidth display using framelock signals |
US9105112B2 (en) * | 2013-02-21 | 2015-08-11 | Apple Inc. | Power management for image scaling circuitry |
US9712337B2 (en) * | 2013-03-06 | 2017-07-18 | Intel Corporation | Employing power over ethernet for auxiliary power in computer systems |
US20140344599A1 (en) * | 2013-05-15 | 2014-11-20 | Advanced Micro Devices, Inc. | Method and System for Power Management |
US9201682B2 (en) * | 2013-06-21 | 2015-12-01 | Ati Technologies Ulc | Virtualized device reset |
KR102081564B1 (ko) * | 2013-12-04 | 2020-02-26 | 삼성전자 주식회사 | 파워 게이팅 회로 및 이를 포함하는 전자 시스템 |
US9383851B2 (en) * | 2014-01-06 | 2016-07-05 | Nvidia Corporation | Method and apparatus for buffering sensor input in a low power system state |
US9293119B2 (en) * | 2014-01-06 | 2016-03-22 | Nvidia Corporation | Method and apparatus for optimizing display updates on an interactive display device |
US9330433B2 (en) * | 2014-06-30 | 2016-05-03 | Intel Corporation | Data distribution fabric in scalable GPUs |
JP2016099792A (ja) * | 2014-11-20 | 2016-05-30 | 富士通株式会社 | 画像データ生成方法および画像データ生成装置 |
US20160209900A1 (en) * | 2015-01-20 | 2016-07-21 | Ilya Blayvas | Power Optimization of Computations in Digital Systems |
US20160292812A1 (en) * | 2015-03-31 | 2016-10-06 | Qualcomm Incorporated | Hybrid 2d/3d graphics rendering |
US10444819B2 (en) * | 2015-06-19 | 2019-10-15 | Intel Corporation | Techniques to control computational resources for an electronic device |
US10248610B2 (en) * | 2015-06-23 | 2019-04-02 | Mellanox Technologies, Ltd. | Enforcing transaction order in peer-to-peer interactions |
US10332230B2 (en) * | 2015-08-31 | 2019-06-25 | Qualcomm Incorporated | Characterizing GPU workloads and power management using command stream hinting |
US10216681B2 (en) * | 2015-12-01 | 2019-02-26 | Dell Products, Lp | System and method for managing workloads and hot-swapping a co-processor of an information handling system |
US10007292B2 (en) * | 2016-01-11 | 2018-06-26 | Qualcomm Incorporated | Energy aware dynamic adjustment algorithm |
US10108564B2 (en) * | 2016-03-28 | 2018-10-23 | Qualcomm Incorporated | Active and stall cycle based dynamic scaling of processor frequency and bus bandwidth |
US10423209B2 (en) * | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
US10365706B2 (en) * | 2017-03-03 | 2019-07-30 | Qualcomm Incorporated | Asymmetric power states on a communication link |
US10540318B2 (en) * | 2017-04-09 | 2020-01-21 | Intel Corporation | Graphics processing integrated circuit package |
GB2565770B (en) * | 2017-08-15 | 2019-09-18 | Advanced Risc Mach Ltd | Data processing systems |
US10545568B2 (en) * | 2018-01-26 | 2020-01-28 | Dell Products L.P. | Modified sleep state graphics processing system |
US20190303322A1 (en) * | 2018-03-29 | 2019-10-03 | Qualcomm Incorporated | Direct interrupt routing for display processing |
US10923082B2 (en) * | 2018-10-31 | 2021-02-16 | Ati Technologies Ulc | Maintaining visibility of virtual function in bus-alive, core-off state of graphics processing unit |
-
2011
- 2011-07-26 US US13/191,364 patent/US10817043B2/en active Active
-
2012
- 2012-07-10 GB GB1212275.0A patent/GB2493257B/en active Active
- 2012-07-16 DE DE102012212441.1A patent/DE102012212441B4/de active Active
- 2012-07-24 TW TW101126567A patent/TWI603186B/zh active
- 2012-07-25 CN CN2012102600985A patent/CN102902345A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102012212441B4 (de) | 2016-07-28 |
GB2493257B (en) | 2013-10-23 |
GB2493257A (en) | 2013-01-30 |
TWI603186B (zh) | 2017-10-21 |
CN102902345A (zh) | 2013-01-30 |
US20130027413A1 (en) | 2013-01-31 |
GB201212275D0 (en) | 2012-08-22 |
TW201319798A (zh) | 2013-05-16 |
US10817043B2 (en) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012212441B4 (de) | Verfahren zum Eintreten in und Verlassen eines Schlafmodus in einer Graphikverarbeitungseinheit | |
DE112007001987B4 (de) | Überführen einer Rechenplattform in einen Systemzustand niedriger Leistung | |
DE60128396T9 (de) | Computer-peripheriegerät, das betreibbar bleibt, wenn die operationen des zentralprozessors suspendiert werden | |
DE112008003520B4 (de) | System und Verfahren für einen schnellen Ruhezustand einer Plattform und die Wiederaufnahme | |
US8347132B2 (en) | System and method for reducing processor power consumption | |
DE102014003704B4 (de) | Plattform-agnostisches Powermanagement | |
DE60031404T2 (de) | Verfahren und vorrichtung zur dynamischen änderung der grössen von pools, die die leistungsaufnahme von speichern steuern | |
DE102012017780B4 (de) | Standby-Betrieb mit zusätzlichem Mikrocontroller | |
DE102009015495B4 (de) | Energieverwaltung bei einer Plattform basierend auf der Lenkung über die Wartezeit | |
US8443221B2 (en) | Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices | |
DE102010013228B4 (de) | Verfahren und System, um die Operationen eines registrierten Speichermoduls zu verbessern | |
DE102012214945A1 (de) | Verfahren und Vorrichtung zum Optimieren von Systembatterielebensdauer für statische oder halbstatische Bildbetrachtungsnutzungsmodelle | |
DE112007003113B4 (de) | Reduzieren von Leerlauf-Verlustleistung in einem integrierten Schaltkreis | |
DE112011100386T5 (de) | Speicherenergiereduzierung in einem Schlafzustand | |
DE102013224175A1 (de) | Niedrig-Leistungs-Zustände für ein Computer-System mit integriertem Basis-Band | |
DE102014114681A1 (de) | Energieverwaltung für eine Bitübertragungsschicht-Schnittstelle Anschliessen eines Bildschirms an ein Anzeige-Übertragungssystem | |
DE112006000792T5 (de) | Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi | |
DE202009011250U1 (de) | Elektronisches Stromspargerät für Computer-Hauptplatinen (Motherboards) im "Standby-Speicher"-Zustand ("Suspend to Memory"-Status) | |
EP3314452B1 (de) | Spülen und wiederherstellen von kernspeicherinhalt in einem externen speicher | |
DE102010053298A1 (de) | Synchronisierte Medienverarbeitung | |
DE112015004438T5 (de) | Niedrigenergie-Prozessor zum Steuern von Betriebszuständen eines Computersystems | |
DE102019112836A1 (de) | Einschalttasten-override für persistenzspeichergestützte plattformen | |
DE112020001693T5 (de) | Autonomer kernperimeter für prozessorzustände mit geringer leistung | |
DE112018000372T5 (de) | Systeme und verfahren für eine kohärente energieverwaltung | |
DE102020131690A1 (de) | Energieverwaltung für usb-typ-c-subsysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |