DE112006000792T5 - Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi - Google Patents

Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi Download PDF

Info

Publication number
DE112006000792T5
DE112006000792T5 DE112006000792T DE112006000792T DE112006000792T5 DE 112006000792 T5 DE112006000792 T5 DE 112006000792T5 DE 112006000792 T DE112006000792 T DE 112006000792T DE 112006000792 T DE112006000792 T DE 112006000792T DE 112006000792 T5 DE112006000792 T5 DE 112006000792T5
Authority
DE
Germany
Prior art keywords
self
memory
temperature
refresh rate
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112006000792T
Other languages
English (en)
Inventor
Sandeep Milpitas Jain
Jun San Jose Shi
Animesh Pleasaton Mishra
David San Jose Wyatt
Paul Beaverton Diefenbaugh
Pochang Fremont Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006000792T5 publication Critical patent/DE112006000792T5/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4061Calibration or ate or cycle tuning
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4067Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Verfahren, das folgendes umfaßt:
Messen der Temperatur einer Speichereinheit, wobei die Speichereinheit eine Selbstauffrischungsrate aufweist, um die Datenintegrität zu bewahren;
Vergleichen der gemessenen Temperatur mit einem Grenzwert und
Anpassen der Selbstauffrischungsrate der Speichereinheit auf Basis des Vergleichs.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft den Stromverbrauch in Computersystemen und insbesondere das Steuern der Auffrischungsrate von Halbleiterspeicherbänken.
  • Stand der Technik
  • Während die Temperatur eines Halbleiter-RAM (random access memory, Direktzugriffsspeicher) ansteigt, verliert der Speicher mit einer schnelleren Geschwindigkeit an Ladung. Wenn der Speicher an Ladung verliert, verliert er die Daten, die in seinen Speicherzellen gespeichert waren. RAM-Chips weisen Selbstauffrischungsschaltkreise auf, die die verlorene Ladung in regelmäßigen Intervallen wiederherstellen. Das Intervall wird kurz genug gewählt, so daß es praktisch kein Risiko gibt, daß Daten verloren gehen oder beschädigt werden.
  • Die Temperatur des RAM wird weitgehend von dessen Aktivitätsgrad (Rate von Lese- und Schreibvorgängen in die Speicherzellen) und dessen Umgebung bestimmt. Die erhöhte Geschwindigkeit des Ladungsverlusts erzeugt mehr Hitze und die gesteigerte Hitze erhöht die Rate, mit der die Ladung verloren geht. Darüber hinaus benötigt jeder Selbstauffrischungszyklus Strom. Bei einem Computer in einem Standby-Zustand kann der zum Selbstauffrischen des Speichers erforderliche Strom einen erheblichen Anteil des gesamten verbrauchten Stroms ausmachen. Während der Systemspeicherumfang in Computersystemen zunimmt, kann der Selbstauffrischungsstrom zu einem zunehmend größeren Anteil des gesamten Systemstromverbrauchs werden. Bei batteriebetriebenen Systemen, wie Notebook-Computern, PDAs (Personal Digital Assistants, Minicomputer), Tablett-PCs, Musikabspielgeräte und tragbare Telefone, kann der Speicherauffrischungszyklus eine beträchtliche Auswirkung auf die Batterielebensdauer haben. Bei Systemen, die an Netzstrom angeschlossen ist, erhöht der Auffrischungszyklus die Betriebskosten des Systems.
  • Darüber hinaus erfordern neuere Speicherchipdesigns noch kürzere Selbstauffrischungsintervalle. Bei DDR2- und DDR3-Chips (DDR = Double Data Rate, doppelte Übertragungsrate) ist bei höheren Speicherchiptemperaturen (z. B. Temperaturen über 85 °C) eine doppelte Selbstauffrischungsrate erforderlich. Die zweifache (2X) Selbstauffrischungsrate ist als das Doppelte der Selbstauffrischungsrate für DDRAM (Double Data Rate Synchronous Dynamic RAM, synchroner dynamischer RAM mit doppelter Übertragungsgeschwindigkeit) definiert. Dies nimmt die Stromreserven des Datenverarbeitungssystems weiter in Anspruch.
  • Um die Auffrischungsraten eines Speicherchips oder einer Speicherbank, eines Speichersystems oder -untersystems zu verringern, müssen einige Informationen über dessen bzw. deren Temperatur bekannt sein. Je genauer die Temperaturinformationen sind, desto mehr kann die Auffrischungsrate verringert werden. Wenn die Temperaturinformationen nicht zuverlässig oder genau sind, wird der Speicher mit einer schnelleren Auffrischungsrate als erforderlich laufen, um einen gewissen Spielraum für Fehler bereitzustellen.
  • Um effizient zu sein, sollten die Temperaturinformationen einem beliebigen System bereitgestellt werden, das sie anwenden kann, um die Selbstauffrischungsrate anzupassen. In einer separaten Bemühung, den Stromverbrauch zu verringern, bieten viele Systeme verschiedene Suspend-, Standby- und Ruhezustände. Ein solcher Zustand ist als STR (Suspend to RAM). In STR wird der aktuelle Zustand des Systems im System-RAM gespeichert, während der Großteil der Systemhardware heruntergefahren wird. Demzufolge wird der RAM zum bedeutendsten Stromverbraucher und außerdem zur einzigen Quelle für Informationen zum Aufwecken des Systems aus dem STR.
  • Wenn ein System in den STR oder einen anderen Zustand mit niedrigem Stromverbrauch eintritt, wenn der Speicher heiß ist und mit einer hohen Auffrischungsrate arbeitet, ist es wahrscheinlich, daß der Speicher nach einiger Zeit im Modus mit niedrigem Stromverbrauch abkühlt. Dann kann die Selbstauffrischungsrate verringert werden, wodurch Strom gespart wird und ermöglicht wird, daß der Speicher noch schneller abkühlt. Viele Zustände mit niedrigem Stromverbrauch schalten jedoch die Schaltkreise ab, die anderweitig dazu im Stande waren, die Selbstauffrischungsrate anzupassen, wie Prozessoren, Speichercontroller und Eingabe/Ausgabe-Hubs, während das System sich in dem Zustand mit niedrigem Stromverbrauch befindet.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die verschiedenen Vorteile der Ausführungsform der vorliegenden Erfindung werden einem Fachmann durch Lektüre der folgenden Spezifikation und der angefügten Ansprüche und durch Bezugnahme auf die folgenden Zeichnungen offenbar werden, in denen:
  • 1 ein Blockdiagramm eines Teils eines Computersystems gemäß einer Ausführungsform der Erfindung ist;
  • 2 ein Blockdiagramm eines Teils eines Computersystems gemäß einer anderen Ausführungsform der Erfindung ist;
  • 3 ein Flußdiagramm zum Anpassen einer Selbstauffrischungsrate einer Speichereinheit auf Temperaturbasis gemäß einer Ausführungsform der Erfindung ist;
  • 4 ein Flußdiagramm zum Anpassen einer Selbstauffrischungsrate einer Speichereinheit auf Temperaturbasis in einem Suspend-to-RAM-Zustand gemäß einer Ausführungsform der Erfindung ist;
  • 5 ein Flußdiagramm zum Anpassen einer Selbstauffrischungsrate einer Speichereinheit auf Temperaturbasis in einem Suspend-to-RAM-Zustand gemäß einer Ausführungsform der Erfindung ist und
  • 6 ein Blockdiagramm eines Computersystems ist, das zum Umsetzen von Ausführungsformen der vorliegenden Erfindung geeignet ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 zeigt eine Speichereinheit 10, die mehrere Speichervorrichtungen 12 (12a-12n) und ein Temperaturmeßmodul 14, das mit den Speichervorrichtungen 12 verbunden ist, aufweist. Die Speichereinheit 10 kann ein SO-DIMM (small outline dual in-line memory module, Doppelreihen-Speichermodul in kleiner Ausführung) der Art sein, die in der Regel in Notebook-Personalcomputern (Notebook-PCs) verwendet wird. Das SO-DIMM 10 kann eine 240-Pin-, 144-Pin- oder 72-Pin-Konfiguration, die 64-Bit-Übertragungen unterstützt, oder eine beliebige andere einer großen Vielfalt unterschiedlicher Pin-Konfigurationen für unterschiedliche Übertragungsgeschwindigkeiten haben, die einer DIMM-Struktur (DIMM = Dual In-line Memory Module, Doppelreihen-Speichermodul) oder einer beliebigen anderen Struktur entsprechen. Die Speichereinheit 10 kann alternativ ein Mikro-DIMM oder ein DIMM voller Größe sein, das häufiger in Desktop-PCs verwendet wird. Des weiteren können die Speichervorrichtungen 12 SDRAM-Vorrichtungen (SDRAM = synchronous dynamic random access memory, synchroner dynamischer Direktzugriffsspeicher) sein, die verhältnismäßig hohe Stromstöße erfahren und folglich in Bezug auf Überhitzung äußerst anfällig sind. Ausführungsformen der vorliegenden Erfindung können jedoch auf eine beliebige Art von Speichervorrichtung angewendet werden, die eine Selbstauffrischung mit einer Geschwindigkeit erfordert, die zumindest teilweise von der Temperatur abhängt.
  • Ein Temperaturmeßmodul 14 mißt entweder direkt oder indirekt eine Innentemperatur einer oder mehrerer der Speichervorrichtungen 12. Das Temperaturmeßmodul kann Wärmesensoren an einer oder mehreren einer Vielfalt unterschiedlicher Stellen verwenden. Die Speichereinheit beinhaltet mehrere SDRAM-Vorrichtungen 12a, 12b, 12c, 12d. Obwohl vier SDRAM-Vorrichtungen gezeigt wurden, kann eine größere oder kleinere Anzahl von Speichervorrichtungen verwendet werden. Eine SPD-Vorrichtung (SPD = serial presence detect) 18 in der Speichereinheit ist mit dem Wärmesensor verbunden, um den Sensor anzutreiben und eine Temperaturmessung zu empfangen.
  • Die Speichereinheit 10 ist durch einen Speicherbus 24 mit einem MCH (memory controller hub, Speichercontroller-Hub) 22 verbunden und die SPD der Speichereinheit ist durch einen SMBus 28 mit einem ICH (Input/Output Controller Hub, Eingabe-/Ausgabe-Controller-Hub) 34 verbunden. Neben dem Speichern von Konfigurationsinformationen (z. B. Modulgröße, Datenbreite, Geschwindigkeit und Spannung), die beim Hochfahren von dem BIOS (basic input/output system, allgemeines Eingabe/Ausgabe-System, nicht gezeigt) verwendet werden, kann die SPD-Vorrichtung 18 Innentemperaturen der SDRAM-Vorrichtungen 12 an eine Systemverwaltungsschnittstelle 26 übertragen. Die Systemverwaltungsschnittstelle 26 kann Interrupts (Unterbrechungen) und Steuersignale auf Interrupt-Leitungen 30 erzeugen, wenn die Speichereinheitstemperaturen Temperaturgrenzwerte übersteigen, und Aspekte des Systems aus einem Zustand mit niedrigem Stromverbrauch aufzuwecken.
  • Insbesondere beinhaltet die dargestellte Systemverwaltungsschnittstelle 26 einen Systemverwaltungsbus 28, der mit der SPD-Vorrichtung 18 verbunden ist. Die Systemverwaltungsschnittstelle 26 empfängt die Innentemperaturen von der SPD-Vorrichtung 18 über den Systemverwaltungsbus 28 und vergleicht die Innentemperaturen mit dem Temperaturgrenzwert.
  • In einem Beispiel ist der Systemverwaltungsbus 28 ein I2C-Bus (I2C = inter integrated circuit, Inter-IC) (z. B. I2C-Spezifikation, Version 2.1, Phillips Semiconductors, Januar 2000), der physikalisch aus zwei aktiven Kabeln und einer Masseverbindung besteht. Die aktiven Kabel, als serielle Datenleitung (SDL) und serielle Taktleitung (serial clock line, SCL) bezeichnet, sind beide bidirektional.
  • Der Systemverwaltungsbus 28 kann auch unter einem SMBus-Gerüst arbeiten (z. B. SMBus-Spezifikation, Version 2.0, SBS Implementers Forum, August 2000). Eine SMBus-Schnittstelle verwendet I2C als sein Basisnetz und ermöglicht Komponenten, Nachrichten hin- und hersenden, anstatt einzelne Steuerleitungen auszulösen. Ein solcher Ansatz ist insbesondere bei einem Systemspeicher in einer Personalcomputerarchitektur geeignet.
  • Der ICH ist mit dem MCH und auch mit einem CPU (Central Processing Unit, Zentralprozessor) 36 verbunden, der Daten an den Systemspeicher 10 sendet und Daten von diesem abruft. In der dargestellten Ausführungsform sendet das System Speicherdaten an den MCH und empfängt Speicherdaten von diesem und der MCH steuert die Auffrischungsrate des Speichers. Der ICH übermittelt gespeicherte Daten vom Systemspeicher an andere Vorrichtungen (nicht gezeigt). Ein beliebiges oder beliebige mehrere dieser drei Vorrichtungen können zu einer einzigen Einheit zusammengeführt werden. Der MCH kann in den CPU oder den ICH integriert werden und die Funktionen aller drei Vorrichtungen können in einem einzigen Chip kombiniert werden. Während eines Wachzustands kann die erfaßte Temperatur von dem ICH an den MCH oder den CPU gesendet werden, der dann die Auffrischungsrate anpassen kann. In einem Zustand mit niedrigem Stromverbrauch können der MCH und der CPU heruntergefahren werden. Der ICH, der in der Regel mit einer Tastatur, einer Netzschnittstelle und anderen Vorrichtungen verbunden ist, wartet auf Interrupts, die das System aufwecken.
  • 2 zeigt eine Alternative zu der Konfiguration von 1, obwohl die zwei Ansätze kombiniert werden können. In 2 weist das Speichermodul 11, das der Speichereinheit 10 ähnlich ist, einen Satz DRAM-Chips 12A-12N (nur vier sind gezeigt) oder andere Speicher und einen Temperatursensor 18, der eine SPD beinhalten kann, auf. Das Speichermodul ist durch einen Speicherbus mit einem Speichercontroller 23 verbunden. In 2 beinhaltet der MCH einen Selbstauffrischungsverwaltungsschaltkreis 27, der auf seiner eigenen Energiequelle sitzen kann. Im Beispiel von 2 ist der Selbstauffrischungsverwaltungsschaltkreis mit einer separaten STR-Stromversorgung 38 verbunden. Im STR-Modus wird, obwohl der normale Strom (VCC) zu den meisten Komponenten abgeschaltet ist, der Strom von der STR-Stromversorgung noch immer zugeführt. Die STR-Stromversorgung kann zum Betreiben des Speichermoduls und anderer Komponenten zusätzlich zu der Selbstauffrischungsverwaltungseinheit verwendet werden.
  • Der Temperatursensor ist am einen Ereignisbus 31, wie I2C oder SMBus, mit dem Selbstauffrischungsverwaltungsschaltkreis gekoppelt, um Temperaturinformationen an den Selbstauffrischungsverwaltungsschaltkreis zu senden. Da beide Komponenten während des STR-Modus weiter mit Strom versorgt werden, können sie kommunizieren, selbst wenn andere Komponenten inaktiv sind. Der Temperatursensor und die Selbstauffrischungsverwaltungseinheit können Selbstauffrischungsverwaltungsfunktionen durchführen, während das System sich in einem Zustand mit niedrigem Stromverbrauch, wie STR, befindet. Im Gegensatz zum Beispiel von 1 ist der Selbstauffrischungsverwaltungsschaltkreis jedoch direkt mit den Selbstauffrischungssteuerschaltkreisen (nicht gezeigt) des MCH, auf denen er angeordnet ist, verbunden. Dies ermöglicht, daß der Selbstauffrischungszustand geändert wird, ohne den MCH oder die CPU aufzuwecken und ohne einen ICH 34 oder die CPU 36 zu beeinträchtigen.
  • 3 zeigt einen verallgemeinerten Ablauf von Ereignissen zum Anpassen der Selbstauffrischungsrate einer Speichereinheit, wie der Speichereinheit 10 oder 11 der 1 und 2, auf Temperaturbasis. Bei einer DDR2- oder DDR3-Speichereinheit können die individuellen SDRAM-Einheiten mit Selbstauffrischungsraten betrieben werden, die als 1X und 2X identifiziert sind, in Abhängigkeit von der Innentemperatur der jeweiligen SDRAM-Einheit. Die 1X-Rate erfordert weniger Strom und erzeugt weniger Wärme, während die 2X-Rate sicherstellt, daß die gespeicherten Daten bei höheren Temperaturen intakt bleiben. Die Selbstauffrischung wird über den Speicherbus durch den MCH in den Architekturen, die in den 1 und 2 gezeigt sind, durchgeführt, die CPU stellt jedoch die Selbstauffrischungsrate ein. In einer alternativen Ausführungsform bestimmt der MCH die Selbstauffrischungsrate unabhängig und stellt diese unabhängig ein.
  • Wie in 3 gezeigt, wird die Temperatur des Speichers während des Normalbetriebs bei Block 305 geprüft. Dies kann vorgenommen werden, indem die SPD Temperaturdaten an die Systemverwaltungsschnittstelle, an den ICH oder an den MCH sendet. Die Temperatur wird dann bei Block 307 mit einem Wärmegrenzwert (WG) verglichen. Dies kann in der SPD, der Systemverwaltungsschnittstelle, dem ICH, dem MCH oder sogar dem CPU vorgenommen werden. Wenn die Temperatur unter dem Grenzwert liegt, wird die Selbstauffrischungsrate bei Block 309 auf 1X eingestellt. Wenn die Temperatur über dem Grenzwert liegt, wird die Selbstauffrischungsrate bei Block 311 auf 2X eingestellt. Um die Selbstauffrischungsrate einzustellen, kann der CPU den MCH auf die neue Rate programmieren. Ein gesetztes Bit im MCH kann die gegenwärtige Rate anzeigen, so daß ein Befehl nur gesendet wird, um die Rate zu ändern, oder der Befehl kann ungeachtet der gegenwärtigen Rate gesendet werden. Die Rate wird nur geändert, wenn der Befehl eine andere Rate anzeigt.
  • Wenn das Computersystem auf einen Zustand mit niedrigem Stromverbrauch, wie STR, gesetzt ist, werden die CPU, der MCH und Teile des ICH heruntergefahren oder in einen Suspend-Modus gesetzt. Dies kann verhindern, daß die CPU den MCH programmiert, und kann verhindern, daß der MCH einen Befehl empfängt, die Selbstauffrischungsrate zu ändern. Es fährt auch Kommunikationen auf den Bussen herunter, die zum Steuern der Selbstauffrischungsrate verwendet werden, wie der Speicherbus und der Bus zwischen dem MCH und dem CPU. Wie in 4 gezeigt, können der Wärmesensor und die SPD so konfiguriert werden, daß sie weiter arbeiten. Bei Block 41 wird die Temperatur geprüft, 341. Dies kann in der Systemverwaltungsschnittstelle vorgenommen werden, der nur zu diesem Zweck weiter Strom zugeführt wird. Die Systemverwaltungsschnittstelle kann dann bei Block 343 prüfen, um zu bestimmen, ob die Temperatur unter dem Wärmegrenzwert liegt. Wenn die Temperatur hoch bleibt, kann die Temperaturprüfung nach einer gewissen Zeitspanne wiederholt werden.
  • Wenn die Temperatur unter dem Grenzwert liegt, kann bei Block 345 die gegenwärtige Selbstauffrischungsrate geprüft werden. Wenn sie bereits auf 1X eingestellt ist, kann der Prozeß dahin zurückkehren, die Temperatur später erneut zu prüfen. Wenn die Selbstauffrischungsrate auf 2X eingestellt ist, kann die Systemverwaltungsschnittstelle bei Block 347 ein Interrupt an den ICH erzeugen. Bei Block 349 empfängt der ICH den Interrupt und weckt die CPU auf. Die CPU kann dann dem MCH befehlen, die Selbstauffrischungsrate bei Block 351 auf 1X einzustellen. Dies kann erfordern, daß Aspekte des MCH aufgeweckt werden, oder der MCH kann sich bereits in einem zum Teil oder vollständig aufgeweckten Zustand befinden. Bei Block 353 können etwaige Komponenten, die aufgeweckt wurden, in den Standby-Zustand oder Zustand mit niedrigem Stromverbrauch, wie STR, zurückkehren.
  • Der Prozeß von 4 ermöglicht einem System, einen Speicherselbstauffrischungszustand zu verlangsamen, nachdem ein Speicher abgekühlt wurde. Er ermöglicht, daß der Selbstauffrischungszustand von 2X auf 1X geändert wird, selbst wenn die Komponenten, die den Selbstauffrischungszustand steuert, heruntergefahren sind oder sich in einem Standby-Zustand befinden. Der Prozeß kann dahingehend modifiziert werden, mehr Selbstauffrischungsraten unterzubringen, indem weitere Temperaturgrenzwerte hinzugefügt werden. Dementsprechend kann der Speicher von 4X auf 2X, auf 1X, auf 1/2X, auf 1/4X usw. und auf beliebige gewünschte Zustände dazwischen gebracht werden. In ähnlicher Weise können die Temperaturvergleiche auch dazu verwendet werden, die Selbstauffrischungsrate zu erhöhen, wenn die Speichertemperatur ansteigen sollte.
  • Weitere Vorgänge können durchgeführt werden, nachdem dem System befohlen wurde, in den STR-Modus einzutreten. Der MCH, die SPD oder die Systemverwaltungsschnittstelle kann die Selbstauffrischungsrate prüfen. Wenn die Selbstauffrischungsrate sich bereits auf 1X befindet, kann der Prozeß von 4 deaktiviert werden. In ähnlicher Weise, wenn die Selbstauffrischungsrate sich auf 2X befindet, kann der Prozeß von 4 aktiviert werden. Die Temperatur kann auch geprüft werden, bevor in den STR eingetreten wird, um zu bestimmen, ob die Selbstauffrischungsrate angemessen ist. Es kann möglich sein, die Selbstauffrischungsrate unmittelbar, bevor in den STR-Modus eingetreten wird, auf 1X einzustellen. In einer Ausführungsform wird die Selbstauffrischungsrate während allen normalen Vorgängen auf 2X gehalten. Der Prozeß von 3 wird nicht durchgeführt. Beim Empfangen eines STR-Befehls wird die Temperatur geprüft und wenn die Temperatur niedrig genug ist, wird die Selbstauffrischungsrate auf 1X eingestellt. Beim Aufwecken wird die Selbstauffrischungsrate ungeachtet der Temperatur auf 2X zurückgesetzt.
  • 5 zeigt ein Beispiel eines vereinfachten Prozesses, der unter Verwendung der in den 1 und 2 gezeigten Konfiguration durchgeführt werden kann. Bei Block 341 sendet das Wärmesystem auf dem Speichermodul eine Temperatur an den Selbstauffrischungsverwaltungsschaltkreis. Wie oben erwähnt, kann diese Temperatur die Temperatur eines oder mehrerer der individuellen Speicherchips auf dem Modul widerspiegeln. Es kann sich um eine kombinierte Temperatur, eine durchschnittliche Temperatur oder einen Satz von Temperaturen handeln. Bei Block 507 vergleicht die Selbstauffrischungsverwaltungseinheit die empfangene Temperatur oder die empfangenen Temperaturen mit einem oder mehreren Wärmegrenzwerten. Wie oben im DDR2- und DDR3-Speicher nahegelegt, kann ein Grenzwert auf 85 °C eingestellt sein, weitere Grenzwerte bei niedrigeren Temperaturen können jedoch weitere Verringerungen der Selbstauffrischungsrate ermöglichen. Weitere Grenzwerte mit höheren Temperaturen können ermöglichen, daß ein Speichermodul Daten selbst bei höheren Temperaturen bewahrt.
  • Bei Block 509 wählt die Selbstauffrischungsverwaltungseinheit eine Selbstauffrischungsrate auf Basis des Temperaturvergleichs aus und setzt bei Block 511 die Selbstauffrischungsrate innerhalb des MCH zurück. Wenn der Selbstauffrischungsverwaltungsschaltkreis sich auf dem MCH befindet, kann er mit direktem Zugriff auf die Selbstauffrischungsschaltkreise des MCH, unabhängig von dem CPU oder beliebigen anderen Komponenten, versehen werden. Alternativ kann er mit Schaltkreisen versehen werden, um den MCH zum Zwecke des Zurücksetzens der Selbstauffrischungsrate aufzuwecken. Er kann alternativ einen Befehl senden, der einen Befehl von der CPU, die Selbstauffrischungsrate zurückzusetzen, emuliert.
  • 6 zeigt ein Beispiel eines Computersystems, das zum Integrieren einer Ausführungsform der vorliegenden Erfindung geeignet ist. Ein MCH-Chip, eine Nordbrücke oder ein Host-Controller 663 ist an einen oder mehrere CPUs (central processing units, Zentralprozessoren) 613, 615 mit Speicher und E/A-Vorrichtungen gekoppelt und kann eine große Auswahl an Merkmalen, wie gesteigerte Leistung, Zuverlässigkeit, Verfügbarkeit und Bedienbarkeit, Systemverwaltung und Hot-Plug-Austausch von CPUs, bereitstellen. Der MCH kann E/A-Cluster, einen Speicher-Controller, Snoop-Filter und eine große Auswahl an Logik zum Handhaben von Transaktionen beinhalten. Obwohl das Beispiel von 6 einen Mikroprozessor beinhaltet, der mit einem MCH und einem ICH (Input/Output Controller Hub, Eingabe/Ausgabe-Controller-Hub) 665 verbunden ist, können entweder der MCH oder der ICH oder beide oder eine beliebige der Funktionen dieser Chips in die Mikroprozessoren integriert werden. Der MCH und der ICH können ebenfalls kombiniert werden, vollständig oder zum Teil, innerhalb oder außerhalb des Mikroprozessors.
  • Im Beispiel von 6 weist der MCH 611 ein Paar FSBs (Front-Side-Busse, Vorderseitebusse) auf, die jeweils mit einer CPU oder Prozessorkern 613, 615 verbunden sind.
  • Mehr oder weniger als zwei Prozessorkerne und FSBs können verwendet werden. Eine beliebige Anzahl unterschiedlicher CPUs und Chipsätze kann verwendet werden. Die Nordbrücke empfängt über die FSBs Lese-, Schreib- und Abrufanweisungen von den Prozessorkernen und führt diese aus. Die Nordbrücke weist außerdem eine Schnittstelle zum Systemspeicher 667, wie DIMMs (Dual In-line Memory Modules, Doppelreihen-Speichermodule), die den in den 1 und 2 gezeigten ähnlich sind, in den Anweisungen und Daten gespeichert werden können, und eine Schnittstelle zu einem ICH (input/output Controller hub, Eingabe/Ausgabe-Controller-Hub) 665 auf.
  • Der MCH weist ebenfalls eine Schnittstelle, wie eine PCI Express- (PCI = peripheral component interconnect, Verbindung zwischen Peripheriekomponenten) oder eine AGP-Schnittstelle (AGP = accelerated graphics Port, beschleunigte Grafikschnittstelle), auf, um eine Verbindung mit einem Grafik-Controller 641 herzustellen, der wiederum Grafiken und möglichen Ton an einen Bildschirm 637 liefert. Die PCI Express-Schnittstelle kann auch zum Verbinden mit anderen Hochgeschwindigkeitsvorrichtungen verwendet werden. Im Beispiel von 6 sind sechs x4 PCI Express-Bahnen gezeigt. Zwei Bahnen sind mit einer TCP/IP-Offload-Engine (TCP/IP = Transmission Control Protocol/Internet Protocol, Übertragungssteuerprotokoll/Internetprotokoll) 617 verbunden, die mit Netz- oder TCP/IP-Vorrichtungen, wie einem Gigabit-Ethernet-Controller 639, verbunden sein können. Zwei Spuren sind mit einem E/A-Prozessorknoten 619 verbunden, der Speichervorrichtungen 621 unter Verwendung einer SCSI- (Small Computer System Interface, Schnittstelle für ein kleines Computersystem), einer RAID- (Redundant Array of Independent Disks, redundante Anordnung von unabhängigen Laufwerken) Schnittstelle oder anderer Schnittstellen unterstützen kann. Zwei weitere Bahnen sind mit einem PCI-Translator-Hub 623 verbunden, der Schnittstellen unterstützen kann, um PCI-X 625- und PCI 627-Vorrichtungen zu verbinden. Die PCI Express-Schnittstelle kann mehr oder weniger Vorrichtungen unterstützen, als hier gezeigt sind. Darüber hinaus, obwohl PCI Express und AGB beschrieben sind, kann der MCH angepaßt werden, um andere Protokolle und Schnittstellen anstelle von oder zusätzlich zu den beschriebenen zu unterstützen.
  • Der ICH 665 bietet eine mögliche Verbindbarkeit mit einer großen Auswahl unterschiedlicher Vorrichtungen. Wohl etablierte Konventionen und Protokolle können für diese Verbindungen verwendet werden. Die Verbindungen können einen LAN-Port (LAN = Local Area Network, lokales Netz) 669, einen USB-Hub 671 und einen lokalen BIOS-Flash-Speicher (BIOS = basic input/output system, allgemeines Eingabe/Ausgabe-System) 673 beinhalten. Ein SIO-Port (SIO = Super Input/Output, Super-Eingabe/Ausgabe) 675 kann eine Verbindbarkeit für eine Fronttafel 677 mit Tasten und einem Bildschirm, einer Tastatur 679, einer Maus 681 und Infrarotvorrichtungen 685, wie IR-Blaster oder Fernsteuerungssensoren, bereitstellen. Der E/A-Anschluß kann auch Diskettenlaufwerk-, Parallelanschluß- und Seriellanschlußverbindungen unterstützen. Alternativ können eine beliebige oder beliebige mehrere dieser Vorrichtungen von einer USB-, PCI- oder einer beliebigen anderen Art von Bus oder Verbindung unterstützt werden.
  • Der ICH kann auch einen IDE-Bus (IDE = Integrated Device Electronics) oder einen SATA-Bus (SATA = serial advanced technology attachment) für Verbindungen mit Laufwerken 687, 689 oder anderen großen Speichervorrichtungen bereitstellen. Der Massenspeicher kann Festplatten und Bildplatten beinhalten. So können beispielsweise Softwareprogramme, Parameter oder Benutzerdaten auf einer Festplatte oder einem anderen Laufwerk gespeichert werden. Ein PCI-Bus (PCI = peripheral component interconnect, Verbindung zwischen Peripheriekomponenten) 691 ist mit dem ICH verbunden und ermöglicht, daß eine große Auswahl an Vorrichtungen und Anschlüssen mit dem ICH verbunden werden können. Die Beispiele in 6 beinhalten einen WAN-Anschluß (WAN = Wide Area Network, Weitbereichsnetz) 693, einen Anschluß für drahtlose Verbindungen 695, einen Datenkartenverbinder 697 und eine Videoadapterkarte 699. Es gibt viele weitere Vorrichtungen, die zur Verbindung mit einem PCI-Anschluß zur Verfügung stehen, und viele weitere mögliche Funktionen. Die PCI-Vorrichtungen können Verbindungen mit lokalen Anlagen oder Computer in der Nähe ermöglichen. Sie können außerdem die Verbindung mit verschiedenen Peripheriegeräten, wie Druckern, Scanner, Aufzeichnungsgeräten, Bildschirmen und mehr, ermöglichen. Sie können zudem drahtgebundene oder drahtlose Verbindungen zu weiter entfernten Anlagen oder einer beliebigen einer Reihe unterschiedlicher Schnittstellen ermöglichen.
  • Die besondere Beschaffenheit beliebiger angeschlossener Vorrichtungen kann auf die beabsichtigte Verwendung der Vorrichtung angepaßt werden. Eine beliebige oder beliebige mehrere Vorrichtungen, ein beliebiger oder beliebige mehrere Busse oder eine beliebige oder beliebige mehrere Verbindungen können aus diesem System eliminiert werden oder andere können hinzugefügt werden. Zum Beispiel kann Video auf dem PCI-Bus, auf einem AGP-Bus, durch den PCI Express-Bus oder durch einen integrierten Grafikteil des Host-Controllers bereitgestellt werden.
  • Es ist zu verstehen, daß eine weniger oder mehr ausgerüstete Speichereinheit, ein weniger oder mehr ausgerüstetes Speichermodul, ein weniger oder mehr ausgerüsteter Wärmesensor, eine weniger oder mehr ausgerüstete Wärmeverwaltungseinheit oder ein weniger oder mehr ausgerüstetes Computersystem als das oben beschriebene Beispiel kann für bestimmte Implementierungen bevorzugt sein. Folglich kann die Konfiguration der oben bereitgestellten Beispiele von Implementierung zu Implementierung in Abhängigkeit von zahlreichen Faktoren, wie Kosteneinschränkungen, Leistungsanforderungen, technologischen Verbesserungen oder anderen Umstände, variieren. Ausführungsformen der vorliegenden Erfindung können ebenfalls auf andere Arten von Speichersystemen und auf andere Temperaturumgebungen als die hierin beschriebenen Beispiele angepaßt werden. Die hierin beschriebenen bestimmten Arten von Standby- und Energiemodi können ebenfalls angepaßt werden, um für andere Anwendungen zu passen.
  • Ausführungsformen der vorliegenden Erfindung können als ein Computerprogrammprodukt bereitgestellt werden, was ein maschinenlesbarer Datenträger beinhalten kann, auf dem Anweisungen gespeichert sind, die verwendet werden können, um einen Universalrechner, eine Modusverteilungslogik, einen Speicher-Controller oder andere elektronische Vorrichtungen darauf zu programmieren, einen Prozeß durchzuführen. Der maschinenlesbare Datenträger kann Disketten, Bildplatten, CD-ROMs und magnetooptische Platten, ROMS, RAMs, EPROMs, EEPROMs, Magnetstreifen- oder optische Karten, Flash-Speicher oder andere Arten von Datenträgern oder maschinenlesbaren Datenträgern, die zum Speichern elektronischer Anweisungen geeignet sind, beinhalten, ist jedoch nicht darauf beschränkt. Des weiteren können Ausführungsformen der vorliegenden Erfindung auch als ein Computerprogrammprodukt heruntergeladen werden, wobei das Programm mittels Datensignalen, die von einer Trägerwelle oder einem anderen Ausbreitungsmedium verkörpert werden, über eine Kommunikationsverbindung (z. B. ein Modem oder eine Netzverbindung) von einem entfernten Computer oder Controller an einen anfordernden Computer oder Controller übertragen wird.
  • In der obigen Beschreibung sind zahlreiche spezifische Einzelheiten ausgeführt. Es versteht sich jedoch, daß Ausführungsformen der Erfindung ohne diese spezifischen Einzelheiten ausgeübt werden können. Zum Beispiel können wohl bekannte gleichwertige Materialien die hierin beschriebenen ersetzen und in ähnlicher Weise können wohl bekannte äquivalente Techniken die offenbarten bestimmten Verarbeitungstechniken ersetzen. In anderen Fällen wurden wohl bekannte Schaltkreise, Strukturen und Techniken nicht detailliert gezeigt, um ein Verschleiern des Verständnisses dieser Beschreibung zu vermeiden.
  • Obwohl die Ausführungsformen der Erfindung in Form von mehreren Beispielen beschrieben wurden, können Fachleute erkennen, daß die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt ist, jedoch mit Modifikationen und Veränderungen innerhalb des Sinns und Schutzumfangs der angefügten Ansprüche ausgeübt werden kann. Die Beschreibung ist folglich als veranschaulichend und nicht als einschränkend anzusehen.
  • Zusammenfassung
  • Selbstauffrischungsraten einer Speichereinheit können basierend auf der Temperatur verwaltet werden. In einer Ausführungsform der Erfindung kann die Erfindung ein Messen der Temperatur einer Speichereinheit, wobei die Speichereinheit eine Selbstauffrischungsrate aufweist, um eine Datenintegrität aufrecht zu erhalten, ein Vergleichen der gemessenen Temperatur mit einem Schwellwert und Einstellen der Selbstauffrischungsrate der Speichereinheit basierend auf dem Vergleich umfassen.

Claims (22)

  1. Verfahren, das folgendes umfaßt: Messen der Temperatur einer Speichereinheit, wobei die Speichereinheit eine Selbstauffrischungsrate aufweist, um die Datenintegrität zu bewahren; Vergleichen der gemessenen Temperatur mit einem Grenzwert und Anpassen der Selbstauffrischungsrate der Speichereinheit auf Basis des Vergleichs.
  2. Verfahren nach Anspruch 1, wobei das Messen das Lesen der Spannung einer Temperaturdiode, die in ein Direktzugriffsspeichermodul der Speichereinheit eingebettet ist, umfaßt.
  3. Verfahren nach Anspruch 1, wobei das Messen das Empfangen eines Temperaturwerts von einem Temperaturschaltkreis der Speichereinheit umfaßt.
  4. Verfahren nach Anspruch 3, wobei das Vergleichen das Vergleichen der empfangenen Temperatur mit einer gespeicherten Temperatur in einem Selbstauffrischungsverwaltungsschaltkreis umfaßt.
  5. Verfahren nach Anspruch 4, wobei der Selbstauffrischungsverwaltungsschaltkreis in einen Speicher-Controller integriert ist, der die Selbstauffrischungsrate der Speichereinheit ansteuert.
  6. Verfahren nach Anspruch 1, wobei das Anpassen das Erzeugen eines Interrupts an einen Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit ansteuert, umfaßt.
  7. Verfahren nach Anspruch 1, wobei das Anpassen das Erzeugen eines Ereignisses an einen Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit ansteuert, umfaßt.
  8. Verfahren nach Anspruch 1, das weiterhin vor dem Messen, Vergleichen und Anpassen das Setzen des Speichers in einen Standby-Modus umfaßt.
  9. Verfahren nach Anspruch 1, wobei das Vergleichen und Anpassen in einem Standby-Modus von einem Schaltkreis mit seiner eigenen Stromquelle, die von dem Standby-Zustand unabhängig ist, durchgeführt werden.
  10. Gegenstand, der einen maschinenlesbaren Datenträger beinhaltet, der Daten beinhaltet, die, wenn sie von der Maschine ausgeführt werden, bewirken, daß die Maschine Vorgänge durchführt, die folgendes umfassen: Messen der Temperatur einer Speichereinheit, wobei die Speichereinheit eine Selbstauffrischungsrate aufweist, um die Datenintegrität zu bewahren; Vergleichen der gemessenen Temperatur mit einem Grenzwert und Anpassen der Selbstauffrischungsrate der Speichereinheit auf Basis des Vergleichs.
  11. Datenträger nach Anspruch 10, wobei das Messen das Lesen der Spannung einer Temperaturdiode, die in ein Direktzugriffsspeichermodul der Speichereinheit eingebettet ist, umfaßt.
  12. Datenträger nach Anspruch 10, wobei das Messen das Empfangen eines Temperaturwerts von einem Temperaturschaltkreis der Speichereinheit umfaßt.
  13. Datenträger nach Anspruch 10, wobei das Anpassen das Erzeugen eines Interrupts an einen Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit ansteuert, umfaßt.
  14. Datenträger nach Anspruch 10, wobei das Anpassen das Erzeugen eines Ereignisses an einen Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit ansteuert, umfaßt.
  15. Datenträger nach Anspruch 10, das weiterhin vor dem Messen, Vergleichen und Anpassen das Setzen des Speichers in einen Standby-Modus umfaßt.
  16. Gerät, das folgendes umfaßt: einen Wärmesensor zum Messen der Temperatur einer Speichereinheit, wobei die Speichereinheit eine Selbstauffrischungsrate aufweist, um die Datenintegrität zu bewahren; und einen Selbstauffrischungsverwaltungsschaltkreis zum Anpassen der Selbstauffrischungsrate der Speichereinheit auf Basis der gemessenen Temperatur.
  17. Gerät nach Anspruch 16, wobei der Wärmesensor sich auf der Speichereinheit befindet und der Selbstauffrischungsverwaltungsschaltkreis sich außerhalb der Speichereinheit befindet, wobei das Gerät weiterhin einen Bus umfaßt, der den Wärmesensor und die Speichereinheit verbindet, um zu ermöglichen, daß der Wärmesensor die Temperaturinformation an den Selbstauffrischungsverwaltungsschaltkreis sendet.
  18. Gerät nach Anspruch 17, wobei der Selbstauffrischungsverwaltungsschaltkreis in einen Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit ansteuert, integriert ist und wobei der Bus die Speichereinheit mit dem Speicher-Controller verbindet.
  19. Gerät nach Anspruch 16, wobei der Selbstauffrischungsverwaltungsschaltkreis mit einer Stromquelle verbunden ist, der während eines Speicher-Standby-Zustands Strom zugeführt wird.
  20. Gerät, das folgendes umfaßt: einen Speicher-Controller; einen Prozessor, der mit dem Speicher-Controller verbunden ist; eine Speichereinheit, die mit dem Speicher-Controller verbunden ist, wobei die Speichereinheit eine Selbstauffrischungsrate, die von dem Speicher-Controller gesteuert wird, aufweist, um die Datenintegrität zu bewahren; einen Wärmesensor in der Speichereinheit, um die Temperatur der Speichereinheit zu messen; und einen Selbstauffrischungsverwaltungsschaltkreis, der mit dem Wärmesensor verbunden ist, zum Anpassen der Selbstauffrischungsrate der Speichereinheit auf Basis der gemessenen Temperatur.
  21. Gerät nach Anspruch 20, wobei der Selbstauffrischungsverwaltungsschaltkreis um Anpassen der Selbstauffrischungsrate eingerichtet ist, indem ein Interrupt an den Speicher-Controller, der die Selbstauffrischungsrate der Speichereinheit antreibt, erzeugt wird.
  22. Gerät nach Anspruch 20, das weiterhin eine Standby-Stromquelle umfaßt, um der Speichereinheit und dem Selbstauffrischungsverwaltungsschaltkreis Strom zuzuführen, wenn der Speicher-Controller und der Prozessor sich in einem Standby-Zustand befinden.
DE112006000792T 2005-03-30 2006-03-30 Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi Ceased DE112006000792T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/093,706 2005-03-30
US11/093,706 US20060236027A1 (en) 2005-03-30 2005-03-30 Variable memory array self-refresh rates in suspend and standby modes
PCT/US2006/012987 WO2006105546A1 (en) 2005-03-30 2006-03-30 Variable memory array self-refresh rates in suspend and standby modes

Publications (1)

Publication Number Publication Date
DE112006000792T5 true DE112006000792T5 (de) 2008-01-31

Family

ID=36838699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000792T Ceased DE112006000792T5 (de) 2005-03-30 2006-03-30 Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi

Country Status (5)

Country Link
US (1) US20060236027A1 (de)
CN (1) CN101133459A (de)
DE (1) DE112006000792T5 (de)
TW (1) TWI334145B (de)
WO (1) WO2006105546A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US20080100636A1 (en) * 2006-10-31 2008-05-01 Jiin Lai Systems and Methods for Low-Power Computer Operation
US20080317086A1 (en) * 2007-06-22 2008-12-25 Santos Ishmael F Self-calibrating digital thermal sensors
US7886103B2 (en) * 2008-09-08 2011-02-08 Cisco Technology, Inc. Input-output module, processing platform and method for extending a memory interface for input-output operations
KR20110111551A (ko) 2008-12-30 2011-10-12 에마누엘르 콘파로니에리 동작 온도 범위가 확장된 비휘발성 메모리
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9159397B2 (en) 2012-12-04 2015-10-13 Micron Technology, Inc. Methods and apparatuses for refreshing memory
EP2951832A4 (de) * 2013-01-31 2017-03-01 Hewlett-Packard Enterprise Development LP Ram-aktualisierungsfrequenz
US9390785B2 (en) 2014-03-27 2016-07-12 Intel Corporation Method, apparatus and system for determining a write recovery time of a memory based on temperature
US9292210B1 (en) 2014-08-29 2016-03-22 International Business Machines Corporation Thermally sensitive wear leveling for a flash memory device that includes a plurality of flash memory modules
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
US9653144B1 (en) 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
US9857978B1 (en) 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
US10062453B1 (en) * 2017-03-09 2018-08-28 Toshiba Memory Corporation Calibrating I/O impedances using estimation of memory die temperature
CN107393577B (zh) * 2017-08-21 2018-06-08 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
US10169030B1 (en) * 2017-09-13 2019-01-01 International Business Machines Corporation Refreshing a software component without interruption
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
JP6709825B2 (ja) * 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. Dram及びその操作方法
CN110739013B (zh) * 2018-07-18 2021-08-10 华邦电子股份有限公司 动态随机存取存储器
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
US11100972B2 (en) * 2019-02-12 2021-08-24 Micron Technology, Inc. Refresh rate control for a memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU8908691A (en) * 1990-10-12 1992-05-20 Intel Corporation Slow memory refresh in a computer with a limited supply of power
US5937170A (en) * 1997-02-21 1999-08-10 Vlsi Technology, Inc. Data communications with processor-assertable addresses mapped to peripheral-accessible-addresses-times-command product space
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
US6515896B1 (en) * 2001-07-24 2003-02-04 Hewlett-Packard Company Memory device with short read time
US6937958B2 (en) * 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
JP4462528B2 (ja) * 2002-06-24 2010-05-12 株式会社日立製作所 半導体集積回路装置
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법

Also Published As

Publication number Publication date
CN101133459A (zh) 2008-02-27
TW200707450A (en) 2007-02-16
WO2006105546A1 (en) 2006-10-05
TWI334145B (en) 2010-12-01
US20060236027A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
DE112006000792T5 (de) Variable Speicherfeld-Selbstauffrischungsraten in Suspend- und Standby-Modi
DE112006000644B4 (de) Speichereinrichtungskommunikation unter Verwendung eines Systemspeicherbusses
US8117369B2 (en) Input-output module for operation in memory module socket and method for extending a memory interface for input-output operations
EP1394807B1 (de) Vorrichtung und Verfahren, um einen Speicher in Selbstauffrischungsbetrieb zu schalten
DE102018128601A1 (de) Hintergrunddatenauffrischung unter Verwendung eines Systemzeitstempels in Speicherungseinrichtungen
US20200333818A1 (en) Power management integrated circuit (pmic), memory module and computing system including a pmic, and method of operating a memory system
TWI439849B (zh) 動態性處理器電源管理裝置及方法
DE112007001987T5 (de) Überführen einer Rechenplattform in einen Systemzustand niedriger Leistung
US8209480B2 (en) DRAM selective self refresh
DE102012212441A1 (de) System und Verfahren zum Betreten und Verlassen eines Schlafmodus in einem Graphikuntersystem
DE112018000372B4 (de) Systeme und verfahren für eine kohärente energieverwaltung
US9298243B2 (en) Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization
US20220197366A1 (en) Ddr5 client pmic power up sequence and state transitions
KR20060111658A (ko) 컴퓨터 시스템에서의 전력 관리 방법 및 장치
DE102015223187A1 (de) Ein-Chip-Systeme zum Steuern von Leistung mittels Auslastungen, Verfahren zum Betreiben dieser, und Computervorrichtungen, die diese umfassen
DE102021122170A1 (de) Adaptive fehlerbereinigung und fehlerbehandlung für internen speicher
DE102020133664A1 (de) Initialisierung und Leistungsausfallisolation eines Speichermoduls in einem System
WO2023081054A1 (en) Performance management during power supply voltage droop
DE102022102463A1 (de) Ausgleich der leistung zwischen diskreten komponenten in einem rechenknoten
EP3183662B1 (de) Leistungsverwaltungssteuerung eines subsystems
CN113050896A (zh) 一种支持nvdimm的国产飞腾服务器及数据保护方法
JP7506272B2 (ja) メモリコントローラ電力状態
US20140122799A1 (en) Storage device and power saving method thereof
US20240061795A1 (en) Mechanism To Reduce Exit Latency For Deeper Power Saving Modes L2 In PCIe
Alawneh et al. High-performance and Power-Saving Mechanism for Page Activations Based on Full Independent DRAM Sub-Arrays in Multi-Core Systems

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 11/406 AFI20060330BHDE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final