CN113050896A - 一种支持nvdimm的国产飞腾服务器及数据保护方法 - Google Patents

一种支持nvdimm的国产飞腾服务器及数据保护方法 Download PDF

Info

Publication number
CN113050896A
CN113050896A CN202110480311.2A CN202110480311A CN113050896A CN 113050896 A CN113050896 A CN 113050896A CN 202110480311 A CN202110480311 A CN 202110480311A CN 113050896 A CN113050896 A CN 113050896A
Authority
CN
China
Prior art keywords
nvdimm
data
cpu
module
sends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110480311.2A
Other languages
English (en)
Inventor
叶操
杨思明
袁媛
夏超
冯永生
曹桢
祖安
唐彦夫
陈丛笑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Navistar Cloud Technology Co ltd
Original Assignee
Beijing Navistar Cloud Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Navistar Cloud Technology Co ltd filed Critical Beijing Navistar Cloud Technology Co ltd
Priority to CN202110480311.2A priority Critical patent/CN113050896A/zh
Publication of CN113050896A publication Critical patent/CN113050896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明公开了一种支持NVDIMM的国产飞腾服务器及数据保护方法，该服务器包含CPU，NVDIMM内存模块、电池备电单元、PCIE桥片、NVMe SSD模块。CPU与NVDIMM内存模块相连，NVDIMM内存模块与电池备电单元相连，CPU还与PCIE桥片相连，PCIE桥片与NVMe SSD模块相连。数据保护方法为，S1：实时检测异常掉电信号；S2：发送中断信号至CPU；S3：CPU启动中断服务程序，执行数据备份；S4：国产飞腾服务器上电后，执行数据还原；S5：CPU正常读写NVDIMM数据内存模块。本发明基于国产飞腾平台，通过采用NVDIMM内存模块和NVMe SSD模块作为非易失性存储，以及通过CPLD模块和CPU的LPC接口对异常掉电进行中断处理，使得国产服务器IOPS性能得到较大提升，并保证了数据在异常掉电情况下得到保护。

Description

一种支持NVDIMM的国产飞腾服务器及数据保护方法
技术领域
本发明涉及计算机存储领域，尤其涉及一种支持NVDIMM的国产飞腾服务器及数据保护方法。
背景技术
为了减少对磁盘的读写次数，采用磁盘缓存来提升磁盘的I/O效率。磁盘缓存是指下载到的数据先保存于系统为软件分配的内存空间中(这个内存空间被称之为“内存池”)，当保存到内存池中的数据达到一个程度时，便将数据保存到硬盘中，这样可以减少实际的磁盘操作，有效的保护磁盘免于重复的读写操作而导致的损坏，同时提升磁盘I/O效率。但磁盘缓存的存在对于数据访问的一致性带来了问题，尤其是采用write-back策略的写缓存，在异常掉电情况下，内存中更新的数据未能及时写入磁盘从而导致数据丢失。
目前主流的国产存储服务器为了提升磁盘I/O的效率，同时保证数据安全可靠，使用SSD(Solid State Drives，固态盘)做I/O缓存，把I/O性能要求较高的数据存储在SSD，而要求较低的数据放入机械硬盘(如：SATA、SAS、NL-SAS)。NVDIMM(非易失性双列直插式内存模块)，是写缓存的最佳存储介质，它的随机访问性质能让CPU和操作系统直接访问管理，并且非易失性保证数据在异常掉电情况下得以保护。该存储介质在高性能的X86存储服务器上也陆续开始了使用。
但在国产飞腾平台，CPU没有专用的外部中断，因此不支持NVDIMM在异常掉电情况下进行数据的保护，如何将NVDIMM应用于国产飞腾平台，并提供异常掉电情况下的数据保护，成为需要解决的问题。
发明内容
本发明所要解决的技术问题是：克服现有技术存在的上述缺陷，提供一种支持NVDIMM的国产飞腾服务器，包含CPU，NVDIMM内存模块、CPLD模块、电池备电单元、PCIE桥片、NVMe SSD模块，其中：
所述CPU与NVDIMM内存模块相连，发送CPU访存指令至NVDIMM内存模块，并读写NVDIMM内存模块存储的数据，NVDIMM内存模块包含8个NVDIMM，NVDIMM包含NVDIMM控制器、第一SDRAM、第一NAND FLASH，NVDIMM控制器与第一SDRAM相连，发送控制指令至第一SDRAM，NVDIMM控制器与第一NAND FLASH相连，发送控制指令至第一NAND FLASH，第一SDRAM和第一NAND FLASH通过NVDIMM控制器相连，NVDIMM控制器将第一SDRAM的数据发送至第一NANDFLASH，NVDIMM控制器还将第一NAND FLASH的数据发送至第一SDRAM；
所述CPLD模块与CPU的LPC接口及国产飞腾服务器电源模块相连，接收国产飞腾服务器电源模块发送的电源状态数据，并发送中断信号至CPU的LPC接口；
所述NVDIMM内存模块与电池备电单元相连，接收电池备电单元提供的电能；
所述PCIE桥片分别与CPU及NVMe SSD模块相连，接收CPU发送的数据并发送该数据至NVMe SSD模块，同时接收NVMe SSD模块发送的数据并转发至CPU；
其中，NVDIMM为非易失性双列直插式内存，SDRAM为同步动态随机存储器，NANDFLASH为非易失性闪存，LPC为少引脚接口，CPLD为复杂可编程逻辑器件，PCIE为高速串行计算机扩展总线，NVMe SSD为非易失性存储器标准固态硬盘。
优选的，所述CPU为国产飞腾64核CPU。
优选的，所述NVDIMM内存模块通过DDR4接口与CPU相连。
优选的，所述NVMe SSD模块包含16个NVMe SSD，该NVMe SSD模块通过PCIE总线和PCIE桥片连接。
优选的，所述NVMe SSD包含闪存控制器、第二SDRAM、第二NAND FLASH，闪存控制器与第二SDRAM相连，发送数据至第二SDRAM，并接收第二SDRAM发送的数据，闪存控制器与第二NAND FLASH相连，发送数据至第二NAND FLASH，并接收第二NAND FLASH的数据。
本发明还提供一种支持NVDIMM的国产飞腾服务器数据保护方法，包含以下步骤：
S1：CPLD模块实时检测国产飞腾服务器电源模块的异常掉电信号；
S2：接收到异常掉电信号后，CPLD模块发送中断信号至CPU；
S3：CPU启动中断服务程序，发送数据备份控制指令至NVDIMM内存模块，执行数据备份；
S4：国产飞腾服务器上电后，CPU发送数据还原控制指令至NVDIMM内存模块，执行数据还原；
S5：CPU发送访存指令至NVDIMM内存模块，读写NVDIMM内存模块的数据。
进一步的，所述步骤S2包含以下具体步骤：
S21：CPLD模块接收到国产飞腾服务器电源模块发送的异常掉电信号；
S22：CPLD模块按照Serialized IRQ时序发送4个至8个时钟周期的连续低电平信号至CPU，作为中断协议起始帧，开始中断协议周期；
S23：CPLD模块再按照Serialized IRQ时序发送1个时钟周期的底电平信号至CPU，作为中断响应周期；
S24：CPLD模块再按照Serialized IRQ时序发送2个时钟周期连续低电平信号至CPU，作为中断协议停止帧，结束中断协议周期，其中，Serialized IRQ为连续中断协议。
进一步的，所述步骤S3包含以下具体步骤：
S31：CPU的LPC接口在接收步骤S2的中断信号后，进入中断服务程序；
S32：中断服务程序通过CPU的GPIO发送数据备份控制指令至NVDIMM内存模块；
S33：NVDIMM内存模块接收到该指令后，通过NVDIMM控制器将NVDIMM中第一SDRAM数据保护至NVDIMM中第一NAND FLASH；
S34：NVDIMM内存模块完成数据备份后，将本次异常掉电状态信息存储至NVDIMM内存模块。
进一步的，所述步骤S4包含以下步骤：
S41：国产飞腾服务器上电后，CPU读取NVDIMM内存模块中上一次掉电的状态信息，若为异常掉电则执行步骤S42，若为正常断电，执行步骤S43；
S42：CPU发送数据还原控制指令给NVDIMM内存模块，通过NVDIMM控制器将NVDIMM中第一NAND FLASH上数据还原至NVDIMM中第一SDRAM；
S43：进入CPU运行主程序。
进一步的，所述步骤S5包含以下步骤：
S51：CPU发送数据至NVDIMM控制器，NVDIMM控制器接收该数据，若CPU发送的数据为读取控制指令，执行步骤S52，若CPU发送的数据为写入控制指令，执行步骤S53；
S52：NVDIMM控制器依据该读取控制指令读取第一SDRAM上的数据，并将该数据发送至CPU，执行步骤S54；
S53：NVDIMM控制器依据该写入控制指令，继续接收CPU发送的数据，并将该数据写入第一SDRAM；
S54：结束本次读写操作。
本发明产生的有益效果是：本发明自主研发了一种支持NVDIMM的国产飞腾平台服务器及数据保护方法，解决了国产飞腾平台服务器不支持NVDIMM在异常掉电情况下进行数据保护的问题。本发明通过在国产飞腾平台采用NVDIMM及NVMe SSD，提升了国产飞腾服务器的磁盘I/O效率，同时通过CPU的LPC接口，实现NVDIMM在异常掉电情况下的数据保护。
附图说明
图1为本发明提供的一种支持NVDIMM的国产飞腾服务器系统框图；
图2为本方面提供的CPLD模块与CPU的连接示意图；
图3为本发明提供的一种支持NVDIMM的国产飞腾服务器数据保护方法流程图。
具体实施方式
为使本领域技术人员更加清楚和明确本发明的技术方案，下面结合实施例及附图对本发明作进一步详细的描述，需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互结合。
如图1所示，本发明实施例提供一种支持NVDIMM(非易失性双列直插式内存)的国产飞腾服务器，服务器包含CPU101，NVDIMM内存模块102、CPLD(复杂可编程逻辑器件)模块106、电池备电单元105、PCIE(高速串行计算机扩展总线)桥片103、NVMe SSD(非易失性存储器标准固态硬盘)模块104，其中：
所述CPU101与NVDIMM内存模块102相连，发送CPU101访存指令至NVDIMM内存模块102，并读写NVDIMM内存模块102存储的数据；
参考图2，所述CPLD模块106与CPU101的LPC接口及国产飞腾服务器电源模块相连，接收电源模块发送的电源状态数据，并发送中断信号至CPU101，其服务器电源模块通过ATXCONN(ATX标准连接器，ATX为英特尔公司制定的结构标准，为较新计算机系统默认的主板规格)发送电源状态数据至CPLD模块106，CPLD模块106接收该电源状态数据，判断电源是否正常供电，若检测到异常掉电，则发送中断信号至CPU101的LPC(Low Pin Count，少引脚数接口)接口，由于CPU101没有专用外部中断，采用CPU101对外的LPC接口，该接口在服务器中主要用于和BMC(Baseboard Management Controller，基板管理控制器)进行通讯，而该接口的中断功能未被使用，因此利用LPC的中断实现对NVDIMM内存模块102的数据保护。
所述CPU101与NVDIMM内存模块102通过DDR4接口相连，发送CPU访存指令至NVDIMM内存模块102，并读取NVDIMM内存模块102存储的数据，实现CPU101的访存功能；
所述NVDIMM内存模块102与电池备电单元105相连，接收电池备电单元105提供的电能；
所述PCIE桥片103与CPU及NVMe SSD模块104相连，接收CPU101发送的数据并发送数据至NVMe SSD模块104，同时接收NVMe SSD模块104发送的数据并发送至CPU101；
其中，NVDIMM为非易失性双列直插式内存，CPLD为复杂可编程逻辑器件，PCIE为高速串行计算机扩展总线，NVMe SSD为非易失性存储器标准固态硬盘。
在服务器正常供电时，电源模块的电源状态数据发送给CPLD模块106，CPLD模块106通过逻辑判断，检测为服务器正常供电，则不发送异常掉电中断信号至CPU101，CPU101正常发送访存指令至NVDIMM内存模块102，读写高频使用的数据，同时发送访存指令PCIE桥片103，并将该访存指令通过PCIE桥片103发送至NVMe SSD模块104，读写NVMe SSD模块104中数据。
在服务器异常掉电时，电源模块的电源状态数据发送为异常掉电信号，CPLD模块106接收该异常掉电信号，CPLD模块106按照Serialized IRQ(连续中断协议)时序发送异常掉电中断信号LPC_SerIRQ至CPU101的LPC接口，CPU101接收到该异常掉电中断信号后，进入异常掉电中断程序，控制CPU101的一个GPIO(通用输入输出)引脚发送数据备份控制信号SAVE_N至NVDIMM内存模块102，此时电源备电单元105启动供电，给NVDIMM内存模块102供电，在接收到CPU101发送的数据备份控制信号SAVE_N后，NVDIMM内存模块102执行数据备份，在服务器再次上电时，电源模块的电源状态数据发送给CPLD模块106，CPLD模块106将该电源状态数据发送给CPU101，CPU101读取NVDIMM内存模块中存储的异常掉电状态信息数据，判断本次上电为异常掉电后的上电，则发送还原数据信号至NVDIMM内存模块102，NVDIMM内存模块102在接收到CPU101发送的还原数据信号后，NVDIMM内存模块102执行数据还原。
进一步的，所述NVDIMM内存模块102包含NVDIMM控制器、第一SDRAM(同步动态随机存储器)、第一NAND FLASH(非易失性闪存)，NVDIMM控制器与第一SDRAM相连，发送控制指令至第一SDRAM，NVDIMM控制器与第一NAND FLASH相连，发送控制指令至第一NAND FLASH，数据备份时，NVDIMM控制器接收数据备份控制指令后，NVDIMM控制器将第一SDRAM上存储的数据发送至第一NAND FLASH，数据还原时，NVDIMM控制器接收数据还原控制指令后，NVDIMM控制器将第一NAND FLASH山存储的数据发送至第一SDRAM。
进一步的，所述NVDIMM内存模块102包含8个NVDIMM，该模块通过DDR4接口与CPU101相连。
进一步的，所述NVMe SSD模块104包含16个NVMe SSD，该模块通过PCIE总线和PCIE桥片103连接。
进一步的，所述NVMe SSD包含闪存控制器、第二SDRAM、第二NAND FLASH，闪存控制器与第二SDRAM相连，发送数据至第二SDRAM，并接收第二SDRAM发送的数据，闪存控制器与第二NAND FLASH相连，发送数据至第二NAND FLASH，并接收第二NAND FLASH的数据。
进一步的，所述CPU101为国产飞腾64核CPU，型号为FT2000+/64。
如图3，本发明还提供一种支持NVDIMM的国产飞腾服务器数据保护方法，包含以下步骤：
S1：CPLD模块实时检测国产飞腾服务器电源模块的异常掉电信号；
S2：接收到异常掉电信号后，CPLD模块发送中断信号至CPU；
S3：CPU启动中断服务程序，发送数据备份控制指令至NVDIMM内存模块，执行数据备份；
S4：国产飞腾服务器上电后，CPU发送数据还原控制指令至NVDIMM内存模块，执行数据还原；
S5：CPU发送访存指令至NVDIMM内存模块，读写NVDIMM内存模块的数据。
进一步的，所述步骤S2包含以下具体步骤：
S22：CPLD模块106按照Serialized IRQ时序发送4个至8个时钟周期的连续低电平信号至CPU101，作为中断协议起始桢；
S23：CPLD模块106按照Serialized IRQ时序在IRQ1的位置发送1个时钟周期的低电平信号至CPU101，作为中断响应周期；
S24：CPLD模块106按照Serialized IRQ时序发送2个时钟周期连续低电平信号至CPU101，作为中断协议停止桢，结束中断协议周期，其中，Serialized IRQ为连续中断协议。
进一步的，所述步骤S3包含以下具体步骤：
S31：CPU101的LPC接口在接收步骤S2的中断信号后，进入中断服务程序；
S32：中断服务程序通过CPU101的GPIO发送数据备份控制指令至NVDIMM内存模块102；
S33：NVDIMM内存模块102接收到该指令后，通过NVDIMM控制器将NVDIMM中第一SDRAM数据保护至NVDIMM中第一NAND FLASH；
S34：NVDIMM内存模块102完成数据备份后，将本次异常掉电状态信息存储至NVDIMM内存模块102。
进一步的，所述步骤S4包含以下步骤：
S41：国产飞腾服务器上电后，CPU101读取NVDIMM内存模块102中上一次掉电的状态信息，若为异常掉电则执行步骤S42，若为正常断电，执行步骤S43；
S42：CPU101发送数据还原控制指令给NVDIMM内存模块102，通过NVDIMM控制器将NVDIMM中第一NAND FLASH上数据还原至NVDIMM中第一SDRAM；
S43：进入CPU101运行主程序。
进一步的，所述步骤S5包含以下步骤：
S51：CPU发送数据至NVDIMM控制器，NVDIMM控制器接收该数据，若CPU发送的数据为读取控制指令，执行步骤S52，若CPU发送的数据为写入控制指令，执行步骤S53；
S52：NVDIMM控制器依据该读取控制指令读取第一SDRAM上的数据，并将该数据发送至CPU，执行步骤S54；
S53：NVDIMM控制器依据该写入控制指令，继续接收CPU发送的数据，并将该数据写入第一SDRAM；
S54：结束本次读写操作。
本发明通过自主研发的一种支持NVDIMM的国产飞腾平台服务器及数据保护方法，解决了国产飞腾平台服务器不支持NVDIMM在异常掉电情况下进行数据保护的问题。其中，本发明通过在国产飞腾平台采用NVDIMM及NVMe SSD，提升了国产飞腾服务器的磁盘I/O效率，提升IOPS(每秒输入输出操作数)性能，同时通过CPU的LPC接口，实现NVDIMM在异常掉电情况下的数据保护，提升国产服务器的数据安全性能。
上面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，不能理解为对本发明保护范围的限制。
总之，本发明虽然列举了上述优选实施方式，但是应该说明，虽然本领域的技术人员可以进行各种变化和改型，除非这样的变化和改型偏离了本发明的范围，否则都应该包括在本发明的保护范围内。

Claims (10)

1.一种支持NVDIMM的国产飞腾服务器，其特征在于，包含CPU，NVDIMM内存模块、CPLD模块、电池备电单元、PCIE桥片、NVMe SSD模块，其中：
所述CPU与NVDIMM内存模块相连，发送CPU访存指令至NVDIMM内存模块，并读写NVDIMM内存模块存储的数据，NVDIMM内存模块包含8个NVDIMM，NVDIMM包含NVDIMM控制器、第一SDRAM、第一NAND FLASH，NVDIMM控制器与第一SDRAM相连，发送控制指令至第一SDRAM，NVDIMM控制器与第一NAND FLASH相连，发送控制指令至第一NAND FLASH，第一SDRAM和第一NAND FLASH通过NVDIMM控制器相连，NVDIMM控制器将第一SDRAM的数据发送至第一NANDFLASH，NVDIMM控制器还将第一NAND FLASH的数据发送至第一SDRAM；
所述CPLD模块与CPU的LPC接口及国产飞腾服务器电源模块相连，接收国产飞腾服务器电源模块发送的电源状态数据，并发送中断信号至CPU的LPC接口；
所述NVDIMM内存模块与电池备电单元相连，接收电池备电单元提供的电能；
所述PCIE桥片分别与CPU及NVMe SSD模块相连，接收CPU发送的数据并发送该数据至NVMe SSD模块，同时接收NVMe SSD模块发送的数据并转发至CPU；
其中，NVDIMM为非易失性双列直插式内存，SDRAM为同步动态随机存储器，NAND FLASH为非易失性闪存，LPC为少引脚接口，CPLD为复杂可编程逻辑器件，PCIE为高速串行计算机扩展总线，NVMe SSD为非易失性存储器标准固态硬盘。
2.根据权利要求1所述的一种支持NVDIMM的国产飞腾服务器，其特征在于，所述CPU为国产飞腾64核CPU。
3.根据权利要求2所述的一种支持NVDIMM的国产飞腾服务器，其特征在于，所述NVDIMM内存模块通过DDR4接口与CPU相连。
4.根据权利要求3所述的一种支持NVDIMM的国产飞腾服务器，其特征在于，所述NVMeSSD模块包含16个NVMe SSD，该NVMe SSD模块通过PCIE总线和PCIE桥片连接。
5.根据权利要求4所述的一种支持NVDIMM的国产飞腾服务器，其特征在于，所述NVMeSSD包含闪存控制器、第二SDRAM、第二NAND FLASH，闪存控制器与第二SDRAM相连，发送数据至第二SDRAM，并接收第二SDRAM发送的数据，闪存控制器与第二NAND FLASH相连，发送数据至第二NAND FLASH，并接收第二NAND FLASH的数据。
6.一种支持NVDIMM的国产飞腾服务器数据保护方法，基于权利要求1至5任一项所述的一种支持NVDIMM的国产飞腾服务器，包含以下步骤：
S1：CPLD模块实时检测国产飞腾服务器电源模块的异常掉电信号；
S2：接收到异常掉电信号后，CPLD模块发送中断信号至CPU；
S3：CPU启动中断服务程序，发送数据备份控制指令至NVDIMM内存模块，执行数据备份；
S4：国产飞腾服务器上电后，CPU发送数据还原控制指令至NVDIMM内存模块，执行数据还原；
S5：CPU发送数据至NVDIMM内存模块，读写NVDIMM内存模块的数据。
7.根据权利要求6所述的一种支持NVDIMM的国产飞腾服务器数据保护方法，其特征在于，所述步骤S2包含以下具体步骤：
S21：CPLD模块接收到国产飞腾服务器电源模块发送的异常掉电信号；
S22：CPLD模块按照Serialized IRQ时序发送4个至8个时钟周期的连续低电平信号至CPU，作为中断协议起始帧，开始中断协议周期；
S23：CPLD模块再按照Serialized IRQ时序发送1个时钟周期的低电平信号至CPU，作为中断响应周期；
S24：CPLD模块再按照Serialized IRQ时序发送2个时钟周期连续低电平信号至CPU，作为中断协议停止帧，结束中断协议周期，其中，Serialized IRQ为连续中断协议。
8.根据权利要求7所述的一种支持NVDIMM的国产飞腾服务器数据保护方法，其特征在于，所述步骤S3包含以下具体步骤：
S31：CPU的LPC接口在接收步骤S2的中断信号后，进入中断服务程序；
S32：中断服务程序通过CPU的GPIO发送数据备份控制指令至NVDIMM内存模块；
S33：NVDIMM内存模块接收到该数据备份控制指令后，通过NVDIMM控制器将NVDIMM中第一SDRAM数据保护至NVDIMM中第一NAND FLASH；
S34：NVDIMM内存模块完成数据备份后，将本次异常掉电状态信息存储至NVDIMM内存模块。
9.根据权利要求8所述的一种支持NVDIMM的国产飞腾服务器数据保护方法，其特征在于，所述步骤S4包含以下步骤：
S41：国产飞腾服务器上电后，CPU读取NVDIMM内存模块中上一次掉电的状态信息，若为异常掉电则执行步骤S42，若为正常断电，执行步骤S43；
S42：CPU发送数据还原控制指令给NVDIMM内存模块，通过NVDIMM控制器将NVDIMM中第一NAND FLASH上数据还原至NVDIMM中第一SDRAM；
S43：进入CPU运行主程序。
10.据权利要求9所述的一种支持NVDIMM的国产飞腾服务器数据保护方法，其特征在于，所述步骤S5包含以下步骤：
S51：CPU发送数据至NVDIMM控制器，NVDIMM控制器接收该数据，若CPU发送的数据为读取控制指令，执行步骤S52，若CPU发送的数据为写入控制指令，执行步骤S53；
S52：NVDIMM控制器依据该读取控制指令读取第一SDRAM上的数据，并将该数据发送至CPU，执行步骤S54；
S53：NVDIMM控制器依据该写入控制指令，继续接收CPU发送的数据，并将该数据写入第一SDRAM；
S54：结束本次读写操作。
CN202110480311.2A 2021-04-30 2021-04-30 一种支持nvdimm的国产飞腾服务器及数据保护方法 Pending CN113050896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110480311.2A CN113050896A (zh) 2021-04-30 2021-04-30 一种支持nvdimm的国产飞腾服务器及数据保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110480311.2A CN113050896A (zh) 2021-04-30 2021-04-30 一种支持nvdimm的国产飞腾服务器及数据保护方法

Publications (1)

Publication Number Publication Date
CN113050896A true CN113050896A (zh) 2021-06-29

Family

ID=76517821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110480311.2A Pending CN113050896A (zh) 2021-04-30 2021-04-30 一种支持nvdimm的国产飞腾服务器及数据保护方法

Country Status (1)

Country Link
CN (1) CN113050896A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504877A (zh) * 2021-07-15 2021-10-15 中国兵器装备集团自动化研究所有限公司 一种基于ft6678控制器的nvme硬盘驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375959A (zh) * 2014-12-01 2015-02-25 浪潮集团有限公司 一种powerpc云存储平台采用nvdimm实现数据保护的方法
CN108614754A (zh) * 2018-08-17 2018-10-02 北京航星中云科技有限公司 一种基于飞腾平台的服务器掉电测试方法及装置
CN109144778A (zh) * 2018-07-27 2019-01-04 郑州云海信息技术有限公司 一种存储服务器系统及其备份方法、系统及可读存储介质
CN110888836A (zh) * 2019-11-29 2020-03-17 山东超越数控电子股份有限公司 一种在飞腾平台使用bmc实现中断响应的方法
CN211956463U (zh) * 2020-03-12 2020-11-17 广州超云科技有限公司 一种基于飞腾处理器的i/o桥片
CN211956466U (zh) * 2020-03-12 2020-11-17 广州超云科技有限公司 一种基于飞腾处理器的存储主板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375959A (zh) * 2014-12-01 2015-02-25 浪潮集团有限公司 一种powerpc云存储平台采用nvdimm实现数据保护的方法
CN109144778A (zh) * 2018-07-27 2019-01-04 郑州云海信息技术有限公司 一种存储服务器系统及其备份方法、系统及可读存储介质
CN108614754A (zh) * 2018-08-17 2018-10-02 北京航星中云科技有限公司 一种基于飞腾平台的服务器掉电测试方法及装置
CN110888836A (zh) * 2019-11-29 2020-03-17 山东超越数控电子股份有限公司 一种在飞腾平台使用bmc实现中断响应的方法
CN211956463U (zh) * 2020-03-12 2020-11-17 广州超云科技有限公司 一种基于飞腾处理器的i/o桥片
CN211956466U (zh) * 2020-03-12 2020-11-17 广州超云科技有限公司 一种基于飞腾处理器的存储主板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"闪存引发的革命", 中国电子商情(基础电子), no. 11, 8 November 2016 (2016-11-08) *
林荣智;: "非易失性存储器主流简介", 商业故事, no. 22, 5 August 2016 (2016-08-05) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504877A (zh) * 2021-07-15 2021-10-15 中国兵器装备集团自动化研究所有限公司 一种基于ft6678控制器的nvme硬盘驱动方法

Similar Documents

Publication Publication Date Title
US9612761B2 (en) Semiconductor device
EP2889773B1 (en) Method for backing up data during memory system power-down, and memory system controller
US9389673B2 (en) Systems and methods of performing a data save operation
US20060236027A1 (en) Variable memory array self-refresh rates in suspend and standby modes
US9465426B2 (en) Method for backing up data in a case of power failure of storage system, and storage system controller
CN107122316B (zh) 一种soc备电方法以及soc
US9508399B1 (en) Residual capacitance performance booster
US10831657B2 (en) Debug data recovery after PLI event
US20110296236A1 (en) Information Processing Apparatus
US20140223213A1 (en) Memory system
CN115273922A (zh) 一种国产双控磁盘阵列异常掉电保护装置
US20090089514A1 (en) Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh
CN109445561B (zh) 一种应用于服务器上的掉电保护系统，方法及服务器
US11640251B2 (en) Early transition to low power mode for data storage devices
WO2022216344A1 (en) Enhanced d3-c0ld and faster recovery
CN113050896A (zh) 一种支持nvdimm的国产飞腾服务器及数据保护方法
US10474221B2 (en) Power control in a storage subsystem
US20070294463A1 (en) Systems And Methods For Providing A Personal Computer With Non-Volatile System Memory
US9836359B2 (en) Storage and control method of the same
CN209746537U (zh) 一种兼容nvdimm-p功能的nvdimm-n
WO2021257117A1 (en) Fast recovery for persistent memory region (pmr) of a data storage device
US8543763B2 (en) Redundant array of independent disks raid controller and system
CN114730246A (zh) 成型和经优化的功率循环
JP2003122644A (ja) 計算機及びその記憶装置
CN220137656U (zh) 一种sata固态硬盘重启掉电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination