CN114730246A - 成型和经优化的功率循环 - Google Patents

成型和经优化的功率循环 Download PDF

Info

Publication number
CN114730246A
CN114730246A CN202080079781.1A CN202080079781A CN114730246A CN 114730246 A CN114730246 A CN 114730246A CN 202080079781 A CN202080079781 A CN 202080079781A CN 114730246 A CN114730246 A CN 114730246A
Authority
CN
China
Prior art keywords
command
power
time
storage device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080079781.1A
Other languages
English (en)
Inventor
A·塞格夫
S·班尼斯提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of CN114730246A publication Critical patent/CN114730246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

根据本公开的系统和方法确定控制器中的当前命令队列的持续时间，执行能够在低功率循环开始之前执行的所有完整命令。当设备进入功率模式时，可重新获取未执行的命令。在另选实施方案中，执行命令的能够在低功率循环开始之前执行的一部分，其中，命令的未执行部分被存储在设备上，在“始终开启”(AON)存储器中。当设备进入功率模式时，获取并执行该未执行部分。

Description

成型和经优化的功率循环
相关申请的交叉引用
本申请要求2020年5月26日提交的美国申请号16/883897的优先权，该申请据此全文以引用方式并入本文。
背景技术
技术领域
本公开的实施方案总体涉及计算机设备中的电源管理，并且更具体地涉及优化计算设备中的功率占空比管理。
相关领域的描述
在计算设备电源管理领域，并且具体地对于移动设备电源管理，部件复杂度更高的更小型设备需要更加优化的电源管理以保持电池功率，减少发热并且以最佳方式使用资源。对于这些设备，断开未使用的部件(例如，SSD等存储设备和其他PCIe设备)的电源是有益的，或者对于可能在使用中的部件，按功率占空比为这些部件供电是有益的。
在现有方法中，部件的电源管理将在限定的时间段内为部件提供全功率(即，功率模式)，并在限定的时间段内将部件置于低功率或“深度睡眠”模式。在这些方法中，为了准备低功率模式，将会需要完成控制器的命令队列中的所有命令，在此期间，不会处理或接收附加命令。一旦完成所有命令之后，部件就会进入低功率模式。由于部件处于功率模式以便执行剩余命令，因此处理所有剩余命令的这种延缓缩短了部件可处于低功率模式的时间。
在从低功率模式转变为功率模式时，控制器中将不存在命令，需要控制器从主机或其他设备获取下一命令。执行任何命令的这种延缓致使部件中发生延迟，而部件的资源处于休眠状态(即，不执行命令)，导致这些资源在处于空闲状态时被浪费。
需要的是将优化待决命令的执行的系统和方法，以便能够更快地进入低功率模式，并且能够在进入功率模式时立即有效地利用部件资源。
发明内容
本公开总体涉及用于功率循环优化的系统和方法。所公开的实施方案确定控制器中的当前命令队列的持续时间，执行能够在低功率循环开始之前执行的所有完整命令。当设备进入功率模式时，可重新获取未执行的命令。在另选实施方案中，执行命令的能够在低功率循环开始之前执行的一部分，其中，命令的未执行部分被存储在设备上，在“始终开启”(AON)存储器中。当设备进入功率模式时，获取并执行该未执行部分。
在一个实施方案中，数据存储设备包括一个或多个存储器设备以及耦接到该一个或多个存储器设备的控制器。控制器被配置为在包括功率下降时间的数据存储设备处从主机接收多个命令。控制器还被配置为计算多个命令中的每个命令的预期执行持续时间，从多个命令中选择持续时间将不会超过功率下降时间的命令，执行该命令，并且致使数据存储设备在功率下降时间进入功率下降状态。
在另一个实施方案中，数据存储设备包括一个或多个存储器设备以及耦接到该一个或多个存储器设备的控制器。控制器被配置为在包括功率下降时间和功率上升时间的设备处从主机接收多个命令。控制器还被配置为计算多个命令中的每个命令的预期执行持续时间，从多个命令中选择持续时间将会超过设备的功率下降时间的命令，执行该命令的可在功率下降时间之前执行的一部分，并且设备在功率下降时间进入功率下降状态。
在另一个实施方案中，公开了一种用于控制设备的功率消耗的系统，该系统包括用于在设备处从主机接收命令的装置、用于计算命令的持续时间的装置以及用于确定设备的功率下降时间的装置。系统还包括用于选择命令的装置、用于确定命令的持续时间是否将会超过功率下降时间的装置以及用于执行命令的装置。系统还可包括用于基于命令的持续时间来更新设备的功率下降时间的装置以及用于基于功率下降时间将设备置于功率下降状态的装置。
附图说明
因此，通过参考实施方案，可以获得详细理解本公开的上述特征的方式、本公开的更具体描述、上述简要概述，所述实施方案中的一些在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施方案并且因此不应视为限制其范围，因为本公开可以允许其他同等有效的实施方案。
图1是根据所公开的实施方案的包括主机设备和存储设备的计算系统的示意图。
图2是根据所公开的实施方案的数据存储设备的示意图。
图3是根据所公开的实施方案的功率占空比的示例图。
图4是根据现有方法的功率占空比以及相关命令执行和数据速率的示例图。
图5A至图5B是根据所公开的实施方案的用于功率循环命令优化的流程图。
图6是根据所公开的实施方案的用于功率循环优化的数据和控制路径。
图7示出根据所公开的实施方案的使用命令执行进行功率循环优化的方法。
图8示出根据所公开的实施方案的使用部分命令执行进行功率循环优化的方法。
图9是根据所公开的实施方案的功率占空比以及相关命令执行和数据速率的示例图。
为了有助于理解，在可能的情况下，使用相同的参考标号来表示附图中共有的相同元件。可以设想是，在一个实施方案中公开的元件可以有利地用于其他实施方案而无需具体叙述。
具体实施方式
在下文中，参考本公开的实施方案。然而，应当理解的是，本公开不限于具体描述的实施方案。相反，思考以下特征和元件的任何组合(无论是否与不同实施方案相关)以实现和实践本公开。此外，尽管本公开的实施方案可以实现优于其他可能解决方案和/或优于现有技术的优点，但是否通过给定实施方案来实现特定优点不是对本公开的限制。因此，以下方面、特征、实施方案和优点仅是说明性的，并且不被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。同样地，对“本公开”的引用不应当被解释为本文公开的任何发明主题的概括，并且不应当被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。
根据本公开的系统和方法确定控制器中的当前命令队列的持续时间，执行能够在低功率循环开始之前执行的所有完整命令。当设备进入功率模式时，可重新获取未执行的命令。在另选实施方案中，执行命令的能够在低功率循环开始之前执行的一部分，其中，命令的未执行部分被存储在设备上，在“始终开启”(AON)存储器中。当设备进入功率模式时，获取并执行该未执行部分。在一些实施方案中，完全未执行的命令可存储在AON存储器上。
图1是示出根据本公开的一种或多种技术的存储系统100的示意性框图，其中数据存储设备106可以用作主机设备104的存储设备。例如，主机设备104可利用包括在数据存储设备106中的非易失性存储器设备110来存储和检索数据。主机设备104包括主机DRAM 138。在一些示例中，存储系统100可以包括可作为存储阵列工作的多个存储设备，诸如数据存储设备106。例如，存储系统100可以包括多个数据存储设备106，其被配置成共同用作主机设备104的大容量存储设备的廉价/独立磁盘(RAID)冗余阵列。
主机设备104可包括宽泛的设备范围中的任何一种，包括计算机服务器、附网存储(NAS)单元、台式计算机、笔记本(即，膝上型)计算机、平板计算机、机顶盒、电话手机诸如所谓的“智能”电话、所谓的“智能”平板电脑、电视、相机、显示设备、数字媒体播放器、视频游戏控制台、视频流设备等。
数据存储设备106包括控制器108、非易失性存储器(NVM)110、电源111、易失性存储器112、接口114和缓冲器116。控制器108包括内部存储器或缓冲器116。在一些示例中，为了清楚起见，数据存储设备106可以包括图1中未示出的附加部件。例如，数据存储设备106可以包括印刷板(PB)，数据存储设备106的部件机械地附接到该印刷板，并且该印刷板包括电互连数据存储设备106的部件等的导电迹线。在一些示例中，数据存储设备106的物理尺寸和连接器配置可以符合一个或多个标准形状因数。一些示例性标准形状因数包括但不限于3.5″数据存储设备(例如，HDD或SSD)、2.5″数据存储设备、1.8″数据存储设备、外围部件互连(PCI)、PCI扩展(PCI-X)、PCI Express(PCIe)(例如，PCIe x1、x4、x8、x16、PCIe迷你卡、MiniPCI等)。在一些示例中，数据存储设备106可直接耦接(例如，直接焊接)到主机设备104的母板。
数据存储设备106的接口114可以包括用于与主机设备104交换数据的数据总线和用于与主机设备104交换命令的控制总线中的一者或两者。接口114可以根据任何合适的协议操作。例如，接口114可根据以下协议中的一个或多个协议来工作：高级技术附件(ATA)(例如，串行ATA(SATA)和并行ATA(PATA))、光纤信道协议(FCP)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、PCI和PCIe、非易失性存储器express(NVMe)、OpenCAPI、GenZ、高速缓存相干接口加速器(CCIX)、开放信道SSD(OCSSD)等。
接口114的电连接(例如，数据总线、控制总线或两者)电连接到控制器108，从而提供主机设备104与控制器108之间的电连接，允许在主机设备104与控制器108之间交换数据。接口114可以是一种连接单元，以将数据从主机设备104传输到数据存储设备106，反之亦然。此类连接单元可以是USB-A连接、USB-B连接、迷你USB-A连接、迷你USB-B连接、微型USB-A连接、微型USB-B连接、USB-C连接或闪电连接。连接单元可包括具有专门用途的若干引脚。此外，连接单元用于各种目的，诸如同步传输、中断传输和批量传输。术语“批量传输”是指使用所有剩余可用的带宽的大规模零星传输，但不保证带宽或延迟。当通过连接介质(诸如USB缆线)传输文件或数据时，利用批量传输。然而，可使用其他传输数据的方法，并且术语“USB缆线”的使用并非旨在进行限制。
例如，USB-A连接具有4个引脚。每个引脚用于特定目的，诸如供电电压引脚、数据(-)引脚、数据(+)引脚和供电电压接地引脚。其他连接单元可具有多于或少于4个引脚，并且每个引脚可具有不同的用途。在一些示例中，接口114的电连接还可以允许数据存储设备106从主机设备104接收电力。例如，如图1所示，电源111可以经由接口114从主机设备104接收电力。
数据存储设备106包括NVM 110，其可以包括多个存储器设备或存储单元。NVM 110可以被配置成存储和/或检索数据。例如，NVM 110的存储单元可以接收数据并且从控制器108接收指示存储单元存储数据的消息。类似地，NVM 110的存储单元可以从控制器108接收指示存储单元检索数据的消息。在一些示例中，存储单元中的每个存储单元可以被称为管芯。在一些示例中，单个物理芯片可包括多个管芯(即，多个存储单元)。在一些示例中，每个存储单元可被配置为存储相对大量的数据(例如，128MB、256MB、512MB、1GB、2GB、4GB、8GB、16GB、32GB、64GB、128GB、256GB、512GB、1TB等)。
在一些示例中，NVM 110的每个存储单元可以包括任何类型的非易失性存储器设备，诸如闪存存储器设备、相变存储器(PCM)设备、电阻随机存取存储器(ReRAM)设备、磁阻随机存取存储器(MRAM)设备、铁电随机存取存储器(F-RAM)、全息存储器设备、以及任何其他类型的非易失性存储器设备。
NVM 110可以包括多个闪存存储器设备或存储单元。闪存存储器设备可以包括基于NAND或NOR的闪存存储器设备，并且可以基于包含在用于每个闪存存储器单元的晶体管的浮栅中的电荷来存储数据。在NAND闪存存储器设备中，闪存存储器设备可以被分成多个块，这些块可以被分成多个页面。特定存储器设备内的多个块中的每个块可以包括多个NAND单元。NAND单元的行可以使用字线来电连接以限定多个页面中的页面。多个页面中的每个页面中的相应单元可以电连接到相应位线。此外，NAND闪存存储器设备可以是2D或3D设备，并且可以是单级单元(SLC)、多级单元(MLC)、三级单元(TLC)或四级单元(QLC)。控制器108可在页面层级向NAND闪存存储器设备写入数据以及从其读取数据，以及在块层级从NAND闪存存储器设备擦除数据。
数据存储设备106包括电源111，其可以向数据存储设备106的一个或多个部件提供电力。当以标准模式操作时，电源111可以使用由外部设备诸如主机设备104提供的电力向一个或多个部件供电。例如，电源111可以使用经由接口114从主机设备104接收的电力向一个或多个部件供电。在一些示例中，电源111可以包括一个或多个电力存储部件，其被配置成当以关闭模式操作时向一个或多个部件供电，诸如在停止从外部设备接收电力的情况下。以这种方式，电源111可以用作机载备用电源。一个或多个电力存储部件的一些示例包括但不限于电容器、超级电容器、电池等。在一些示例中，可由一个或多个电力存储部件存储的电量可以是一个或多个电力存储部件的成本和/或尺寸(例如，面积/体积)的函数。换言之，随着由一个或多个电力存储部件存储的电量增加，一个或多个电力存储部件的成本和/或尺寸也增加。
数据存储设备106还包括易失性存储器112，其可以由控制器108用来存储信息。易失性存储器112可以包括一个或多个易失性存储器设备。在一些示例中，控制器108可以使用易失性存储器112作为高速缓存。例如，控制器108可以将高速缓存的信息存储在易失性存储器112中，直到高速缓存的信息被写入非易失性存储器110。如图1所示，易失性存储器112可以消耗从电源111接收的电力。易失性存储器112的示例包括但不限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)和同步动态RAM(SDRAM(例如，DDR1、DDR2、DDR3、DDR3L、LPDDR3、DDR4、LPDDR4等))。
数据存储设备106包括控制器108，其可以管理数据存储设备106的一个或多个操作。例如，控制器108可以管理从NVM 110读取数据和/或将数据写入该NVM。在一些实施方案中，当数据存储设备106从主机设备104接收写入命令时，控制器108可以发起数据存储命令以将数据存储到该NVM 110并且监测数据存储命令的进度。控制器108可以确定存储系统100的至少一个操作特性，并且将至少一个操作特性存储到该NVM 110。在一些实施方案中，当数据存储设备106从主机设备104接收到写入命令时，控制器108在将数据发送至NVM 110之前将与写入命令相关联的数据暂时存储在内部存储器中。
图2是根据一个实施方案的数据存储设备208的示意图。数据存储设备208包括接口202和功率分配单元(PAU)204。接口202可以是图1的接口114。数据存储设备208还包括存储器设备206A至206N的阵列(统称为存储器设备206)。符号“N”是指多个存储器设备中的最后一个存储器设备。此外，存储器设备206可以是图1的非易失性存储器110或NVMe存储设备。存储器设备206A至206N中的每一者可被配置为存储相对大量的数据(例如，128MB、256MB、512MB、1GB、2GB、4GB、8GB、16GB、32GB、64GB、128GB、256GB、512GB、1TB等)。然而，所列出的存储器设备的数据存储大小并非旨在限制或限定。此外，在一个实施方案中，存储器设备206A至206N的类型相同并且数据存储大小相同。在另一个实施方案中，存储器设备206A至206N的类型不同但是数据存储大小相同。在又一个实施方案中，存储器设备206A至206N的类型不同并且数据存储大小不同。
功率分配单元204可与控制器(未示出)(诸如图1的控制器108)耦接。PAU 204将从主机设备(诸如图1的主机设备104)接收的功率分配给存储器设备206中的每个存储器设备。控制器108可确定每个存储器设备206A至206N的适当功率状态，并且PAU 204向每个存储器设备206A至206N提供对应的功率。
主机设备104可通过接口202上的一个或多个引脚向数据存储设备208提供合适的电量。合适的电量可大于或等于数据存储设备208工作所需的电量。例如，数据存储设备208可从主机设备104接收的功率可为约5W。此外，数据存储设备208可从主机设备104汲取约500mW至约15W的功率。先前提及的功率值并非旨在进行限制，而是旨在提供参考。
存储器设备206A至206N可具有若干功率状态(PS)。例如，存储器设备206A至206N可具有以下5个功率状态：PS0、PS1、PS2、PS3和PS4。每个功率状态与不同的数据存储设备208工作相关联。功率状态PS0、PS1和PS2被视为工作功率状态，利用约1W至约8W的功率，而功率状态PS3和PS4被视为非工作功率状态，利用约2mW至约50mW的功率。工作功率状态是指主机设备(诸如图1的主机设备104)能够与数据存储设备208的存储器设备206A至206N进行通信。
功率状态被顺序地编号，其中较高的数字表示较低的功率需求和对应较高的退出延迟。此外，每个功率状态具有相关联的功率需求和退出延迟。PS0可能需要4.5W，且退出延迟最低。PS1可能需要比PS0更少的功率，诸如3W，并且退出延迟可等于或高于PS0的退出延迟。PS2可能需要比PS1更少的功率，并且退出延迟可等于或高于PS1的退出延迟。PS3可能需要比PS2更少的功率，并且退出延迟可等于或高于PS2的退出延迟。PS4可能需要比PS3更少的功率，诸如5mW，并且退出延迟可等于或高于PS3的退出延迟，诸如50mW。功率状态和退出延迟的值并非旨在限制，而是提供可能的实施方案的示例。
PS0被称为完全工作状态，其中，启用了I/O命令并且设备可产生中断。中断是由于系统定时器或用户命令导致的固件执行的自动传输。此外，功率状态PS1、PS2、PS3和PS4被视为低功率状态。功率状态PS1和PS2也是工作状态，然而，PS1和PS2的功能性可比PS0更低。功率状态PS3和PS4是非工作状态，它们的功率要求低于工作功率状态的功率要求。此外，未使用的存储器设备206被置于非工作功率状态PS4下，从而将空闲功率消耗限制为最小值。
为了发生I/O命令，将存储器设备206A至206N唤醒并且置于功率状态PS0下。控制器(诸如图1的控制器108)根据情况利用PAU 204将存储器设备206A至206N的功率状态从PS0改为PS1、PS2或PS3。然而，为了将存储器设备206A至206N置于PS4下，存储器设备206A至206N将会需要处于功率状态PS3下。然而，当需要完全工作状态时，控制器108能够利用PAU204分配适当的电量以将所有功率状态PS1、PS2、PS3和PS4置于功率状态PS0下。
图3是根据所公开的实施方案的功率占空比的示例图。存储设备(诸如图2的存储设备208)可在特定工作期间经历功率占空比。在x轴上绘制时间，并且在y轴上绘制功率消耗百分比。功率状态PS1可对应于约100％的功率消耗，并且功率状态PS4可对应于约10％的功率消耗。深度睡眠模式可以是指功率状态PS4。由存储设备在深度睡眠模式期间利用的约10％的功率消耗使存储设备能够快速恢复进入全功率模式(例如，唤醒)，诸如PS0，而无需经历启动序列。可在任何时态中利用术语“唤醒”来描述存储设备从深度睡眠模式恢复到全功率模式。控制器(诸如图1的控制器108)的负责从深度睡眠模式快速恢复到全功率模式的部分是始终开启(AON)模块。当存储设备处于深度睡眠模式时，AON模块得到完全供电。
启动序列可以是从存储设备被关闭(例如，不供电)到存储设备处于工作功率状态的点时的操作。启动序列相比于从深度睡眠模式唤醒可能需要更多的时间来实现工作功率状态。功率占空比模式可能约50％的时间(诸如100毫秒)利用约100％的功率消耗，并且约50％的时间(诸如100毫秒)利用约10％的功率消耗。就总功率消耗而言，功率占空比模式可能比在半功率模式下连续工作更加节能。
在图3中，存储设备最初处于约100％的功率消耗或处于完全工作功率下。在时间A和时间C，存储设备进入深度睡眠模式(例如，进入睡眠)，并且功率消耗降低到约10％的功率消耗。然而，功率消耗降低到约10％的功率消耗不会瞬时发生。从时间A到时间A′以及从时间C到时间C′，功率消耗的逐渐降低被称为尾部。为了获得最佳性能，功率消耗尾部应该尽可能小，因为功率消耗尾部会增加AON功率消耗。另外，当在时间B和时间D将存储设备从深度睡眠模式唤醒时，存储设备分别在时间B′和时间D′之前不会恢复到完全工作功率。
图4是根据现有方法的功率占空比以及相关命令执行和数据速率的示例图。图3的各方面可类似于图4的描述。在x轴上绘制时间，并且在y轴上绘制利用率百分比。例如，从时间A到时间B的功率消耗的利用率百分比是100％的功率消耗，并且从时间A到时间B的数据速率(数据传输率)的利用率百分比是100％的数据速率。功率状态PS1可对应于约100％的功率消耗，并且功率状态PS4可对应于约10％的功率消耗。深度睡眠模式可以是指功率状态PS4。功率消耗曲线绘制为实线。数据速率曲线绘制为点虚线。平均功率曲线绘制为短划线。平均速率曲线绘制为短划线-点虚线。在整个功率占空比中，平均功率保持恒定在约75％的功率消耗，并且平均数据速率保持恒定在约50％的数据传输率。
在时间A和时间A′处，数据传输率开始降低，以为存储设备进入深度睡眠模式做准备。然而，存储设备的功率消耗从时间A到时间B以及从时间A′到时间B′保持恒定。在时间A到时间B之间以及在时间A′到时间B′之间，存储设备正在完成先前获取的命令(例如，在队列或缓冲器中剩余的命令)并且保持在完全工作功率状态PS1下。根据现有方法，在这段时间内，不会获取附加命令，也不会传输除了完成先前获取的命令所需的数据之外的附加数据。
在时间B和时间B′处，存储设备已经完成命令队列或命令缓冲器中的剩余命令。在时间B到时间C和时间B′到时间C′处，设备的功率消耗从约100％的功率消耗逐渐降低到约10％的功率消耗。在时间C和时间C′处，存储设备进入深度睡眠模式。在时间B到时间C之间以及时间B′到时间C′之间的功率消耗曲线和数据速率曲线之间的面积对应于由于功率消耗尾部引起的存储设备的额外功率消耗。
在时间E和时间E′处，数据速率开始从约0％的数据速率增加，直到在时间H和时间H′处达到约100％的数据速率。由于存储设备处于深度睡眠模式，因此，存储设备在向相关部件(诸如存储器设备206A至206N)供应更多电力以恢复到功率状态PS1之前具有滞后或延迟。功率消耗滞后由时间E到时间F之间以及时间E′与时间F′之间的时间表示。
在时间G和时间G′处，存储设备恢复到完全工作功率或约100％的功率消耗。然而，在时间H和时间H′之前，存储设备不具有约100％的数据速率，这表明命令缓冲器或队列尚未得到最佳填充。类似于上述功率下降过程中描述的功率消耗尾部，在时间F到时间H之间以及时间F′到时间H′之间的功率消耗曲线和数据速率曲线之间的面积对应于因存储设备为队列或缓冲器中的少于最佳数目的命令过度分配资源而产生的额外功率消耗，在此期间，通过从主机获取命令并且启动这些命令来填充空的命令队列。
图5A是根据所公开的实施方案的用于功率循环命令优化的方法500的流程图。在框502处，控制器(诸如图1的控制器108)从主机(诸如图1的主机104)接收第一命令。在框504处，控制器针对从主机接收的命令计算预期/估计的NAND时间、LDPC时间和HIM时间。在框506处，将来自框504的计算结果存储在RAM3(AON)中。在框508处，控制器等待从主机接收另一命令。当控制器从主机接收到另一命令(诸如第二命令)时，方法500开始于框502。
图5B是根据所公开实施方案的用于功率循环命令优化的方法550的流程图。在控制器已经完成用于命令(诸如第一命令)的方法500之后，在框552处，控制器开始处理第一命令。存储设备(诸如图2的存储设备208)可在功率占空比模式下工作。在框554处，控制器检查直到下一功率循环(例如，从P1到P4)的时间。在框556处，控制器检查NAND、LDPC和HIM当前任务负载，使得控制器识别当前任务负载中的哪些命令可在下一功率循环之前完成。
在框558处，控制器计算当前任务负载中的当前NAND运算、LDPC运算和HIM运算剩余的时间。在框560处，从RAM3(AON)选择第一命令。在框562处，基于在框558处完成的计算，控制器确定在框560处选择的第一命令是否可在下一功率循环之前的剩余时间内完成。如果控制器无法在剩余时间内完成所选择的命令，则在框560处，控制器从RAM3(AON)选择另一命令。然而，如果在框562处，控制器能够在下一功率循环之前的剩余时间内完成第一命令，则在框564处，控制器生成用于数据路径引擎的指令。
在框566处，控制器更新当前NAND负载、LDPC负载和HIM负载。在框558处，利用框566处的更新的负载来计算方法550的NAND运算、LDPC运算和HIM运算的剩余时间的下一次迭代。在框568处，数据路径引擎完成由控制器在框564处生成的用于命令的指令。在框570处，控制器更新当前NAND负载、LDPC负载和HIM负载。在框558处，利用框570处的更新的负载来计算方法550的NAND运算、LDPC运算和HIM运算的剩余时间的下一次迭代。在框570处完成当前NAND负载、LDPC负载和HIM负载的更新之后，在框572处，控制器为命令队列或命令缓冲器中的下一命令提供服务。
图6示出根据所公开的实施方案的用于功率循环优化600的数据和控制路径。示出的数据和控制路径描述了如何执行读取命令或执行写入命令的实施方案。本文所述的用于功率循环优化的所述数据和控制路径并非旨在进行限制，而是提供可能的实施方案的示例。
主机602向数据存储设备(诸如图2的数据存储设备208)发送命令以访问存储在NVM 624中的数据。控制器622的命令获取器604接收由主机602发送的命令。数据存储设备的CPU和硬件(HW)引擎608将由命令获取器604接收的命令拆分为用于不同数据路径(例如，LDPC、HIM、XOR等)的较小动作。较小动作存储在RAM4 610中。
当控制器622接收到访问NVM 624中的数据的命令时，相关数据通过数据路径620从NVM 624移动到RAM1 612。数据经过LDPC 614到达RAM2 616。数据从RAM2 616移动到HIM618，其中HIM 618将数据移动到主机602。
在深度睡眠模式期间，存储在RAM1 612、RAM2 616和RAM4 610中的数据丢失。尽管RAM3 606可小于RAM1 612、RAM2 616和RAM4 610，但是在一个实施方案中，RAM3 606是专用的AON RAM，并且当存储装置进入深度睡眠模式时能够保存命令。由于RAM3 606是AON RAM，因此CPU和HW引擎608可选择处理可在下一个功率循环发生之前的剩余时间内完成的命令，其中，存储设备进入深度睡眠模式。
图7示出根据所公开的实施方案的使用命令执行进行功率循环优化的方法700。在框702处，存储设备(诸如图2的存储设备208)从主机(诸如图6的主机602)接收多个命令。存储设备在功率循环模式下工作，其中，存储设备具有功率下降时间。功率下降时间是指设备的功率消耗开始降低的时间，这在时间上可能晚于数据速率开始降低的时间。在框704处，控制器(诸如图6的控制器622)计算存储在命令队列或命令缓冲器中的多个命令中的每个命令的预期执行持续时间。
在框706处，控制器从多个命令中选择可在存储设备功率下降之前的剩余时间内完成的一个或多个命令。在框708处，执行所选择的一个或多个命令中的每个命令。在框710处，存储设备在功率下降时间开始功率下降到深度睡眠模式。在一个实施方案中，功率下降时间可以是预先确定的，其中，功率下降时间是以相同的间隔。在另一个实施方案中，功率下降时间可以是存储设备或主机设备的提示之后的设定时间。命令队列或命令缓冲器中的尚未执行的剩余命令存储在AON RAM(诸如图6的RAM3 606)中。当数据存储设备从深度睡眠模式唤醒时，可执行剩余命令。在一些实施方案中，部分执行一些命令，其中，未执行的部分存储在AON RAM中直到退出深度睡眠模式。
图8示出根据所公开的实施方案的使用部分命令执行进行功率循环优化的方法800。在框802处，存储设备(诸如图2的存储设备208)从主机(诸如图6的主机602)接收多个命令。存储设备在功率循环模式下工作，其中，存储设备具有功率下降时间。功率下降时间是指设备的功率消耗开始降低的时间，这在时间上可能晚于数据速率开始降低的时间。在框804处，控制器(诸如图6的控制器622)计算存储在命令队列或命令缓冲器中的多个命令中的每个命令的预期执行持续时间。
在框806处，控制器从多个命令中选择将不会在存储设备功率下降之前的剩余时间内完成的一个或多个命令。在框808处，执行所选择的一个或多个命令中的每个命令。然而，由于无法在功率下降时间之前完成所选择的一个或多个命令，因此控制器622执行一个或多个命令的一部分。尚未完成的一个或多个命令以及尚未执行的一个或多个命令的剩余部分存储在AON RAM(诸如图6的RAM3 606)中。在框810处，存储设备在功率下降时间开始功率下降到深度睡眠模式。在一个实施方案中，功率下降时间可以是预先确定的，其中，功率下降时间是以相同的间隔。在另一个实施方案中，功率下降时间可以是存储设备或主机设备的提示之后的设定时间。当存储设备从深度睡眠模式恢复到完全工作模式时，可执行存储在AON RAM中的命令。
图9是根据所公开的实施方案的功率占空比以及相关命令执行和数据速率900的示例图。图3和图4的各方面可类似于图4的描述。在x轴上绘制时间，并且在y轴上绘制利用率百分比。例如，从时间A到时间B的功率消耗的利用率百分比是100％的功率消耗，并且从时间A到时间B的数据速率(数据传输率)的利用率百分比是100％的数据速率。功率状态PS1可对应于约100％的功率消耗，并且功率状态PS4可对应于约10％的功率消耗。深度睡眠模式可以是指功率状态PS4。功率消耗曲线绘制为实线。数据速率曲线绘制为点虚线。平均功率曲线绘制为短划线。平均速率曲线绘制为短划线-点虚线。在整个功率占空比中，平均功率在约60％的功率消耗下保持恒定，并且平均数据速率在约50％的数据传输率下保持恒定。
在时间A和时间A′处，数据传输率开始降低，以为存储设备进入深度睡眠模式做准备。然而，存储设备的功率消耗从时间A到时间B以及从时间A′到时间B′保持恒定。在时间A到时间C和时间A′到时间C′之间，存储设备根据图5描述的方法500、方法550、图7中描述的方法700和/或图8中描述的方法800正在完成先前获取的命令(例如，在队列或缓冲器中的剩余命令)。在一些实施方案中，部分完成一个或多个命令，其中，未完成的部分存储在AONRAM中。由于控制器(诸如图6的控制器622)是基于图7中描述的方法700和/或图8中描述的方法800选择命令，因此，存储设备能够更快速地功率下降并且能够在存储设备功率下降的同时完成所选择的命令。图9的时间A到时间B之间的时间以及从时间A′到时间B′的时间显著小于图4的时间A到时间B之间的时间以及从时间A′到时间B′的时间。
在时间C和时间C′处，存储设备已经根据图5描述的方法500、方法550、图7中描述的方法700和/或图8中描述的方法800完成命令队列或命令缓冲器中的剩余命令。尚未执行的剩余命令或未完全完成的命令的未执行部分存储在AON RAM(诸如图6的RAM3 606)中。例如，当存储设备正在功率下降时，控制器可获取可完全执行的第一命令以及可在功率下降时间之前部分完成的第二命令。第二命令的在功率下降时间之前尚未完成的部分和任何其他剩余命令存储在AON RAM中。在时间B到时间D和时间B′到时间D′处，设备的功率消耗从约100％的功率消耗逐渐降低到约10％的功率消耗。在时间D和时间D′处，存储设备进入深度睡眠模式。
在时间E和时间E′处，存储设备的功率消耗速率增加，这表明设备正在从深度睡眠模式恢复到完全工作状态。在时间F和时间F′处，数据速率开始从约0％的数据速率增加，直到在时间H和时间H′处达到约100％的数据速率。在时间G和时间G′处，存储设备恢复到完全工作功率或约100％的功率消耗。由于AON RAM包括在先前存储设备功率下降之前尚未完成或尚未执行的命令，因此当存储设备的功率消耗增加时，控制器能够为这些命令提供服务，而无需从主机获取命令。例如，当存储设备从深度睡眠模式唤醒时，执行存储在AON RAM中的在存储设备进入深度睡眠模式之前尚未完成的先前第二命令部分。控制器可从尚未执行的剩余命令获取第三命令，以便当存储设备正在恢复到完全工作模式时提供服务。在一些实施方案中，可在执行来自AON RAM的命令和部分执行的命令的同时从主机获取附加命令。
通过选择部分命令或完整命令以便在存储设备进入深度睡眠模式之前的剩余时间完成，存储设备的功率消耗尾部减小，使得能够在功率上升期间完全利用存储设备资源，而不是像现有方法一样等待从主机获取命令。此外，当存储设备从深度睡眠模式唤醒时，可在存储设备正在恢复到完全工作模式的同时为存储在AON RAM中的尚未完成或尚未执行的命令提供服务。因此，当在功率循环模式下工作时，存储设备能够具有比现有方法(诸如图4中所示)更优良的性能功率比。
在一个实施方案中，数据存储设备包括一个或多个存储器设备以及耦接到该一个或多个存储器设备的控制器。控制器被配置为在包括功率下降时间的数据存储设备处从主机接收多个命令。控制器还被配置为计算多个命令中的每个命令的预期执行持续时间，从多个命令中选择持续时间将不会超过功率下降时间的命令，执行该命令，并且致使数据存储设备在功率下降时间进入功率下降状态。
命令是多个命令的子集的成员，其中，子集的每个命令的合计预期持续时间将不会超过功率下降时间。控制器被进一步配置为基于命令的执行持续时间在执行命令之后更新设备的功率下降时间。控制器被进一步配置为从多个命令中选择持续时间将不会超过所更新的功率下降时间的第二命令。控制器被进一步配置为基于第二命令的执行持续时间更新设备的功率下降时间。控制器被进一步配置为从多个命令中选择持续时间将会超过所更新的功率下降时间的第二命令。控制器被进一步配置为执行第二命令的一部分。控制器被进一步配置为存储第二命令的未执行部分。控制器被进一步配置为在功率上升时间向数据存储设备供电，并且被进一步配置为在功率上升时间获取第二命令的未执行部分并且执行第二命令的未执行部分。控制器被进一步配置为在执行第二命令的未执行部分期间从主机获取第三命令。
在另一个实施方案中，数据存储设备包括一个或多个存储器设备以及耦接到该一个或多个存储器设备的控制器。控制器被配置为在包括功率下降时间和功率上升时间的设备处从主机接收多个命令。控制器还被配置为计算多个命令中的每个命令的预期执行持续时间，从多个命令中选择持续时间将会超过设备的功率下降时间的命令，执行该命令的可在功率下降时间之前执行的一部分，并且设备在功率下降时间进入功率下降状态。
控制器被进一步配置为在功率下降时间之前存储命令的未执行部分。控制器还被配置为使设备在功率上升时间进入功率上升状态，获取命令的未执行部分，并且执行命令的未执行部分。控制器被进一步配置为在获取命令的未执行部分和执行命令的未执行部分中的一者期间从主机获取附加命令。
在另一个实施方案中，公开了一种用于控制设备的功率消耗的系统，该系统包括用于在设备处从主机接收命令的装置、用于计算命令的持续时间的装置以及用于确定设备的功率下降时间的装置。该系统还包括用于选择命令的装置、用于确定命令的持续时间是否将会超过功率下降时间的装置以及用于执行命令的装置。该系统还可包括用于基于命令的持续时间来更新设备的功率下降时间的装置以及用于基于功率下降时间将设备置于功率下降状态的装置。
该系统还包括用于基于命令的持续时间重新计算功率下降时间的装置，从而生成重新计算的功率下降时间。用于接收命令的装置在设备处接收第二命令。该系统还包括用于确定第二命令的第二持续时间将会超过重新计算的功率下降时间的装置。该系统还包括用于执行第二命令的将不会超过功率下降时间的一部分的装置。该系统还包括用于存储第二命令的未执行部分并且在设备的功率上升时间执行第二命令的未执行部分的装置。
虽然前述内容针对本公开的实施方案，但是可以在不脱离本公开的基本范围的情况下设想本公开的其他和另外的实施方案，并且本公开的范围由所附权利要求书确定。

Claims (20)

1.一种数据存储设备，所述数据存储设备包括：
一个或多个存储器设备；和
控制器，所述控制器耦接到所述一个或多个存储器设备，其中，所述控制器被配置为：
在包括功率下降时间的所述数据存储设备处从主机接收多个命令；
计算所述多个命令中的每个命令的预期执行持续时间；
从所述多个命令中选择持续时间将不会超过所述功率下降时间的命令；
执行所述命令；以及
致使所述数据存储设备在所述功率下降时间进入功率下降状态。
2.根据权利要求1所述的数据存储设备，其中，所述命令是所述多个命令的子集的成员，其中，所述子集的每个命令的合计预期持续时间将不会超过所述功率下降时间。
3.根据权利要求1所述的数据存储设备，其中，所述控制器被进一步配置为基于所述命令的执行持续时间在执行所述命令之后更新所述设备的所述功率下降时间。
4.根据权利要求3所述的数据存储设备，其中，所述控制器被进一步配置为从所述多个命令中选择持续时间将不会超过所更新的功率下降时间的第二命令。
5.根据权利要求4所述的数据存储设备，其中，所述控制器被进一步配置为基于所述第二命令的执行持续时间更新所述设备的所述功率下降时间。
6.根据权利要求3所述的数据存储设备，其中，所述控制器被进一步配置为从所述多个命令中选择持续时间将会超过所更新的功率下降时间的第二命令。
7.根据权利要求6所述的数据存储设备，其中，所述控制器被进一步配置为执行所述第二命令的一部分。
8.根据权利要求7所述的数据存储设备，其中，所述控制器被进一步配置为存储所述第二命令的未执行部分。
9.根据权利要求8所述的数据存储设备，其中，所述控制器被进一步配置为在功率上升时间向所述数据存储设备供电，并且被进一步配置为在所述功率上升时间获取所述第二命令的所述未执行部分并且执行所述第二命令的所述未执行部分。
10.根据权利要求9所述的数据存储设备，其中，所述控制器被进一步配置为在执行所述第二命令的所述未执行部分期间从所述主机获取第三命令。
11.一种数据存储设备，所述数据存储设备包括：
一个或多个存储器设备；和
控制器，所述控制器耦接到所述一个或多个存储器设备，所述控制器被配置为：
在包括功率下降时间和功率上升时间的设备处从主机接收多个命令；
计算所述多个命令中的每个命令的预期执行持续时间；
从所述多个命令中选择持续时间将会超过所述设备的所述功率下降时间的命令；
执行所述命令的可在所述功率下降时间之前执行的一部分；以及
使所述设备在所述功率下降时间进入功率下降状态。
12.根据权利要求11所述的数据存储设备，其中，所述控制器被进一步配置为在所述功率下降时间之前存储所述命令的未执行部分。
13.根据权利要求12所述的数据存储设备，其中，所述控制器被进一步配置为：
使所述设备在所述功率上升时间进入功率上升状态；
获取所述命令的所述未执行部分；以及
执行所述命令的所述未执行部分。
14.根据权利要求13所述的数据存储设备，其中，所述控制器被进一步配置为在所述获取所述命令的所述未执行部分和执行所述命令的所述未执行部分中的一者期间从所述主机获取附加命令。
15.一种用于控制设备的功率消耗的系统，所述系统包括：
用于在设备处从主机接收命令的装置；
用于计算所述命令的持续时间的装置；
用于确定所述设备的功率下降时间的装置；
用于选择所述命令的装置；
用于确定所述命令的所述持续时间是否将会超过所述功率下降时间的装置；
用于执行所述命令的装置；
用于基于所述命令的所述持续时间更新所述设备的所述功率下降时间的装置；和
用于基于所述功率下降时间将所述设备置于功率下降状态的装置。
16.根据权利要求15所述的系统，所述系统还包括用于基于所述命令的所述持续时间重新计算所述功率下降时间的装置，从而生成重新计算的功率下降时间。
17.根据权利要求16所述的系统，其中，用于接收所述命令的所述装置在所述设备处接收第二命令。
18.根据权利要求17所述的系统，所述系统还包括用于确定所述第二命令的第二持续时间将会超过所述重新计算的功率下降时间的装置。
19.根据权利要求18所述的系统，所述系统还包括用于执行所述第二命令的将不会超过所述功率下降时间的一部分的装置。
20.根据权利要求19所述的系统，所述系统还包括用于存储所述第二命令的未执行部分并且在所述设备的功率上升时间执行所述第二命令的未执行部分的装置。
CN202080079781.1A 2020-05-26 2020-12-17 成型和经优化的功率循环 Pending CN114730246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/883,897 US11126254B1 (en) 2020-05-26 2020-05-26 Shaped and optimized power cycles
US16/883,897 2020-05-26
PCT/US2020/065709 WO2021242316A1 (en) 2020-05-26 2020-12-17 Shaped and optimized power cycles

Publications (1)

Publication Number Publication Date
CN114730246A true CN114730246A (zh) 2022-07-08

Family

ID=77749064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080079781.1A Pending CN114730246A (zh) 2020-05-26 2020-12-17 成型和经优化的功率循环

Country Status (4)

Country Link
US (2) US11126254B1 (zh)
CN (1) CN114730246A (zh)
DE (1) DE112020005066T5 (zh)
WO (1) WO2021242316A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230058232A1 (en) * 2021-08-19 2023-02-23 Micron Technology, Inc. Partition command queues for a memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938630B2 (en) 2012-07-30 2015-01-20 Micron Technology, Inc. Apparatus power control
US9430031B2 (en) * 2013-07-29 2016-08-30 Western Digital Technologies, Inc. Power conservation based on caching
US10042416B2 (en) 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US9711232B2 (en) 2015-09-22 2017-07-18 Samsung Electronics Co., Ltd. Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives
US11294442B2 (en) * 2017-02-01 2022-04-05 Hewlett-Packard Development Company, L.P. Delay of power off to write data from volatile to non-volatile memory of a solid state drive
US10489072B2 (en) 2017-11-01 2019-11-26 Western Digital Technologies, Inc. Activity based device initiated state transitions

Also Published As

Publication number Publication date
US11126254B1 (en) 2021-09-21
US11537193B2 (en) 2022-12-27
DE112020005066T5 (de) 2022-08-11
WO2021242316A1 (en) 2021-12-02
US20210397242A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
KR20210110071A (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
WO2022216344A1 (en) Enhanced d3-c0ld and faster recovery
US11640251B2 (en) Early transition to low power mode for data storage devices
US11537193B2 (en) Shaped and optimized power cycles
US11137823B1 (en) Systems and methods for power management in a data storage device
US11966613B2 (en) Selective device power state recovery method
US11614896B2 (en) UFS out of order hint generation
US20230090103A1 (en) Sideband Information Over Host Interface Considering Link States
US11507508B2 (en) Prediction-based selective flushing of data to memory
US20210389885A1 (en) Fast Recovery For Persistent Memory Region (PMR) of a Data Storage Device
US11106597B2 (en) Controller, data storage device and operating method thereof
US11640252B2 (en) Idle-power mitigation circuit
US11500447B2 (en) Power allocation management for external storage
US11604592B2 (en) Data management for efficient low power mode handling in a storage device
US11838033B1 (en) Partial speed changes to improve in-order transfer
US20230297277A1 (en) Combining Operations During Reset
US20230341921A1 (en) Data Storage With Real Time Dynamic Clock Frequency Control
US20240078025A1 (en) Asymmetric Time Division Peak Power Management (TD-PPM) Timing Windows
US20230317120A1 (en) Low power management for sleep mode operation of a memory device
WO2023196176A1 (en) Storage optimization of cat table during background operations
CN114730284A (zh) 用于配置数据存储设备的系统和方法
WO2024063820A1 (en) Dynamic td-ppm state and die mapping in multi-nand channels
WO2023069148A1 (en) Data storage devices, systems, and related methods for grouping commands of doorbell transactions from host devices
WO2021221725A1 (en) Zone-based device with control level selected by the host
KR20210059960A (ko) 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination