KR20060111658A - 컴퓨터 시스템에서의 전력 관리 방법 및 장치 - Google Patents
컴퓨터 시스템에서의 전력 관리 방법 및 장치 Download PDFInfo
- Publication number
- KR20060111658A KR20060111658A KR1020067013281A KR20067013281A KR20060111658A KR 20060111658 A KR20060111658 A KR 20060111658A KR 1020067013281 A KR1020067013281 A KR 1020067013281A KR 20067013281 A KR20067013281 A KR 20067013281A KR 20060111658 A KR20060111658 A KR 20060111658A
- Authority
- KR
- South Korea
- Prior art keywords
- threshold
- transactions
- processor
- memory controller
- power state
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (28)
- 시스템에서 전력을 관리하는 방법으로서,상기 시스템에서 칩셋 장치와 주변 장치를 연결하는 상호연결(interconnect)을 통한 트랜잭션들을 모니터링하는 단계; 및상기 칩셋 장치의 버퍼에 보류중인 복수의 코히런트 트랜잭션들(coherent transactions)이 제1 임계값을 초과하는 경우, 상기 시스템 내의 프로세서로 하여금 전력 상태로부터 빠져나오게 하는 단계를 포함하고,상기 트랜잭션들은 상기 칩셋 장치가 상기 트랜잭션들을 추적할 수 있게 하는 흐름 제어 프로토콜에 따라 상기 주변 장치와 상기 칩셋 장치 간에 전송되는 방법.
- 제1항에 있어서,상기 버퍼에 보류중인 상기 복수의 코히런트 트랜잭션들이 상기 제1 임계값을 초과하지 않는 경우, 소정 기간이 경과하였는지 여부를 결정하는 단계; 및상기 소정 기간이 경과한 경우, 상기 프로세서로 하여금 상기 전력 상태로부터 빠져나오게 하는 단계를 더 포함하는 방법.
- 제1항에 있어서,상기 전력 상태에 들어가기 위한 상기 프로세서로부터의 요청에 응답하여,상기 칩셋 장치의 상기 버퍼에 보류중인 복수의 인코히런트 트랜잭션들(incoherent transactions)이 제2 임계값을 초과하는 경우, 상기 프로세서가 상기 전력 상태에 들어갈 수 있도록 메시지 패킷 내의 표시자(indicator)를 디어써트(de-assert)하는 단계를 더 포함하는 방법.
- 제3항에 있어서,상기 칩셋 장치의 상기 버퍼에 보류중인 상기 복수의 인코히런트 트랜잭션들이 상기 제2 임계값을 초과하는 경우, 상기 프로세서가 상기 전력 상태에 들어가지 못하도록 상기 메시지 패킷 내의 상기 표시자를 어써트(assert)하는 단계를 더 포함하는 방법.
- 제3항에 있어서,상기 칩셋 장치의 상기 버퍼에 보류중인 상기 복수의 인코히런트 트랜잭션들이 상기 제2 임계값보다 작은 경우, 제2 소정 기간이 경과했는지 여부를 결정하는 단계; 및상기 제2 소정 기간이 경과한 경우, 상기 프로세서가 상기 전력 상태에 들어갈 수 있도록 상기 메시지 패킷 내의 상기 표시자를 디어써트하는 단계를 더 포함하는 방법.
- 제3항에 있어서,상기 제1 임계값은 상기 제2 임계값과 실질적으로 같은 것인 방법.
- 제3항에 있어서,상기 제1 임계값은 상기 제2 임계값보다 낮은 것인 방법.
- 제3항에 있어서,상기 제1 임계값은 상기 제2 임계값보다 높은 것인 방법.
- 제1항에 있어서,상기 흐름 제어 프로토콜은 PCI 익스프레스(Peripheral Component Interconnect Express)인 것인 방법.
- 제1항에 있어서,상기 칩셋 장치는 메모리 컨트롤러를 포함하는 방법.
- 제1항에 있어서,상기 칩셋 장치는 입력/출력 컨트롤러를 포함하는 방법.
- 컴퓨팅 시스템에서의 장치로서,상기 컴퓨팅 시스템에서 루트 복합 장치(root complex device)와 주변 장치를 연결하는 상호연결을 통한 트랜잭션들을 모니터링하는 전력 관리 회로; 및상기 루트 복합 장치에 연결되어 있고, 상기 루트 복합 장치의 버퍼에 보류중인 복수의 코히런트 트랜잭션들이 제1 임계값을 초과하는 경우, 상기 컴퓨팅 시스템 내의 프로세서로 하여금 전력 상태로부터 빠져나오게 하기 위해 제1 메시지 패킷을 상기 루트 복합 장치에 전송하는 디지털 미디어 인터페이스를 포함하고,상기 트랜잭션들은 상기 루트 복합 장치가 전송되는 상기 트랜잭션들을 추적할 수 있게 하는 흐름 제어 프로토콜에 따라 상기 주변 장치와 상기 루트 복합 장치 간에 전송되는 장치.
- 제12항에 있어서,상기 전력 상태에 들어가기 위한 상기 프로세서로부터의 요청에 응답하여, 상기 전력 관리 회로는 상기 루트 복합 장치의 상기 버퍼에 보류중인 복수의 인코히런트 트랜잭션들이 제2 임계값을 초과하는 경우, 상기 프로세서가 상기 전력 상태에 들어갈 수 있도록 제2 메시지 패킷 내의 표시자를 디어써트하는 장치.
- 제13항에 있어서,상기 프로세서로부터의 상기 요청에 응답하여, 상기 전력 관리 회로는 상기 루트 복합 장치의 상기 버퍼에 보류중인 상기 복수의 인코히런트 트랜잭션들이 상 기 제2 임계값보다 낮은 경우, 상기 프로세서가 상기 전력 상태에 들어가지 못하도록 상기 제2 메시지 패킷 내의 상기 표시자를 어써트하는 장치.
- 제14항에 있어서,타이머를 더 포함하고,상기 전력 관리 회로는, 상기 타이머가 만료된 경우, 상기 프로세서가 상기 전력 상태에 들어가지 못하도록 상기 제2 메시지 패킷 내의 상기 표시자를 어써트하는 장치.
- 제14항에 있어서,상기 제1 임계값은 상기 제2 임계값과 실질적으로 같은 것인 장치.
- 제12항에 있어서,상기 흐름 제어 프로토콜은 PCI 익스프레스인 장치.
- 컴퓨팅 시스템에서의 반도체 칩으로서,상기 컴퓨팅 시스템 내의 주변 장치에 연결되어 있는 메모리 컨트롤러;상기 메모리 컨트롤러에 연결되어, 상기 주변 장치와 상기 메모리 컨트롤러 간의 트랜잭션들을 모니터링하는 전력 관리 회로; 및상기 메모리 컨트롤러와 공통 기판 상에 존재하고, 전력 상태에 들어가기 위 한 상기 컴퓨팅 시스템 내의 프로세서로부터의 요청에 응답하여, 상기 메모리 컨트롤러의 버퍼에 보류중인 복수의 인코히런트 트랜잭션들이 진입 임계값(entry threshold)을 초과하는 경우, 상기 프로세서가 상기 전력 상태에 들어갈 수 있게 하고, 상기 복수의 인코히런트 트랜잭션들이 상기 진입 임계값보다 작은 경우, 상기 프로세서가 상기 전력 상태에 들어가지 못하게 하는 입력/출력 컨트롤러를 포함하는 반도체 칩.
- 제18항에 있어서,상기 입력/출력 컨트롤러는, 상기 메모리 컨트롤러의 상기 버퍼에 보류중인 복수의 코히런트 트랜잭션들이 탈출 임계값(exit threshold)을 초과하는 경우, 상기 프로세서로 하여금 상기 전력 상태로부터 빠져나오게 하는 반도체 칩.
- 제19항에 있어서,상기 진입 임계값은 상기 탈출 임계값과 실질적으로 같은 것인 반도체 칩.
- 제19항에 있어서,상기 진입 및 탈출 임계값들은 적응적으로 수정가능한 것인 반도체 칩.
- 제18항에 있어서,상기 주변 장치는 PCI 익스프레스 상호연결을 통해 상기 메모리 컨트롤러에 연결되어 있는 것인 반도체 칩.
- 제18항에 있어서,상기 주변 장치는 버스를 통해 상기 메모리 컨트롤러에 연결되어 있는 것인 반도체 칩.
- 프로세서;상기 프로세서에 연결되어 있는 메모리 컨트롤러;그래픽 칩;상기 그래픽 칩을 상기 메모리 컨트롤러에 연결하는 상호연결; 및상기 메모리 컨트롤러에 연결되어 있는 입력/출력 컨트롤러를 포함하고,상기 입력/출력 컨트롤러는,상기 상호연결을 통한 트랜잭션들을 모니터링하는 전력 관리 회로; 및상기 메모리 컨트롤러에 연결되어 있고, 상기 메모리 컨트롤러의 버퍼에 보류중인 복수의 코히런트 트랜잭션들이 제1 임계값을 초과하는 경우, 상기 프로세서로 하여금 전력 상태로부터 빠져나오게 하기 위해 제1 메시지 패킷을 상기 메모리 컨트롤러에 전송하는 디지털 미디어 인터페이스를 포함하고,상기 트랜잭션들은 흐름 제어 프로토콜에 따라 상기 그래픽 칩과 상기 메모리 컨트롤러 간에 전송되는 시스템.
- 제24항에 있어서,상기 전력 관리 회로는, 상기 전력 상태에 들어가기 위한 상기 프로세서로부터의 요청에 응답하여, 상기 메모리 컨트롤러의 상기 버퍼에 보류중인 복수의 인코히런트 트랜잭션들이 제2 임계값을 초과하는 경우, 상기 프로세서가 상기 전력 상태에 들어갈 수 있게 하기 위해 제2 메시지 패킷 내의 표시자를 디어써트하는 시스템.
- 제25항에 있어서,상기 전력 관리 회로는, 상기 프로세서로부터의 상기 요청에 응답하여, 상기 메모리 컨트롤러의 상기 버퍼에 보류중인 상기 복수의 인코히런트 트랜잭션들이 상기 제2 임계값보다 작은 경우, 상기 프로세서가 상기 전력 상태에 들어가지 못하도록 상기 제2 메시지 패킷 내의 상기 표시자를 어써트하는 시스템.
- 제26항에 있어서,상기 제1 임계값은 상기 제2 임계값과 실질적으로 같은 것인 시스템.
- 제24항에 있어서,상기 흐름 제어 프로토콜은 PCI 익스프레스인 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/749,855 | 2003-12-30 | ||
US10/749,855 US7237131B2 (en) | 2003-12-30 | 2003-12-30 | Transaction-based power management in a computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060111658A true KR20060111658A (ko) | 2006-10-27 |
KR100798980B1 KR100798980B1 (ko) | 2008-01-28 |
Family
ID=34711148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067013281A KR100798980B1 (ko) | 2003-12-30 | 2004-12-23 | 컴퓨터 시스템에서의 전력 관리 방법 및 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7237131B2 (ko) |
EP (1) | EP1702253B1 (ko) |
JP (1) | JP4376907B2 (ko) |
KR (1) | KR100798980B1 (ko) |
CN (1) | CN100498652C (ko) |
TW (1) | TWI266183B (ko) |
WO (1) | WO2005066743A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106662B2 (en) | 2013-01-07 | 2015-08-11 | Electronics And Telecommunications Research Institute | Method and apparatus for controlling load allocation in cluster system |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7178045B2 (en) * | 2003-12-30 | 2007-02-13 | Intel Corporation | Optimizing exit latency from an active power management state |
JP4316399B2 (ja) * | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
JP4189882B2 (ja) * | 2004-05-11 | 2008-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記録媒体、情報処理装置、制御方法、及びプログラム |
US7353414B2 (en) * | 2005-03-30 | 2008-04-01 | Intel Corporation | Credit-based activity regulation within a microprocessor based on an allowable activity level |
JP2006338380A (ja) * | 2005-06-02 | 2006-12-14 | Toshiba Corp | 情報処理装置およびその制御方法 |
US20060277126A1 (en) * | 2005-06-06 | 2006-12-07 | Intel Corporation | Ring credit management |
US7924708B2 (en) * | 2005-12-13 | 2011-04-12 | Intel Corporation | Method and apparatus for flow control initialization |
US7752473B1 (en) * | 2006-03-20 | 2010-07-06 | Intel Corporation | Providing a deterministic idle time window for an idle state of a device |
US20070260780A1 (en) * | 2006-04-11 | 2007-11-08 | Nokia Corporation | Media subsystem, method and computer program product for adaptive media buffering |
US7783905B2 (en) * | 2006-06-13 | 2010-08-24 | Via Technologies Inc. | Method for reducing power consumption of a computer system in the working state |
US7689847B2 (en) * | 2006-06-13 | 2010-03-30 | Via Technologies, Inc. | Method for increasing the data processing capability of a computer system |
US7895456B2 (en) * | 2006-11-12 | 2011-02-22 | Microsemi Corp. - Analog Mixed Signal Group Ltd | Reduced guard band for power over Ethernet |
US7734942B2 (en) * | 2006-12-28 | 2010-06-08 | Intel Corporation | Enabling idle states for a component associated with an interconnect |
US7774626B2 (en) * | 2007-03-29 | 2010-08-10 | Intel Corporation | Method to control core duty cycles using low power modes |
US8527709B2 (en) * | 2007-07-20 | 2013-09-03 | Intel Corporation | Technique for preserving cached information during a low power mode |
US8156353B2 (en) * | 2007-09-17 | 2012-04-10 | Intel Corporation | Techniques for communications power management based on system states |
US8386806B2 (en) * | 2007-12-17 | 2013-02-26 | Intel Corporation | Integrated power management logic |
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
US8019920B2 (en) * | 2008-10-01 | 2011-09-13 | Hewlett-Packard Development Company, L.P. | Method to improve operating performance of a computing device |
US8627014B2 (en) * | 2008-12-30 | 2014-01-07 | Intel Corporation | Memory model for hardware attributes within a transactional memory system |
US8799582B2 (en) * | 2008-12-30 | 2014-08-05 | Intel Corporation | Extending cache coherency protocols to support locally buffered data |
US9785462B2 (en) | 2008-12-30 | 2017-10-10 | Intel Corporation | Registering a user-handler in hardware for transactional memory event handling |
US8156275B2 (en) | 2009-05-13 | 2012-04-10 | Apple Inc. | Power managed lock optimization |
KR101282199B1 (ko) * | 2009-11-19 | 2013-07-04 | 한국전자통신연구원 | 클러스터 시스템의 전력 제어 장치 및 방법 |
US8850250B2 (en) | 2010-06-01 | 2014-09-30 | Intel Corporation | Integration of processor and input/output hub |
US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US9146610B2 (en) | 2010-09-25 | 2015-09-29 | Intel Corporation | Throttling integrated link |
US9368162B2 (en) | 2011-02-08 | 2016-06-14 | Freescale Semiconductor, Inc. | Integrated circuit device, power management module and method for providing power management |
US8862906B2 (en) * | 2011-04-01 | 2014-10-14 | Intel Corporation | Control of platform power consumption using coordination of platform power management and display power management |
JP5791397B2 (ja) * | 2011-07-07 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | デバイスコントローラ、usbデバイスコントローラ及び電力制御方法 |
KR101380452B1 (ko) * | 2012-08-14 | 2014-04-14 | 한국과학기술원 | 버퍼리스 온칩 네트워크의 전력 소모 감소를 위한 목적지 기반 크레딧 흐름 제어 방법 및 장치 |
US9116694B2 (en) * | 2012-09-26 | 2015-08-25 | Intel Corporation | Efficient low power exit sequence for peripheral devices |
US20140095801A1 (en) * | 2012-09-28 | 2014-04-03 | Devadatta V. Bodas | System and method for retaining coherent cache contents during deep power-down operations |
JP2016523399A (ja) * | 2013-06-28 | 2016-08-08 | インテル コーポレイション | エネルギー効率的なモバイルプラットフォームのための適応的割り込みコアレッシング |
US9541987B2 (en) * | 2013-06-28 | 2017-01-10 | Intel Corporation | Generic host-based controller latency method and appartus |
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
US10754410B2 (en) * | 2018-11-09 | 2020-08-25 | Monolithic Power Systems, Inc. | System and method for standby mode operation of power management system |
CN110990332A (zh) * | 2019-12-04 | 2020-04-10 | 合肥市卓怡恒通信息安全有限公司 | 基于申威处理器的服务器主板 |
US11513973B2 (en) * | 2019-12-20 | 2022-11-29 | Advanced Micro Devices, Inc. | Arbitration scheme for coherent and non-coherent memory requests |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
US5721935A (en) * | 1995-12-20 | 1998-02-24 | Compaq Computer Corporation | Apparatus and method for entering low power mode in a computer system |
US6085330A (en) * | 1998-04-07 | 2000-07-04 | Advanced Micro Devices, Inc. | Control circuit for switching a processor between multiple low power states to allow cache snoops |
US6128745A (en) * | 1998-05-28 | 2000-10-03 | Phoenix Technologies Ltd. | Power management inactivity monitoring using software threads |
US6820169B2 (en) * | 2001-09-25 | 2004-11-16 | Intel Corporation | Memory control with lookahead power management |
US7260106B2 (en) * | 2002-01-24 | 2007-08-21 | Intel Corporation | Method and apparatus for managing energy usage of processors while executing protocol state machines |
EP1338948A1 (en) | 2002-02-25 | 2003-08-27 | Hewlett Packard Company, a Delaware Corporation | Clock control arrangement for a computing system |
US7219183B2 (en) * | 2003-01-21 | 2007-05-15 | Nextio, Inc. | Switching apparatus and method for providing shared I/O within a load-store fabric |
US7103064B2 (en) * | 2003-01-21 | 2006-09-05 | Nextio Inc. | Method and apparatus for shared I/O in a load/store fabric |
US20040212678A1 (en) * | 2003-04-25 | 2004-10-28 | Cooper Peter David | Low power motion detection system |
US7546418B2 (en) * | 2003-08-20 | 2009-06-09 | Dell Products L.P. | System and method for managing power consumption and data integrity in a computer system |
US7782325B2 (en) * | 2003-10-22 | 2010-08-24 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
-
2003
- 2003-12-30 US US10/749,855 patent/US7237131B2/en not_active Expired - Fee Related
-
2004
- 2004-12-23 KR KR1020067013281A patent/KR100798980B1/ko not_active IP Right Cessation
- 2004-12-23 CN CNB2004800395405A patent/CN100498652C/zh not_active Expired - Fee Related
- 2004-12-23 JP JP2006547484A patent/JP4376907B2/ja not_active Expired - Fee Related
- 2004-12-23 TW TW093140273A patent/TWI266183B/zh not_active IP Right Cessation
- 2004-12-23 EP EP04815690.5A patent/EP1702253B1/en not_active Not-in-force
- 2004-12-23 WO PCT/US2004/043675 patent/WO2005066743A2/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106662B2 (en) | 2013-01-07 | 2015-08-11 | Electronics And Telecommunications Research Institute | Method and apparatus for controlling load allocation in cluster system |
Also Published As
Publication number | Publication date |
---|---|
TW200530806A (en) | 2005-09-16 |
CN100498652C (zh) | 2009-06-10 |
JP2007517332A (ja) | 2007-06-28 |
EP1702253A2 (en) | 2006-09-20 |
US20050149768A1 (en) | 2005-07-07 |
TWI266183B (en) | 2006-11-11 |
WO2005066743A3 (en) | 2005-12-08 |
KR100798980B1 (ko) | 2008-01-28 |
EP1702253B1 (en) | 2016-06-29 |
CN1902566A (zh) | 2007-01-24 |
WO2005066743A2 (en) | 2005-07-21 |
JP4376907B2 (ja) | 2009-12-02 |
US7237131B2 (en) | 2007-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100798980B1 (ko) | 컴퓨터 시스템에서의 전력 관리 방법 및 장치 | |
US8656198B2 (en) | Method and apparatus for memory power management | |
US7174467B1 (en) | Message based power management in a multi-processor system | |
US5692202A (en) | System, apparatus, and method for managing power in a computer system | |
US7930470B2 (en) | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller | |
US7051218B1 (en) | Message based power management | |
US7496777B2 (en) | Power throttling in a memory system | |
JP5063240B2 (ja) | パフォーマンス・モニタリングを提供するメモリ・システム・方法 | |
TWI341969B (en) | Method for causing a memory to enter self refresh, memory apparatus that can enter a self refresh, and coumputing system | |
US6971033B2 (en) | Method and apparatus for improving bus master performance | |
US9098274B2 (en) | Methods and apparatuses to improve turbo performance for events handling | |
CN102646446B (zh) | 硬件动态高速缓存电源管理 | |
US20070006004A1 (en) | Dynamic bus parking | |
WO2010101835A1 (en) | Decoupled memory modules: building high-bandwidth memory systems from low-speed dynamic random access memory devices | |
US11281280B2 (en) | Reducing chiplet wakeup latency | |
WO2019070399A1 (en) | DYNAMIC CONTROL OF MULTI-REGION MATRIX | |
US7958380B2 (en) | Coarsely controlling memory power states | |
EP1573491B1 (en) | An apparatus and method for data bus power control | |
US6240522B1 (en) | Clock run controller | |
EP1570335B1 (en) | An apparatus and method for address bus power control | |
US20040153507A1 (en) | Methods and apparatus for distributing system management signals | |
US20040117671A1 (en) | Apparatus and method for address bus power control | |
Alawneh et al. | High-performance and Power-Saving Mechanism for Page Activations Based on Full Independent DRAM Sub-Arrays in Multi-Core Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130104 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |