JP2007517332A - コンピュータシステムの電力管理の方法および装置 - Google Patents
コンピュータシステムの電力管理の方法および装置 Download PDFInfo
- Publication number
- JP2007517332A JP2007517332A JP2006547484A JP2006547484A JP2007517332A JP 2007517332 A JP2007517332 A JP 2007517332A JP 2006547484 A JP2006547484 A JP 2006547484A JP 2006547484 A JP2006547484 A JP 2006547484A JP 2007517332 A JP2007517332 A JP 2007517332A
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- processor
- transactions
- memory controller
- power state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Abstract
【解決手段】コンピュータシステムにおける電力管理の方法および装置を開示する。一実施形態に係る方法によると、コンピュータシステムにおいて、チップセットデバイスと周辺機器を接続するインターコネクト上で行われるトランザクションが監視され、トランザクションのやり取りは周辺機器とチップセットデバイスの間で、チップセットデバイスにトランザクションの記録を取らせるフローコントロールプロトコルに従って行われる手順と、チップセットデバイスのバッファで保留にされている複数のコヒーレントトランザクションが第1のしきい値を超えた場合、コンピュータシステムのプロセッサはある電力状態から出る手順を含む。説明および請求の範囲にはこれ以外の実施形態も含まれている。
Description
250 出しきい値
310 メモリコントローラ(MCH)
315 リンク
320 出入力コントローラ(ICH)
325 メッセージパケット
332、334 側波帯信号
330 電力管理回路
340 メモリコントローラ(MCH)
345 リンク
347 メッセージパケット
350 入出力コントローラ(ICH)
352 電力管理回路
360 統合MCH&ICH
365 電力管理回路
410 中央演算処理装置(CPU)
420 メモリコントローラ(MCH)
425 DIMM
427 メモリデバイス
430 PCI Expressグラフィックポート(AGP)
435 デジタルメディアインターフェース(DMI)リンク
437 メッセージパケット
440 入出力管理回路(ICH)
442 電力管理回路
445 USBポート
450 スーパー入出力(スーパーI/O)
451 フロッピーディスクドライブ
453 データ入力装置
455 シリアルポート
457 パラレルポート
460 オーディオコーダ・デコーダ(AUDIO CODEC)
470 ファームウェアハブ(FWH)
Claims (28)
- システムの電力を管理する方法であって、
当該システム中のチップセットデバイスと周辺機器を接続するインターコネクト上で行われる複数のトランザクションを監視する手順であって、前記複数のトランザクションのやり取りは、前記周辺機器と前記チップセットデバイス間において、前記チップセットデバイスに前記複数のトランザクションの記録を取らせるフローコントロールプロトコルに従って行われている手順と、
前記チップセットデバイスのバッファに保留されている複数のコヒーレントトランザクションが第1しきい値を超えている場合、前記システム中に備えられたプロセッサがある電力状態から出る手順と
を備える方法。 - 前記バッファに保留されている前記複数のコヒーレントトランザクションが前記第1しきい値を超えていない場合、所定の時間が経過したか確認する手順と、
前記所定の時間が経過している場合、前記プロセッサは前記ある電力状態から出る手順と
をさらに備える請求項1に記載の方法。 - 前記プロセッサが前記ある電力状態に入る要求を出した場合、
前記チップセットデバイスの前記バッファに保留中の複数のインコヒーレントトランザクションが第2しきい値を超えていれば、前記プロセッサが前記ある電力状態に入ることを許可するべく、メッセージパケット内のインジケータをデアサートする手順
をさらに備える請求項1に記載の方法。 - 前記チップセットデバイスの前記バッファに保留中の前記複数のインコヒーレントトランザクションが前記第2しきい値を超えている場合、前記プロセッサが前記ある電力状態に入ることを禁止するべく、前記メッセージパケット内のインジケータをアサートする手順
をさらに備える請求項3に記載の方法。 - 前記チップセットデバイスの前記バッファに保留中の前記複数のインコヒーレントトランザクションが前記第2しきい値を下回る場合、第2の所定時間が経過したか確認する手順と、
前記第2の所定時間が経過していれば、前記プロセッサが前記ある電力状態に入ることを許可するべく、前記メッセージパケット内の前記インジケータをデアサートする手順と
をさらに備える請求項3に記載の方法。 - 前記第1しきい値と前記第2しきい値は略等しい
請求項3に記載の方法。 - 前記第1しきい値は前記第2しきい値より小さい
請求項3に記載の方法。 - 前記第1しきい値は前記第2しきい値より大きい
請求項3に記載の方法。 - 前記フローコントロールプロトコルは、PCI(Peripheral Component Interconnect)Expressである
請求項1に記載の方法。 - 前記チップセットデバイスはメモリコントローラを含む
請求項1に記載の方法。 - 前記チップセットデバイスは入出力コントローラを含む
請求項1に記載の方法。 - コンピュータシステムに備えられた装置であって、
当該コンピュータシステム中のルートコンプレックスデバイスと周辺機器を接続するインターコネクト上で行われる複数のトランザクションを監視する電力管理回路であって、前記複数のトランザクションのやり取りは、前記周辺機器と前記ルートコンプレックスデバイス間において、前記ルートコンプレックスデバイスに前記複数のトランザクションの記録を取らせるフローコントロールプロトコルに従って行われている電力管理回路と、
前記ルートコンプレックスデバイスに接続されたデジタルメディアインターフェースであって、前記ルートコンプレックスデバイスのバッファに保留されている複数のコヒーレントトランザクションが第1しきい値を超えている場合、前記コンピュータシステム中に備えられたプロセッサがある電力状態から出るべく、第1メッセージパケットを前記ルートコンプレックスデバイスに送信するデジタルメディアインターフェースと
を備える装置。 - 前記プロセッサが前記ある電力状態に入る要求を出した場合、前記ルートコンプレックスデバイスの前記バッファに保留中の複数のインコヒーレントトランザクションが第2しきい値を超えていれば、前記電力管理回路は、前記プロセッサが前記ある電力状態に入ることを許可するべく、第2メッセージパケット内のインジケータをデアサートする
請求項12に記載の装置。 - 前記プロセッサが前記ある電力状態に入る要求を出した場合、前記ルートコンプレックスデバイスの前記バッファに保留中の前記複数のインコヒーレントトランザクションが前記第2しきい値を下回っていれば、前記電力管理回路は、前記プロセッサが前記ある電力状態に入ることを禁止するべく、前記第2メッセージパケット内の前記インジケータをアサートする
請求項13に記載の装置。 - タイマであって、当該タイマが切れていれば、前記電力管理回路は、前記プロセッサが前記ある電力状態に入るのを禁止するべく、前記第2メッセージパケット内の前記インジケータをアサートするタイマ
をさらに含む請求項14に記載の装置。 - 前記第1しきい値と前記第2しきい値は略等しい
請求項14に記載の装置。 - 前記フローコントロールプロトコルは、PCI(Peripheral Component Interconnect)Expressである
請求項12に記載の装置。 - コンピュータシステムに備えられた半導体チップであって、
前記コンピュータシステム中で周辺機器に接続されたメモリコントローラと、
前記周辺機器と前記メモリコントローラ間のトランザクションを監視するべく、前記メモリコントローラに接続された電力管理回路と、
前記メモリコントローラと同じ基板に配設されている入出力コントローラであって、前記コンピュータシステム中のプロセッサからある電力状態に入る要求を受けた場合、前記メモリコントローラのバッファに保留中の複数のインコヒーレントトランザクションが入しきい値を超えていれば、前記プロセッサが前記ある電力状態に入ることを許可し、前記複数のインコヒーレントトランザクションが前記入しきい値を下回っていれば、前記プロセッサが前記ある電力状態に入ることを禁止する入出力コントローラと
を含む半導体チップ。 - 前記メモリコントローラの前記バッファに保留中の複数のコヒーレントトランザクションが出しきい値を超えている場合、前記入出力コントローラは前記プロセッサを前記ある電力状態から出す
請求項18に記載の半導体チップ。 - 前記入しきい値と前記出しきい値は略等しい
請求項19に記載の半導体チップ。 - 前記入しきい値と前記出しきい値は変更することができる
請求項19に記載の半導体チップ。 - 前記周辺機器と前記メモリコントローラは、PCI(Peripheral Component Interconnect)Expressインターコネクトを介して接続されている
請求項18に記載の半導体チップ。 - 前記周辺機器と前記メモリコントローラはバスを介して接続されている
請求項18に記載の半導体チップ。 - システムであって、
プロセッサと、
前記プロセッサに接続されたメモリコントローラと、
グラフィックスチップと、
前記グラフィックスチップと前記メモリコントローラを接続するインターコネクトと、
前記メモリコントローラに接続された入出力コントローラと、
を有しており、
前記入出力コントローラは
前記インターコネクト上で行われる複数のトランザクションを監視する電力管理回路であって、前記複数のトランザクションのやり取りは、前記グラフィックスチップと前記メモリコントローラ間において、フローコントロールプロトコルに従って行われている電力管理回路と、
前記メモリコントローラに接続されたデジタルメディアインターフェースであって、前記メモリコントローラのバッファに保留されている複数のコヒーレントトランザクションが第1しきい値を超えている場合、前記プロセッサがある電力状態から出るべく、第1メッセージパケットを前記メモリコントローラに送信するデジタルメディアインターフェースと
を含むシステム。 - 前記プロセッサが前記ある電力状態に入る要求を出した場合、前記メモリコントローラの前記バッファに保留中の複数のインコヒーレントトランザクションが第2しきい値を超えていれば、前記電力管理回路は、前記プロセッサが前記ある電力状態に入ることを許可するべく、第2メッセージパケット内のインジケータをデアサートする
請求項24に記載のシステム。 - 前記プロセッサが前記ある電力状態に入る要求を出した場合、前記メモリコントローラの前記バッファに保留中の前記複数のインコヒーレントトランザクションが前記第2しきい値を下回っていれば、前記電力管理回路は、前記プロセッサが前記ある電力状態に入ることを禁止するべく、前記第2メッセージパケット内の前記インジケータをアサートする
請求項25に記載のシステム。 - 前記第1しきい値と前記第2しきい値は略等しい
請求項26に記載のシステム。 - 前記フローコントロールプロトコルは、PCI(Peripheral Component Interconnect)Expressである
請求項24に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/749,855 US7237131B2 (en) | 2003-12-30 | 2003-12-30 | Transaction-based power management in a computer system |
PCT/US2004/043675 WO2005066743A2 (en) | 2003-12-30 | 2004-12-23 | A method and an apparatus for power management in a computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007517332A true JP2007517332A (ja) | 2007-06-28 |
JP4376907B2 JP4376907B2 (ja) | 2009-12-02 |
Family
ID=34711148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547484A Expired - Fee Related JP4376907B2 (ja) | 2003-12-30 | 2004-12-23 | コンピュータシステムの電力管理の方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7237131B2 (ja) |
EP (1) | EP1702253B1 (ja) |
JP (1) | JP4376907B2 (ja) |
KR (1) | KR100798980B1 (ja) |
CN (1) | CN100498652C (ja) |
TW (1) | TWI266183B (ja) |
WO (1) | WO2005066743A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010534377A (ja) * | 2007-07-20 | 2010-11-04 | インテル・コーポレーション | 低電力モード中にキャッシュされた情報を保存する技術 |
JP2013527546A (ja) * | 2010-06-01 | 2013-06-27 | インテル コーポレイション | プロセッサ及び入出力ハブの統合 |
US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US9146610B2 (en) | 2010-09-25 | 2015-09-29 | Intel Corporation | Throttling integrated link |
JP2016523399A (ja) * | 2013-06-28 | 2016-08-08 | インテル コーポレイション | エネルギー効率的なモバイルプラットフォームのための適応的割り込みコアレッシング |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7178045B2 (en) * | 2003-12-30 | 2007-02-13 | Intel Corporation | Optimizing exit latency from an active power management state |
JP4316399B2 (ja) * | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
JP4189882B2 (ja) * | 2004-05-11 | 2008-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記録媒体、情報処理装置、制御方法、及びプログラム |
US7353414B2 (en) * | 2005-03-30 | 2008-04-01 | Intel Corporation | Credit-based activity regulation within a microprocessor based on an allowable activity level |
JP2006338380A (ja) * | 2005-06-02 | 2006-12-14 | Toshiba Corp | 情報処理装置およびその制御方法 |
US20060277126A1 (en) * | 2005-06-06 | 2006-12-07 | Intel Corporation | Ring credit management |
US7924708B2 (en) * | 2005-12-13 | 2011-04-12 | Intel Corporation | Method and apparatus for flow control initialization |
US7752473B1 (en) | 2006-03-20 | 2010-07-06 | Intel Corporation | Providing a deterministic idle time window for an idle state of a device |
US20070260780A1 (en) * | 2006-04-11 | 2007-11-08 | Nokia Corporation | Media subsystem, method and computer program product for adaptive media buffering |
US7689847B2 (en) * | 2006-06-13 | 2010-03-30 | Via Technologies, Inc. | Method for increasing the data processing capability of a computer system |
US7783905B2 (en) * | 2006-06-13 | 2010-08-24 | Via Technologies Inc. | Method for reducing power consumption of a computer system in the working state |
US7895456B2 (en) * | 2006-11-12 | 2011-02-22 | Microsemi Corp. - Analog Mixed Signal Group Ltd | Reduced guard band for power over Ethernet |
US7734942B2 (en) * | 2006-12-28 | 2010-06-08 | Intel Corporation | Enabling idle states for a component associated with an interconnect |
US7774626B2 (en) * | 2007-03-29 | 2010-08-10 | Intel Corporation | Method to control core duty cycles using low power modes |
US8112646B2 (en) * | 2007-09-17 | 2012-02-07 | Intel Corporation | Buffering techniques for power management |
US8386806B2 (en) * | 2007-12-17 | 2013-02-26 | Intel Corporation | Integrated power management logic |
US8806258B2 (en) * | 2008-09-30 | 2014-08-12 | Intel Corporation | Platform communication protocol |
US8019920B2 (en) * | 2008-10-01 | 2011-09-13 | Hewlett-Packard Development Company, L.P. | Method to improve operating performance of a computing device |
US9785462B2 (en) | 2008-12-30 | 2017-10-10 | Intel Corporation | Registering a user-handler in hardware for transactional memory event handling |
US8799582B2 (en) * | 2008-12-30 | 2014-08-05 | Intel Corporation | Extending cache coherency protocols to support locally buffered data |
US8627014B2 (en) * | 2008-12-30 | 2014-01-07 | Intel Corporation | Memory model for hardware attributes within a transactional memory system |
US8156275B2 (en) | 2009-05-13 | 2012-04-10 | Apple Inc. | Power managed lock optimization |
KR101282199B1 (ko) * | 2009-11-19 | 2013-07-04 | 한국전자통신연구원 | 클러스터 시스템의 전력 제어 장치 및 방법 |
CN103348303B (zh) * | 2011-02-08 | 2016-08-17 | 飞思卡尔半导体公司 | 提供电力管理的集成电路器件、电力管理模块以及方法 |
US8862906B2 (en) * | 2011-04-01 | 2014-10-14 | Intel Corporation | Control of platform power consumption using coordination of platform power management and display power management |
JP5791397B2 (ja) * | 2011-07-07 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | デバイスコントローラ、usbデバイスコントローラ及び電力制御方法 |
KR101380452B1 (ko) * | 2012-08-14 | 2014-04-14 | 한국과학기술원 | 버퍼리스 온칩 네트워크의 전력 소모 감소를 위한 목적지 기반 크레딧 흐름 제어 방법 및 장치 |
US9116694B2 (en) * | 2012-09-26 | 2015-08-25 | Intel Corporation | Efficient low power exit sequence for peripheral devices |
US20140095801A1 (en) * | 2012-09-28 | 2014-04-03 | Devadatta V. Bodas | System and method for retaining coherent cache contents during deep power-down operations |
KR20140089749A (ko) | 2013-01-07 | 2014-07-16 | 한국전자통신연구원 | 클러스터의 부하 할당 제어 장치 및 그 방법 |
US9541987B2 (en) * | 2013-06-28 | 2017-01-10 | Intel Corporation | Generic host-based controller latency method and appartus |
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
US10754410B2 (en) * | 2018-11-09 | 2020-08-25 | Monolithic Power Systems, Inc. | System and method for standby mode operation of power management system |
CN211427338U (zh) * | 2019-12-04 | 2020-09-04 | 合肥市卓怡恒通信息安全有限公司 | 基于申威处理器的服务器主板 |
US11513973B2 (en) | 2019-12-20 | 2022-11-29 | Advanced Micro Devices, Inc. | Arbitration scheme for coherent and non-coherent memory requests |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
US5721935A (en) * | 1995-12-20 | 1998-02-24 | Compaq Computer Corporation | Apparatus and method for entering low power mode in a computer system |
US6085330A (en) * | 1998-04-07 | 2000-07-04 | Advanced Micro Devices, Inc. | Control circuit for switching a processor between multiple low power states to allow cache snoops |
US6128745A (en) * | 1998-05-28 | 2000-10-03 | Phoenix Technologies Ltd. | Power management inactivity monitoring using software threads |
US6820169B2 (en) * | 2001-09-25 | 2004-11-16 | Intel Corporation | Memory control with lookahead power management |
US7260106B2 (en) * | 2002-01-24 | 2007-08-21 | Intel Corporation | Method and apparatus for managing energy usage of processors while executing protocol state machines |
EP1338948A1 (en) | 2002-02-25 | 2003-08-27 | Hewlett Packard Company, a Delaware Corporation | Clock control arrangement for a computing system |
US7219183B2 (en) * | 2003-01-21 | 2007-05-15 | Nextio, Inc. | Switching apparatus and method for providing shared I/O within a load-store fabric |
US7103064B2 (en) * | 2003-01-21 | 2006-09-05 | Nextio Inc. | Method and apparatus for shared I/O in a load/store fabric |
US20040212678A1 (en) * | 2003-04-25 | 2004-10-28 | Cooper Peter David | Low power motion detection system |
US7546418B2 (en) * | 2003-08-20 | 2009-06-09 | Dell Products L.P. | System and method for managing power consumption and data integrity in a computer system |
US7782325B2 (en) * | 2003-10-22 | 2010-08-24 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
-
2003
- 2003-12-30 US US10/749,855 patent/US7237131B2/en not_active Expired - Fee Related
-
2004
- 2004-12-23 WO PCT/US2004/043675 patent/WO2005066743A2/en active Application Filing
- 2004-12-23 CN CNB2004800395405A patent/CN100498652C/zh not_active Expired - Fee Related
- 2004-12-23 KR KR1020067013281A patent/KR100798980B1/ko not_active IP Right Cessation
- 2004-12-23 JP JP2006547484A patent/JP4376907B2/ja not_active Expired - Fee Related
- 2004-12-23 EP EP04815690.5A patent/EP1702253B1/en not_active Not-in-force
- 2004-12-23 TW TW093140273A patent/TWI266183B/zh not_active IP Right Cessation
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010534377A (ja) * | 2007-07-20 | 2010-11-04 | インテル・コーポレーション | 低電力モード中にキャッシュされた情報を保存する技術 |
JP2013069320A (ja) * | 2007-07-20 | 2013-04-18 | Intel Corp | 低電力モード中にキャッシュされた情報を保存する技術 |
JP2013527546A (ja) * | 2010-06-01 | 2013-06-27 | インテル コーポレイション | プロセッサ及び入出力ハブの統合 |
US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US8850250B2 (en) | 2010-06-01 | 2014-09-30 | Intel Corporation | Integration of processor and input/output hub |
US9146610B2 (en) | 2010-09-25 | 2015-09-29 | Intel Corporation | Throttling integrated link |
US10241952B2 (en) | 2010-09-25 | 2019-03-26 | Intel Corporation | Throttling integrated link |
JP2016523399A (ja) * | 2013-06-28 | 2016-08-08 | インテル コーポレイション | エネルギー効率的なモバイルプラットフォームのための適応的割り込みコアレッシング |
US9829949B2 (en) | 2013-06-28 | 2017-11-28 | Intel Corporation | Adaptive interrupt coalescing for energy efficient mobile platforms |
Also Published As
Publication number | Publication date |
---|---|
KR20060111658A (ko) | 2006-10-27 |
TWI266183B (en) | 2006-11-11 |
EP1702253A2 (en) | 2006-09-20 |
CN100498652C (zh) | 2009-06-10 |
JP4376907B2 (ja) | 2009-12-02 |
TW200530806A (en) | 2005-09-16 |
CN1902566A (zh) | 2007-01-24 |
US20050149768A1 (en) | 2005-07-07 |
WO2005066743A3 (en) | 2005-12-08 |
KR100798980B1 (ko) | 2008-01-28 |
WO2005066743A2 (en) | 2005-07-21 |
EP1702253B1 (en) | 2016-06-29 |
US7237131B2 (en) | 2007-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4376907B2 (ja) | コンピュータシステムの電力管理の方法および装置 | |
US7496777B2 (en) | Power throttling in a memory system | |
US7174467B1 (en) | Message based power management in a multi-processor system | |
US7051218B1 (en) | Message based power management | |
JP4677630B2 (ja) | 内部キャッシュおよび/またはメモリアクセス予測を持つメモリハブ | |
US5692202A (en) | System, apparatus, and method for managing power in a computer system | |
US20110264934A1 (en) | Method and apparatus for memory power management | |
US8365001B2 (en) | Method and apparatus for adaptive power management of memory subsystem | |
CN102646446B (zh) | 硬件动态高速缓存电源管理 | |
US20090327609A1 (en) | Performance based cache management | |
US9952644B2 (en) | Device power management state transition latency advertisement for faster boot time | |
JP6333971B2 (ja) | ジェネリックホストベースのコントローラレイテンシ方法及び装置 | |
US11281280B2 (en) | Reducing chiplet wakeup latency | |
US6446215B1 (en) | Method and apparatus for controlling power management state transitions between devices connected via a clock forwarded interface | |
JPH08314716A (ja) | データ処理装置及びその方法 | |
US10409357B1 (en) | Command-oriented low power control method of high-bandwidth-memory system | |
EP1573491B1 (en) | An apparatus and method for data bus power control | |
US11204632B2 (en) | Electronic device and method for controlling the same | |
US6829677B1 (en) | Method and apparatus for preserving the contents of synchronous DRAM through system reset | |
US20220206850A1 (en) | Method and apparatus for providing non-compute unit power control in integrated circuits | |
WO2004053706A2 (en) | An apparatus and method for address bus power control | |
US20240028223A1 (en) | Memory system | |
CN116391181A (zh) | 用于同步多个双倍数据速率存储器列的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |