TWI514766B - 節電電源閘設備及方法 - Google Patents

節電電源閘設備及方法 Download PDF

Info

Publication number
TWI514766B
TWI514766B TW101132363A TW101132363A TWI514766B TW I514766 B TWI514766 B TW I514766B TW 101132363 A TW101132363 A TW 101132363A TW 101132363 A TW101132363 A TW 101132363A TW I514766 B TWI514766 B TW I514766B
Authority
TW
Taiwan
Prior art keywords
signal
level
transistor
power
supply voltage
Prior art date
Application number
TW101132363A
Other languages
English (en)
Other versions
TW201325090A (zh
Inventor
Shai Rotem
Norbert Unger
Michael Zelikson
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201325090A publication Critical patent/TW201325090A/zh
Application granted granted Critical
Publication of TWI514766B publication Critical patent/TWI514766B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Description

節電電源閘設備及方法
本揭露大體上關於電子電路。更特定地但非排他，本揭露關於電源閘電路。
電源閘技術一般包含當若干電子組件未使用時，關閉或減少供應至該等電子電路組件之電壓，諸如處於休眠或待機模式，或閒置模式。
若干電源閘技術提供主要電力網(諸如Vcc電源電壓)與邏輯塊或具有電子組件之其他負載的電力網(VccG或閘控Vcc電源電壓)之間之電晶體。電晶體操作為電源閘電晶體，使得電源閘電晶體操作為開關，其於完全/正常操作模式期間將Vcc電源電壓耦合至VccG電源電壓，藉以提供Vcc電壓位準至邏輯塊，及電晶體於閒置模式期間從VccG電源電壓去耦Vcc電源電壓，藉以減少電力消耗或洩漏電流消耗。
然而，電源閘電晶體尺寸通常大，所以切換電源閘電晶體OFF(從VccG電源電壓去耦Vcc電源電壓)及ON(將Vcc電源電壓耦合至VccG電源電壓)消耗其本身能量。因此，若閒置模式期間短且電源閘電晶體短期間(於閒置模式期間)關閉，接著並再次開啟，關閉及開啟電源閘電晶體所消耗之能量可能大於節省之洩漏電流。為減少能量消耗，若干傳統電源閘技術於短暫閒置期間抑制使用 電源閘電晶體。
因此，切換電源閘電晶體OFF及ON可減少其效率並限制其使用。
文中說明提供電源閘能力之方法及設備之實施例。在下列說明中提供許多特定內容以徹底了解實施例。可無一或更多特定內容，或以其他方法、組件、材料等而實現該些實施例。在其他狀況下，並未顯示或詳細說明知名結構、材料、或操作，以避免模糊實施例之態樣。
參照本說明書，「一實施例」或「實施例」表示結合實施例所說明之特徵、結構或特性包括於至少一實施例中。因而，在本說明書中許多地方出現「在一實施例中」或「在實施例中」不一定均指相同實施例。此外，特徵、結構或特性可以任何適當方式結合於一或更多實施例中。
一實施例提供電源閘電路，其包括電源閘電晶體可操作以切換而於閒置模式期間從第二電源電壓去耦第一電源電壓，及於全操作模式期間將第一電源電壓耦合至第二電源電壓。儲存於電源閘電晶體之閘極端子的部分電荷(本應在開啟電源閘電晶體時湧流接地)被導向邏輯塊之第二電源電壓的軌槽。當關閉電源閘電晶體時，若邏輯塊進入閒置模式，第二電源電壓之軌槽上之部分電荷用以充電電源閘電晶體之閘極端子，而停用電源閘電晶體。因為電荷回收且甚至在閒置模式期間短暫之狀況下致能使用電源閘 電路而雙向節能。
一實施例提供設備，包括：電源閘電晶體經組配以轉變為第一狀態而從第二電源電壓去耦第一電源電壓，及經組配以轉變為第二狀態而將第一電源電壓耦合至第二電源電壓；以及開關，耦合至電源閘電晶體之控制端子及耦合至第二電源電壓；其中，對第一狀態而言，開關反應於信號而關閉，及接著反應於信號而開啟；且其中，對第二狀態而言，開關反應於信號而關閉，及接著反應於信號而開啟。
依據該設備之一實施例，對第一狀態而言，開關反應於信號而關閉，以使電荷從第二電源電壓流至電源閘電晶體之控制端子；及對第二狀態而言，開關反應於信號而關閉，以使電荷從電源閘電晶體之控制端子流至第二電源電壓。
依據該設備之一實施例，電源閘電晶體包括P型電晶體。
依據該設備之一實施例，電源閘電晶體具有耦合至第一電源電壓之第一端子，耦合至第二電源電壓之第二端子，及第三端子，其為控制端子。
依據一實施例，設備進一步包括：第一電晶體，其具有耦合至第一電源電壓之第一端子、耦合至電源閘電晶體之第三端子之第二端子、及經耦合以接收第一信號之第三端子；及第二電晶體，其具有耦合至第一電晶體之第二端子及耦合至電源閘電晶體之第三端子之第一端子、經耦合 以接地之第二端子、及經耦合以接收第二信號之第三端子。
依據該設備之一實施例，開關反應之信號為第三信號；其中，對第一時間之第一狀態而言，第二信號從第一位準轉變為第二位準以停用第二電晶體，及第三信號從第二位準轉變為第一位準以關閉開關；其中，對第一時間後之第二時間之第一狀態而言，第三信號從第一位準轉變為第二位準以開啟開關，及第一信號從第一位準轉變為第二位準以啟動第一電晶體而保持電源閘電晶體停用以維持從第二電源電壓去耦第一電源電壓；其中，對第三時間之第二狀態而言，第一信號從第二位準轉變為第一位準以停用第一電晶體，及第三信號從第二位準轉變為第一位準以關閉開關；且其中，對第三時間後之第四時間之第二狀態而言，第三信號從第一位準轉變為第二位準以開啟開關，及第二信號從第二位準轉變為第一位準以啟動第二電晶體，並保持電源閘電晶體啟動以維持第一電源電壓耦合至第二電源電壓。
依據該設備之一實施例，第一、第二及第三信號包括電壓信號，且第一位準為相對於第二位準之較高電壓位準。
依據該設備之一實施例，第一電晶體包括P型電晶體及第二電晶體包括N型電晶體。
另一實施例提供方法，包括：將電源閘電路之電源閘電晶體轉變為第一狀態以從第二電源電壓去耦第一電源電 壓；將電源閘電晶體轉變為第二狀態以將第一電源電壓耦合至第二電源電壓；以及操作開關於電源閘電晶體之控制端子與第二電源電壓之間耦合；其中，對第一狀態及第二狀態而言，操作包括開關反應於信號而關閉以使電荷於第二電源電壓與電源閘電晶體之控制端子之間流動，及接著反應於信號而開啟。
依據該方法之一實施例，對第一狀態而言，操作包括開關反應於信號而關閉以使電荷從第二電源電壓流至電源閘電晶體之控制端子；及對第二狀態而言，操作包括開關反應於信號而關閉以使電荷從電源閘電晶體之控制端子流至第二電源電壓。
依據該方法之一實施例，將電源閘電晶體轉變為第一狀態包括停用P型電晶體以便操作為第一電源電壓與第二電源電壓之間之開路，及將電源閘電晶體轉變為第二狀態包括啟動P型電晶體以便操作為第一電源電壓與第二電源電壓之間之短路。
依據該方法之一實施例，電源閘電路包括藉由第一信號控制之第一電晶體及藉由第二信號控制之第二電晶體，且開關反應之信號為第三信號，該方法進一步包括：對第一時間之第一狀態而言，將第二信號從第一位準轉變為第二位準以停用第二電晶體，及將第三信號從第二位準轉變為第一位準以關閉開關；對第一時間後之第二時間之第一狀態而言，將第三信號從第一位準轉變為第二位準以開啟開關，及將第一信號從第一位準轉變為第二位準以啟動第 一電晶體並保持電源閘電晶體停用以維持從第二電源電壓去耦第一電源電壓；對第三時間之第二狀態而言，將第一信號從第二位準轉變為第一位準以停用第一電晶體，及將第三信號從第二位準轉變為第一位準以關閉開關；以及對第三時間後之第四時間之第二狀態而言，將第三信號從第一位準轉變為第二位準以開啟開關，及將第二信號從第二位準轉變為第一位準以啟動第二電晶體並保持電源閘電晶體啟動以維持將第一電源電壓耦合至第二電源電壓。
依據該方法之一實施例，第一、第二及第三信號包括電壓信號，且第一位準為相對於第二位準之較高電壓位準。
又另一實施例提供系統，包括：負載；耦合至負載之電源閘電路，其具有至少一電源閘電晶體經組配以轉變為與負載之閒置模式有關之第一狀態，而於閒置模式期間從第二電源電壓去耦第一電源電壓，電源閘電晶體經組配以轉變為與負載之全操作模式有關之第二狀態，而於全操作模式期間將第一電源電壓耦合至第二電源電壓；以及開關，耦合至電源閘電晶體之控制端子及耦合至第二電源電壓；其中，對第一狀態而言，開關反應於信號而關閉以使電荷流動；且其中，對第二狀態而言，開關反應於信號而關閉以使電荷流動。
依據該系統之一實施例，負載包括行動裝置之電子組件。
依據該系統之一實施例，負載包括一部分積體電路。
依據一實施例，該系統進一步包括有限狀態機器或計數器經組配以控制信號之產生而控制開關之操作。
依據一實施例，該系統進一步包括自定時電路，耦合至電源閘電路且經組配以控制信號期間而保持開關關閉。
依據該系統之一實施例，電源閘電晶體包括N型電晶體。
圖1描繪依據一實施例之電源閘電路100。電源閘電路100可包括至少一電源閘電晶體102，置於第一電源電壓(諸如Vcc電源電壓或Vcc軌槽)與第二電源電壓(諸如閘控VccG電源電壓或VccG軌槽)之間，且在一實施例中可被帶至相對於第一電源電壓之較低電壓位準或電位。
在一實施例中，電源閘電晶體102可包含P型金屬氧化物半導體場效電晶體(PMOSFET或PFET)。電源閘電晶體102具有耦合至Vcc電源電壓之第一端子(諸如源極端子)及具有耦合至VccG電源電壓之第二端子(諸如汲極端子)。
負載104耦合至VccG電源電壓以由此接收電壓。負載104可包含邏輯電路、微處理器、或可進入休眠或待機模式或閒置模式之其他類型電子組件。電容器106可代表電源電壓VccG與接地之間之寄生電容。替代地或附加地，電容器106可為經耦合而平行於負載104之實際電路元件，且第一端子耦合至VccG電源電壓及第二端子耦合至接地。
若電源閘電晶體102為開啟(ON)(例如，啟動電源閘電晶體102以操作為短路)，電源電壓Vcc便耦合至電源電壓VccG，藉以於完全/正常操作期間將電源電壓VccG帶至相同位準或如電源電壓Vcc之電位。在完全/正常操作中，負載104接收完全或接近全電源電壓Vcc。若電源閘電晶體102於閒置模式期間為關閉(OFF)(例如，停用電源閘電晶體102以便操作為開路)，便從電源電壓VccG去耦電源電壓Vcc。
電源閘電晶體102為開啟或關閉係依據提供至其第三端子(諸如控制端子或閘極端子)之信號的二進位高或低位準。以下將說明用以關閉及開啟電源閘電晶體之信號及序列。電容器108可代表電源閘電晶體102之閘極端子與接地間之寄生電容。替代地或附加地，電容器108可為耦合至閘極端子之實際電路元件，且第一端子耦合至電源閘電晶體102之閘極端子及第二端子耦合至接地。
在一實施例中，電源閘電晶體102可為大型電晶體。例如藉由具有大寬度之電晶體可體現大尺寸。為使說明簡化，以下將以P型電晶體說明電源閘電晶體102以耦合/去耦Vcc及VccG電源電壓。在其他實施例中，電源閘電晶體102可為N型電晶體(諸如NMOSFET或NFET)以耦合/去耦Vss及VssG電源電壓。
若電源閘電晶體102係藉由PFET實施，電源閘電晶體102可耦合於負載104之電源電流路徑之Vcc側(有時稱為具電源閘電晶體102為「頭座(header)開關」之 「頭座」)。若電源閘電晶體102係藉由NFET實施，電源閘電晶體102可耦合於負載104之電源電流路徑之Vss側(有時稱為具電源閘電晶體102為「置底部(footer)開關」之「置底部」)。在依據不同實施例之兩狀況下，能量或電荷可至少部分用於/或從頭座開關組態中VccG或置底部開關實施中VssG重新使用。
電源閘電路100進一步包含第一電晶體Tp、第二電晶體Tn、及開關Ta(其可體現為一或多個電晶體或其他適當之切換裝置)。文中將說明在一實施例中，第一電晶體Tp可包含PFET，同時第二電晶體Tn可包含NFET。在其他實施例中，可提供其他類型電晶體及/或導電性類型(N型或P型)。為求文中說明簡化，將以PFET說明第一電晶體Tp，同時將以NFET說明第二電晶體Tn。
第一電晶體Tp具有耦合至Vcc電源電壓之第一端子(諸如源極端子)及具有耦合至第二電晶體Tn之第一端子(諸如汲極端子)的第二端子(諸如汲極端子)。第二電晶體Tn之第二端子(諸如源極端子)可耦合至接地。
第一電晶體Tp之第二端子及第二電晶體Tn之第一端子可依次耦合至電源閘電晶體102之閘極端子及耦合至開關Ta之第一端子。開關Ta之第一端子可耦合至電源閘電晶體102之閘極端子。開關Ta之第二端子可依次耦合至VccG電源電壓，後者耦合至負載104。
第一電晶體Tp具有第三端子(諸如控制端子或閘極端子)經耦合以接收信號Cp。第二電晶體Tn具有第三端 子(諸如控制端子或閘極端子)經耦合以接收信號Cn。開關Ta係由信號Ca控制。在一實施例中，信號Cp、Cn、及Ca可包含電壓信號，其可具有二進位高或低位準(以分別提供二進位1及二進位0)。此外在實施例中，任何一或多個信號Cp、Cn、及Ca可為其最後級包括反相器之一或多個驅動器之輸出信號。又進一步在實施例中，自定時電路或其他控制電路可用以產生信號Ca而控制開關Ta。例如，自定時電路可用以控制第三信號Ca之高二進位位準及/或低二進位位準之期間，以便控制開關Ta之開啟/關閉狀態之期間。
在下列說明之一實施例中顯然，儲存於電源閘電晶體102之閘極端子的部分電荷(本應在開啟電源閘電晶體102時湧流接地(操作電源閘電晶體102作為短路)負載104的VccG電源電壓)被導向。反之，若負載104進入閒置模式，VccG電源電壓上之部分電荷前往至電源閘電晶體102之閘極端子以用於充電電源閘電晶體102之閘極端子，並用於關閉電源閘電晶體102(以操作電源閘電晶體102為開路)。因為電荷回收及甚至在閒置模式期間短暫之狀況下使用電源閘電晶體102之能力而雙向節能。
在一實施例中，藉由使用開關Ta實施電荷之路徑安排而將電源閘電晶體102之閘極端子耦合至VccG電源電壓。若負載104進入閒置模式，開關Ta便用以使電荷從VccG電源電壓前往至電源閘電晶體102之閘極端子。若負載104離開閒置模式進入完全/正常操作模式，開關 Ta便用以使電荷從電源閘電晶體102之閘極端子前往至VccG電源電壓。
圖2描繪控制第一電晶體Tp之第一信號Cp、控制第二電晶體Tn之第二信號Cn、及控制開關Ta之第三信號Ca之時序圖，且該等時序圖與依據一實施例之電源閘電晶體102之第一狀態相關。在一實施例中，信號Cp、Cn、及Ca可為電壓信號。對圖2中所示之第一狀態而言，諸如於閒置模式期間，電源閘電晶體102關閉以從VccG電源電壓去耦Vcc電源電壓。
圖3描繪與依據一實施例之電源閘電晶體102之第二狀態相關之信號Cp、Cn、及Ca之時序圖。在第二狀態中，當全位準電壓Vcc(或相對於較低位準VccG電源電壓之較高位準電壓)提供至負載104時，諸如於完全/正常操作模式期間，電源閘電晶體102開啟以將Vcc電源電壓耦合至VccG電源電壓。
現在將參照圖2-3結合圖1說明電源閘電路100之操作。在下列說明中，將說明從第一位準電壓轉變為第二位準電壓(諸如從低至高，或高至低)之信號Cp、Cn、及Ca。因此，在一實施例中，例如相對於第二位準，第一位準可為較高電壓位準以關閉(停用)或開啟(啟動)圖1中所示之若干電晶體。該等操作說明係依據圖1中所示之P型及N型裝置之特別組態之邏輯，若其他組態之P型及N型裝置用於其他實施例中，從本說明不同邏輯之操作將顯而易見。
首先參照圖1及2，若電源閘電晶體102關閉(以便操作為從VccG電源電壓去耦Vcc電源電壓之開路)，第二信號Cn首先約於時間T1從高至低以便關閉第二電晶體Tn(第二電晶體Tn操作為開路)。同時，第一信號Cp為高使得第一電晶體Cp關閉(以便操作為開路)。
接著，第三信號Ca約於時間T1從低至高以關閉開關Ta(Ta之電晶體回應於走高之第三信號而開啟，以便操作為短路)，藉以使電荷從VccG電源電壓流至電源閘電晶體102之閘極端子。在一實施例中之控制的時間之後，第三信號Ca約於時間T2走低(開關Ta開啟)，且第一信號Cp從高至低以開啟第一電晶體Tp(以便操作為短路，並因而提供Vcc電源電壓至電源閘電晶體102之閘極端子)，以保持電源閘電晶體102關閉(使得電源閘電晶體102維持為開路)。
其次參照圖1及3，若電源閘電晶體102開啟(以便操作為短路，其將Vcc電源電壓耦合至VccG電源電壓而將VccG電源電壓帶至約與Vcc電源電壓相同位準)，第一信號Cp首先約於時間T3從低至高，以便關閉第一電晶體Tp(以便操作為開路)。同時，第二信號Cn為低使得第二電晶體Cn為關閉(以便操作為開路)。
接著，第三信號Ca約於時間T3從低至高以關閉開關Ta(Ta之電晶體回應於走高之第三信號而開啟以便操作為短路)，藉以使電荷從電源閘電晶體102之閘極流至VccG電源電壓(軌槽)。在一實施例中之控制的時間之 後，第三信號Ca約於時間T4走低(開關Ta開啟)，且第二信號Cn從低至高以開啟第二電晶體Tn(以便操作為短路而將電源閘電晶體102之閘極端子耦合至接地)，以保持電源閘電晶體102開啟(使得電源閘電晶體102維持為短路)。
在一實施例中，可藉由自定時電路控制第三信號Ca信號為高之期間(例如，從時間T1至T2，及從時間T3至T4)，以使能量節省最大化。其他方法可用以產生及/或控制第三信號Ca之產生，其依次控制開關Ta，諸如使用有限狀態機器(FSM)以依據負載104進入及離開閒置模式之時序或狀況而控制第三信號Ta之產生。有關又另一範例，在一實施例中可藉由計數器而控制第三信號Ta之產生，其使用固定數量之時鐘週期，且計數器使用之週期數量例如藉由中央處理單元(CPU)或其他處理器改變，及/或整理及儲存於系統中(參照例如圖4)。
在一實施例中，可將第三信號Ca保持高之期間設定為操作上可接受之時間量。操作上可接受之時間量可依據例如保持開關Ta關閉之充分時間量，以啟動從一點前往至另一點之閾值電荷量。時間量可依據電路需要、電路設計者偏好及/或其他因素而予設定，包括但不限於開關Ta過長時間未保持關閉之實施例，以避免電流開始以相反方向流動，其可造成能量浪費。
文中所說明之電源閘電路100之實施例可用於大量實施及應用。例如，配賦低功率電路之行動裝置，包括但不 限於智慧手機、迷你電腦、平板電腦及其他行動網際網路裝置(MID)。而且，微處理器具有低功率狀態，可使用電源閘技術以避免其若干電路或元件不必要消耗功率。圖4為描繪適於實現所揭露各實施例之電源閘電路/方法的示範電腦系統400之方塊圖。
如同所示，電腦系統400可包括電源單元402、若干處理器或處理器核心404、具有儲存於其中之處理器可讀取及處理器可執行指令408之系統記憶體406、亦可儲存指令408之大量儲存裝置410、及通訊介面412。為此說明書，包括申請專利範圍，除非內文清楚要求，「處理器」及「處理器核心」可視為同義。
在本揭露之各實施例中，系統400中至少一處理器404或其他組件可回應於電腦系統400之特別狀態，諸如其一或多個電路或元件是否處於閒置模式，而產生或造成產生具有高或低狀態之任何一或多個信號Cp、Cn或Ca。
一或多個大量儲存裝置410及/或記憶體406可包含實體、非暫時電腦可讀取儲存裝置(諸如磁碟機、硬碟機、光碟唯讀記憶體(CDROM)、硬體儲存單元等)。電腦系統400亦可包含輸入/輸出裝置414(諸如鍵盤、顯示幕、游標控制等)。在純粹通過舉例之各實施例中，I/O裝置414可包括電子組件418(諸如圖1之負載104)，其為電源閘及/或其本身可包含以上說明之電源閘電路100。該等組件418可交替或附加地置於電腦系統400中，並可包含部分或全部積體電路。圖1之負載104 亦可為獲得電源閘之一個或部分處理器核心404。
在若干實施例中，組件418可與負載104分離或不同及/或置於電腦系統400中。例如，組件418可包括電路，諸如驅動器、自定時電路、計數器、FSM或其他以控制第三信號Ca之期間以保持開關Ta關閉，或與電源閘電路100之操作相關的其他電路。
圖4之各元件可經由系統匯流排416而相互耦合，其代表一或多個匯流排。在多個匯流排之狀況下，可藉由一或多個匯流排橋接器橋接(未顯示)。資料可通過系統匯流排416至I/O裝置414，例如組件418與處理器404之間。
可採用系統記憶體406及大量儲存裝置410以儲存實施一或多個作業系統、韌體模組或驅動器、應用程式等之程控指令之工作副本及永久副本，文中統稱為408。程控指令之永久副本可經由例如光碟(CD)之分佈媒體(未顯示)，或經由通訊介面412(來自分佈伺服器(未顯示))而置於工廠或現場之永久儲存器中。
依據各實施例，系統400之一或多個描繪之組件及/或其他元件可包括鍵盤、LCD螢幕、非揮發性記憶體埠、多個天線、圖形處理器、應用程式處理器、揚聲器、或其他包括相機之相關行動裝置元件。
電腦系統400之各元件的其餘組成為已知，因此將不進一步詳細說明。
所描繪實施例之以上說明包括摘要中所說明者，並非 窮舉或侷限於所揭露之精確形式。雖然文中為描述之目的而說明特定實施例及範例，可進行各式修改。例如，以上已反應於上升/下降信號、P型及N型電晶體等，而以信號之高/低值說明不同實施例中若干元件之組態及連接。在其他實施例中，鑒於N型電晶體是否取代P型電晶體、若干信號是否反相、狀態中若干改變是否觸發以反應於下降邊緣而非上升邊緣或反之等，可提供不同組態。
鑒於以上詳細說明可進行該些及其他修改。下列申請專利範圍不應解譯為侷限於說明書中所揭露之特定實施例。
100‧‧‧電源閘電路
102‧‧‧電源閘電晶體
104‧‧‧負載
106、108‧‧‧電容器
400‧‧‧電腦系統
402‧‧‧電源單元
404‧‧‧處理器核心
406‧‧‧記憶體
408‧‧‧指令
410‧‧‧大量儲存裝置
412‧‧‧通訊介面
414‧‧‧輸入/輸出裝置
416‧‧‧系統匯流排
418‧‧‧電子組件
參照下列圖式說明非限制及非窮舉實施例，其中，除非特別指定，在不同圖式中相同元件符號係指相同零件。
圖1描繪依據一實施例之具有電源閘電晶體之電源閘電路。
圖2描繪依據一實施例之與電源閘電晶體之第一狀態相關之信號圖。
圖3描繪依據一實施例之與電源閘電晶體之第二狀態相關之信號圖。
圖4為描繪適於實現所揭露之不同實施例之電源閘電路/方法之示範電腦系統之方塊圖。
100‧‧‧電源閘電路
102‧‧‧電源閘電晶體
104‧‧‧負載
106、108‧‧‧電容器

Claims (19)

  1. 一種節電電源閘設備，包含：電源閘電晶體，經組配以轉變為第一狀態而從第二電源電壓去耦第一電源電壓，及經組配以轉變為第二狀態而將該第一電源電壓耦合至該第二電源電壓；以及開關，耦合至該電源閘電晶體之控制端子及耦合至該第二電源電壓；其中，對該第一狀態而言，該開關反應於一信號而關閉及接著反應於該信號而開啟；以及其中，對該第二狀態而言，該開關反應於該信號而關閉，使得電荷從該電源閘電晶體之該控制端子流至該第二電源電壓，及接著反應於該信號而開啟。
  2. 如申請專利範圍第1項之設備，其中，對該第一狀態而言，該開關反應於該信號而關閉，使得電荷從該第二電源電壓流至該電源閘電晶體之該控制端子；以及其中，對該第二狀態而言，該開關反應於該信號而關閉，使得電荷從該電源閘電晶體之該控制端子流至該第二電源電壓。
  3. 如申請專利範圍第1項之設備，其中，該電源閘電晶體包括P型電晶體。
  4. 如申請專利範圍第1項之設備，其中，該電源閘電晶體具有耦合至該第一電源電壓之第一端子，耦合至該第二電源電壓之第二端子，及第三端子，其為該控制端子。
  5. 如申請專利範圍第4項之設備，進一步包含： 第一電晶體具有耦合至該第一電源電壓之第一端子，耦合至該電源閘電晶體之該第三端子之第二端子，及經耦合以接收第一信號之第三端子；以及第二電晶體具有耦合至該第一電晶體之該第二端子及耦合至該電源閘電晶體之該第三端子之第一端子，經耦合以接地之第二端子，及經耦合以接收第二信號之第三端子。
  6. 如申請專利範圍第5項之設備，其中，該開關反應之該信號為第三信號；其中，對第一時間之該第一狀態而言，該第二信號從第一位準轉變為第二位準以停用該第二電晶體，及該第三信號從該第二位準轉變為該第一位準以關閉該開關；其中，對該第一時間後之第二時間之該第一狀態而言，該第三信號從該第一位準轉變為該第二位準以開啟該開關，及該第一信號從該第一位準轉變為該第二位準以啟動該第一電晶體並保持該電源閘電晶體停用以維持從該第二電源電壓去耦該第一電源電壓；其中，對第三時間之該第二狀態而言，該第一信號從該第二位準轉變為該第一位準以停用該第一電晶體，及該第三信號從該第二位準轉變為該第一位準以關閉該開關；以及其中，對該第三時間後之第四時間之該第二狀態而言，該第三信號從該第一位準轉變為該第二位準以開啟該開關，及該第二信號從該第二位準轉變至該第一位準以啟 動該第二電晶體並保持該電源閘電晶體啟動以維持該第一電源電壓耦合至該第二電源電壓。
  7. 如申請專利範圍第5項之設備，其中，該第一、第二、及第三信號包括電壓信號，且其中，該第一位準為相對於該第二位準之較高電壓位準。
  8. 如申請專利範圍第5項之設備，其中，該第一電晶體包括P型電晶體，且其中，該第二電晶體包括N型電晶體。
  9. 一種節電電源閘方法，包含：將電源閘電路之電源閘電晶體轉變為第一狀態以從第二電源電壓去耦第一電源電壓；將該電源閘電晶體轉變為第二狀態以將該第一電源電壓耦合至該第二電源電壓；以及操作開關於該電源閘電晶體之控制端子與該第二電源電壓之間耦合；其中，對該第一狀態及該第二狀態而言，該操作包括該開關反應於一信號而關閉以使電荷於該第二電源電壓與該電源閘電晶體之該控制端子之間流動，並接著反應於該信號而開啟。
  10. 如申請專利範圍第9項之方法，其中，對該第一狀態而言，該操作包括該開關反應於該信號而關閉以使該電荷從該第二電源電壓流至該電源閘電晶體之該控制端子；以及其中，對該第二狀態而言，該操作包括該開關反應於 該信號而關閉以使該電荷從該電源閘電晶體之該控制端子流至該第二電源電壓。
  11. 如申請專利範圍第9項之方法，其中，使該電源閘電晶體轉變為該第一狀態包括停用P型電晶體以操作為該第一電源電壓與該第二電源電壓之間之開路，且其中，使該電源閘電晶體轉變為該第二狀態包括啟動該P型電晶體以操作為該第一電源電壓與該第二電源電壓之間之短路。
  12. 如申請專利範圍第9項之方法，其中，該電源閘電路包括由第一信號控制之第一電晶體及由第二信號控制之第二電晶體，且其中，該開關反應之該信號為第三信號，該方法進一步包含：對第一時間之該第一狀態而言，將該第二信號從第一位準轉變為第二位準以停用該第二電晶體，及將該第三信號從該第二位準轉變為該第一位準以關閉該開關；對該第一時間後之第二時間之該第一狀態而言，將該第三信號從該第一位準轉變為該第二位準以開啟該開關，及將該第一信號從該第一位準轉變為該第二位準以啟動該第一電晶體並保持該電源閘電晶體停用而維持從該第二電源電壓去耦該第一電源電壓；對第三時間之該第二狀態而言，將該第一信號從該第二位準轉變為該第一位準以停用該第一電晶體，及將該第三信號從該第二位準轉變為該第一位準以關閉該開關；以及 對該第三時間後之第四時間之該第二狀態而言，將該第三信號從該第一位準轉變為該第二位準以開啟該開關，及將該第二信號從該第二位準轉變為該第一位準以啟動該第二電晶體並保持該電源閘電晶體啟動而維持將該第一電源電壓耦合至該第二電源電壓。
  13. 如申請專利範圍第12項之方法，其中，該第一、第二、及第三信號包括電壓信號，且其中，該第一位準為相對於該第二位準之較高電壓位準。
  14. 一種節電電源閘系統，包含：負載；電源閘電路，耦合至該負載，並具有至少一電源閘電晶體經組配以轉變為與該負載之閒置模式相關之第一狀態，而於該閒置模式期間從第二電源電壓去耦第一電源電壓，其中，該電源閘電晶體經組配以轉變為與該負載之全操作模式相關之第二狀態而於該全操作模式期間將該第一電源電壓耦合至該第二電源電壓；以及開關，耦合至該電源閘電晶體之控制端子及耦合至該第二電源電壓，其中，對該第一狀態而言，該開關反應於一信號而關閉以使電荷流動；以及其中，對該第二狀態而言，該開關反應於該信號而關閉以使電荷流動。
  15. 如申請專利範圍第14項之系統，其中，該負載包 括行動裝置之電子組件。
  16. 如申請專利範圍第14項之系統，其中，該負載包括一部分積體電路。
  17. 如申請專利範圍第14項之系統，進一步包含有限狀態機器或計數器經組配以控制該信號之產生而控制該開關之操作。
  18. 如申請專利範圍第14項之系統，進一步包含自定時電路，耦合至該電源閘電路並經組配以控制該信號之期間而保持該開關關閉。
  19. 如申請專利範圍第14項之系統，其中，該電源閘電晶體包括N型電晶體。
TW101132363A 2011-09-23 2012-09-05 節電電源閘設備及方法 TWI514766B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/053144 WO2013043199A1 (en) 2011-09-23 2011-09-23 Charge-saving power-gate apparatus and method

Publications (2)

Publication Number Publication Date
TW201325090A TW201325090A (zh) 2013-06-16
TWI514766B true TWI514766B (zh) 2015-12-21

Family

ID=47914725

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104132541A TWI578701B (zh) 2011-09-23 2012-09-05 節電電源閘電路及系統
TW101132363A TWI514766B (zh) 2011-09-23 2012-09-05 節電電源閘設備及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104132541A TWI578701B (zh) 2011-09-23 2012-09-05 節電電源閘電路及系統

Country Status (5)

Country Link
US (2) US9966940B2 (zh)
CN (1) CN103959648B (zh)
DE (1) DE112011105644T5 (zh)
TW (2) TWI578701B (zh)
WO (1) WO2013043199A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229524B2 (en) 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
JP6185311B2 (ja) * 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
US9755631B2 (en) * 2015-11-24 2017-09-05 Intel Corporation Apparatus and method for reducing di/dt during power wake-up
US9766827B1 (en) * 2016-05-10 2017-09-19 Intel Corporation Apparatus for data retention and supply noise mitigation using clamps
CN105897230B (zh) * 2016-05-20 2019-08-06 西安紫光国芯半导体有限公司 一种门控电源电路及门控电源的产生方法
US9866234B1 (en) 2017-05-08 2018-01-09 Qualcomm Incorporated Digital-to-analog converter
US10833664B2 (en) * 2017-08-14 2020-11-10 Apple Inc. Supply tracking delay element in multiple power domain designs
US10879898B2 (en) * 2018-01-23 2020-12-29 Samsung Electronics Co., Ltd. Power gating circuit for holding data in logic block
US10908673B2 (en) 2018-02-07 2021-02-02 Intel Corporation Reliable digital low dropout voltage regulator
TWI774083B (zh) * 2020-10-13 2022-08-11 瑞昱半導體股份有限公司 開關電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146734A1 (en) * 2007-12-11 2009-06-11 Fujitsu Limited Charge Recycling (CR) in Power Gated Complementary Metal-Oxide-Semiconductor (CMOS) Circuits and in Super Cutoff CMOS (SCCMOS) Circuits
US20090322406A1 (en) * 2008-06-25 2009-12-31 Fujitsu Limited Semiconductor integrated circuit
US20110047397A1 (en) * 2009-08-19 2011-02-24 Samsung Electronics Co., Ltd. Power gating device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498836B1 (en) * 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7138825B2 (en) 2004-06-29 2006-11-21 International Business Machines Corporation Charge recycling power gate
US7913141B2 (en) 2006-08-16 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Power gating in integrated circuits for leakage reduction
JP2007143893A (ja) * 2005-11-28 2007-06-14 Toshiba Home Technology Corp 炊飯器
KR20080014531A (ko) * 2006-08-11 2008-02-14 삼성전자주식회사 전원 전압 제어 및 파워 게이팅（ｐｏｗｅｒｇａｔｉｎｇ）을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치.
CN101079619B (zh) * 2007-05-08 2010-07-07 北京交通大学 控制大功率电力半导体功率组件开关速度一致性的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146734A1 (en) * 2007-12-11 2009-06-11 Fujitsu Limited Charge Recycling (CR) in Power Gated Complementary Metal-Oxide-Semiconductor (CMOS) Circuits and in Super Cutoff CMOS (SCCMOS) Circuits
US20090322406A1 (en) * 2008-06-25 2009-12-31 Fujitsu Limited Semiconductor integrated circuit
US20110047397A1 (en) * 2009-08-19 2011-02-24 Samsung Electronics Co., Ltd. Power gating device

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Khanna, S.; Craig, K.; Shakhsheer, Y.; Arrabi, S.; Lach, J.; Calhoun, B.H., "Stepped Supply Voltage Switching for energy constrained systems," Quality Electronic Design (ISQED), 2011 12th International Symposium on , vol., no., pp.1,6, 14-16 March 2011 *
Mutoh, S.; Shigematsu, S.; Matsuya, Y.; Fukuda, H.; Yamada, J., "A 1 V multi-threshold voltage CMOS DSP with an efficient power management technique for mobile phone application," Solid-State Circuits Conference, 1996. Digest of Technical Papers. 42nd ISSCC., 1996 IEEE International , vol., no., pp.168,169, 10-10 Feb. 1996 *
Pakbaznia, E.; Fallah, F.; Pedram, M., "Charge Recycling in Power-Gated CMOS Circuits," Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on , vol.27, no.10, pp.1798,1811, Oct. 2008 *
Suhwan Kim; Chang Jun Choi; Deog-Kyoon Jeong; Kosonocky, S.V.; Sung Bae Park, "Reducing Ground-Bounce Noise and Stabilizing the Data-Retention Voltage of Power-Gating Structures," Electron Devices, IEEE Transactions on , vol.55, no.1, pp.197,205, Jan. 2008 *
Yan Yin; Zane, R., "Integrated results for dual low voltage IC based high and low side gate drive," Applied Power Electronics Conference and Exposition, 2005. APEC 2005. Twentieth Annual IEEE , vol.2, no., pp.759,765 Vol. 2, 6-10 March 2005 *

Also Published As

Publication number Publication date
CN103959648B (zh) 2017-08-15
CN103959648A (zh) 2014-07-30
TW201325090A (zh) 2013-06-16
TWI578701B (zh) 2017-04-11
TW201628339A (zh) 2016-08-01
US9966940B2 (en) 2018-05-08
US20130293282A1 (en) 2013-11-07
US20180241384A1 (en) 2018-08-23
WO2013043199A1 (en) 2013-03-28
US10536139B2 (en) 2020-01-14
DE112011105644T5 (de) 2014-08-28

Similar Documents

Publication Publication Date Title
TWI514766B (zh) 節電電源閘設備及方法
US9697887B2 (en) SRAM bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter
JP3883126B2 (ja) 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
US20190089354A1 (en) Low Power Clock Gating Circuit
US7768331B1 (en) State-retentive master-slave flip flop to reduce standby leakage current
TWI556235B (zh) 使用電阻性記憶體具有保存能力的記憶胞
JP2007535031A (ja) データ処理システム内における状態保持
US9948179B2 (en) Apparatus for charge recovery during low power mode
TWI486968B (zh) 記憶電路與字元線控制電路
TW201837653A (zh) 伴隨活躍的負載的功率多工
WO2015133987A1 (en) High voltage tolerant word-line driver
KR20110103884A (ko) 반도체 집적 회로 및 전자 정보 기기
US10996709B2 (en) Low power clock gate circuit
KR100886628B1 (ko) 반도체 장치의 내부전압 생성회로
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
US20140062583A1 (en) Integrated circuit and method of operating the same
TWI439932B (zh) 包含深度休眠模式之系統晶片及其方法
KR20150047854A (ko) 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치
Zhang et al. Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits
Sheng et al. Leakage minimization of single-phase register file based on two-phase CPAL using MTCMOS
TW201310909A (zh) 半導體裝置
TW202109239A (zh) 電源調控裝置、電腦系統及其相關電源調控方法
WO2003009300A1 (en) Integrated circuit and battery powered device
KR20080001341A (ko) 페리전압 발생기
KR20090117166A (ko) 반도체 메모리의 전원 제어 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees