TWI439932B - 包含深度休眠模式之系統晶片及其方法 - Google Patents

包含深度休眠模式之系統晶片及其方法 Download PDF

Info

Publication number
TWI439932B
TWI439932B TW096132450A TW96132450A TWI439932B TW I439932 B TWI439932 B TW I439932B TW 096132450 A TW096132450 A TW 096132450A TW 96132450 A TW96132450 A TW 96132450A TW I439932 B TWI439932 B TW I439932B
Authority
TW
Taiwan
Prior art keywords
signal
deep sleep
logic circuit
oxide semiconductor
metal oxide
Prior art date
Application number
TW096132450A
Other languages
English (en)
Other versions
TW200820077A (en
Inventor
Sung-Hoon Cho
Jae-Young Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200820077A publication Critical patent/TW200820077A/zh
Application granted granted Critical
Publication of TWI439932B publication Critical patent/TWI439932B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Description

包含深度休眠模式之系統晶片及其方法
本發明是有關於系統晶片(system-on-chip,SOC)。例如，本發明是有關於包含深度休眠模式之系統晶片，藉由對無法使用多閥值互補金屬氧化物半導體(multi-threshold complementary metal-oxide-semiconductor,MTCMOS)的硬巨集方塊(hard-macro block)(例如，內核以及智財)執行關機模式以達到降低總漏電流之目的。
習知系統晶片包含具有多個閥值的多閥值互補金屬氧化物半導體邏輯電路、用以控制多閥值互補金屬氧化物半導體邏輯電路的多閥值互補金屬氧化物半導體控制邏輯電路、實時時鐘電路以及硬巨集方塊〔例如，內核(CPU)或者非多閥值互補金屬氧化物半導體邏輯電路〕。
多閥值互補金屬氧化物半導體控制邏輯電路根據電源管理及時鐘電路提供的信號產生用於控制多閥值互補金屬氧化物半導體邏輯電路的控制信號，並提供控制信號至多閥值互補金屬氧化物半導體邏輯電路。
若習知系統晶片工作在休眠模式，多閥值互補金屬氧化物半導體邏輯電路將輸入端的資料狀態保持在根據多閥值互補金屬氧化物半導體控制邏輯電路提供的控制信號而進入休眠模式之前的狀態，並關閉每個單元的N型及P型金氧半場效電晶體(N/PMOS)，包括具有較高閥值電壓的N/PMOS，藉以降低漏電流。因此，習知系統晶片的設計 方案降低多閥值互補金屬氧化物半導體邏輯電路的漏電流，藉以減少總功耗。
若習知系統晶片從休眠模式切換至普通模式，多閥值互補金屬氧化物半導體邏輯電路則操作於普通模式。在普通模式，多閥值互補金屬氧化物半導體邏輯電路傳輸在休眠模式下被保存的資料至各方塊(例如，實時時鐘電路，硬巨集方塊等)。即，多閥值互補金屬氧化物半導體邏輯電路在普通模式下將輸入資料傳輸至每一方塊。
然而，因為習知系統晶片的硬巨集方塊是製造成具有預期或者預定硬體圖案的固定構造，不可能修改硬巨集方塊的電路結構。因此，硬巨集方塊較難以成為多閥值互補金屬氧化物半導體邏輯電路的形式，因而硬巨集方塊的漏電流不受電源供應狀態的限制。因此，若習知系統晶片操作於休眠模式，習知系統晶片無法降低硬巨集方塊的漏電流。
本發明的實施例可提供一種系統晶片及/或其方法，能使用深度休眠模式藉由關閉硬巨集方塊的電源從而達到降低漏電流之目的。
根據一實施例，系統晶片可包括硬巨集方塊、深度休眠控制邏輯電路及/或多閥值互補金屬氧化物半導體(MTCMOS)邏輯電路。深度休眠控制邏輯電路可配置成在普通模式期間將資料從多閥值互補金屬氧化物半導體邏輯電路傳輸至硬巨集方塊。深度休眠控制邏輯電路可配置 成一旦進入深度休眠模式即可閂鎖從多閥值互補金屬氧化物半導體邏輯電路輸出的資料，及/或可在深度休眠模式期間中斷電源供應至硬巨集方塊。
根據一實施例，系統晶片可包括電源管理器及/或多閥值互補金屬氧化物半導體(MTCMOS)控制邏輯電路。電源管理器可配置成在所述深度休眠模式期間啟動(activate)深度休眠致能信號及表明已經進入深度休眠模式的深度休眠模式狀態信號。多閥值互補金屬氧化物半導體控制邏輯電路可配置成根據深度休眠模式狀態信號的啟動而啟動電源管理信號及資料控制信號。深度休眠控制邏輯電路可配置成根據深度休眠致能信號、深度休眠模式狀態信號及資料控制信號的啟動而閂鎖從多閥值互補金屬氧化物半導體邏輯電路輸出的資料，及/或可根據深度休眠致能信號及電源管理信號的啟動而中斷電源供應至硬巨集方塊。
根據一實施例，資料控制信號是在深度休眠模式狀態信號啟動之後而被啟動，及/或電源管理信號是在資料控制信號啟動之後而被啟動。
根據一實施例，深度休眠控制邏輯電路可包括第一信號產生器、第二信號產生器、第一開關及/或浮動保護電路。第一信號產生器可配置成根據深度休眠致能信號及電源管理信號的啟動而啟動內核致能信號。第二信號產生器可配置成根據深度休眠模式狀態信號及深度休眠致能信號的啟動而啟動資料傳輸控制信號。第一開關可配置成根據 資料傳輸信號選擇性地輸出來自多閥值互補金屬氧化物半導體邏輯電路的資料。浮動保護電路可配置成可將資料從第一開關傳輸至硬巨集方塊，及/或可在資料控制信號的啟動期間閂鎖第一開關的輸出資料並中斷與第一開關的電連接。
根據一實施例，在中斷與第一開關的電連接之後，被浮動保護電路閂鎖的資料被調整為邏輯低狀態。
根據一實施例，硬巨集方塊可包括內核邏輯電路及/或第二開關。第二開關可配置成可根據內核致能信號的啟動而中斷電源供應至內核邏輯電路。
根據一實施例，多閥值互補金屬氧化物半導體邏輯電路可配置成在普通模式期間產生重置信號，及/或深度休眠控制邏輯電路可配置成根據深度休眠致能信號及深度休眠模式狀態信號而產生深度休眠重置信號，及/或根據重置信號及深度休眠重置信號產生內核重置信號。
根據一實施例，多閥值互補金屬氧化物半導體控制邏輯電路可配置成根據深度休眠模式狀態信號的啟動而產生延遲的深度休眠模式狀態信號。
根據一實施例，系統晶片更可包括實時時鐘電路，實時時鐘電路配置成可根據延遲的深度休眠模式狀態信號而操作，及/或配置成依照普通模式的進入而產生喚醒信號。
根據一實施例，若喚醒信號被啟動，多閥值互補金屬氧化物半導體控制邏輯電路可配置成阻止啟動(inactivate)電源管理信號及資料控制信號，產生延遲的喚醒信號，及 /或輸出延遲的喚醒信號至電源管理器，及/或電源管理器可配置成根據延遲的喚醒信號而阻止啟動深度休眠致能信號及深度休眠模式狀態信號。
根據一實施例，若電源管理信號及深度休眠致能信號被阻止啟動使得電源被恢復供應至硬巨集方塊，第一信號產生器可配置成阻止啟動內核致能信號。
根據一實施例，第二信號產生器可配置成根據深度休眠模式狀態信號及深度休眠致能信號的阻止啟動而阻止啟動資料傳輸控制信號，及/或第一開關可配置成在資料傳輸控制信號的阻止啟動期間將資料從多閥值互補金屬氧化物半導體邏輯電路傳輸至浮動保護電路。
根據一實施例，若資料控制信號被阻止啟動，浮動保護電路電性連接至第一開關。
根據一實施例，一種控制系統晶片的電源的方法可包括閂鎖在深度休眠模式期間從多閥值互補金屬氧化物半導體(MTCMOS)邏輯電路傳輸至硬巨集方塊的資料。在閂鎖資料之後，可中斷電源供應至硬巨集方塊。若深度休眠模式切換至普通模式，可恢復電源供應至硬巨集方塊，及/或可恢復從多閥值互補金屬氧化物半導體邏輯電路向硬巨集方塊的資料傳輸。
根據一實施例的方法中可更包括在閂鎖資料從多閥值互補金屬氧化物半導體邏輯電路傳輸至硬巨集方塊的期間，中斷硬巨集方塊與多閥值互補金屬氧化物半導體邏輯電路之間的電連接。
下列各實施例的說明是參考附加的圖式，用以例示本發明可用以實施之特定實施例。這些實施例僅是用於描述用途，因而，本發明不應限定於在此描述的特定形式，而可具有其它的實施方式。
應當理解的是，若一個元件被描述成”位於”、”連接至”或”耦接至”另一元件，其意思可為直接位於，連接或耦接至該元件或可在兩者之間設置中間元件。相反，若元件被描述成”直接位於”、”直接連接至”或”直接耦接至”另一元件，則表示不存在中間元件。如下面描述中所使用的，術語”及/或”包括所列舉的一個或多個相關物體的所有任意組合。
應當理解的是，雖然術語第一、第二等在此用於描述各種元件及/或部份，這些元件及/或部份不應被這些術語限制。這些術語僅僅用於將一個元件及/或部份與另一個元件及/或部份作區分。因此，下面描述的第一元件或部份可描述為第二元件或部份，而不偏離各實施例之教導。
在此使用的術語僅僅是為了描述特定實施例而不應被解釋成對本發明的限制。如下文使用的，單數形式一、一個及該、所述應包括多個的情況，除非有明確相反的說明。亦應當理解的是，說明書中使用的術語”包括”表明存在所描述的特徵、整體、步驟、操作、元件，但並不排除還存在一個或多個其它特徵、整體、步驟、操作、元件。
除非有相反定義，在此使用的所有術語(包括科技術 語)具有與本領域普通技藝人士所理解相同的意思。亦應當理解的是，術語，例如那些在一般使用的字典中定義的術語，其意思應當與相關領域所使用的意思一致，而其解釋不應當理想化或太過形式化，除非明確就是這樣定義的。
以下將參照相關圖示，詳細說明本發明之實施例，其中相同的元件將以相同的參照符號加以說明。
圖1繪示根據實施例的包含深度休眠控制邏輯電路的方塊圖。
如圖1所示，根據本實施例的系統晶片200可包括電源管理器201、多閥值互補金屬氧化物半導體控制邏輯電路202、實時時鐘電路203、多閥值互補金屬氧化物半導體邏輯電路205、深度休眠控制邏輯電路206及/或硬巨集方塊204。多閥值互補金屬氧化物半導體控制邏輯電路202可用於控制多閥值互補金屬氧化物半導體邏輯電路205。多閥值互補金屬氧化物半導體邏輯電路205可用作正反器(flipflop)，且當系統晶片200工作於普通模式時可將輸入資料傳輸至每一方塊，及/或當系統晶片200操作於休眠模式時可將閂鎖資料傳輸至每一方塊。深度休眠控制邏輯電路206可致能深度休眠模式。
若系統晶片200從普通模式切換至休眠模式，電源管理器201可產生停止信號STOP_ON及/或傳輸STOP_ON信號至多閥值互補金屬氧化物半導體控制邏輯電路202，其中STOP_ON信號表示系統晶片處於休眠模式。
若系統晶片200從普通模式切換至休眠模式，電源管 理器201可產生停止信號STOP_ON及/或深度休眠致能信號DeepSTOP_EN以控制深度休眠控制邏輯電路206。電源管理器201產生的停止信號STOP_ON可被提供至多閥值互補金屬氧化物半導體控制邏輯電路202及深度休眠控制邏輯電路206，及/或深度休眠致能信號DeepSTOP_EN可被提供至深度休眠控制邏輯電路206。電源管理器201可首先輸出深度休眠致能信號DeepSTOP_EN，然後再輸出停止信號STOP_ON。
實時時鐘電路203可經由多閥值互補金屬氧化物半導體邏輯電路205來讀取記憶體方塊(圖未繪示)的信息以檢驗普通模式(例如，設定時間信息)。若系統晶片200從普通模式切換至休眠模式或深度休眠模式，根據多閥值互補金屬氧化物半導體控制邏輯電路202產生的多停止信號MT_STOPON，實時時鐘電路203可檢測到系統晶片200在休眠模式或深度休眠模式之後，或在期望或預設時間之後，周期性地切換回普通模式，其中，MT_STOPON信號為STOP_ON信號的延遲信號。若系統晶片200返回至普通模式，實時時鐘電路203可產生喚醒信號STOPWKU並將其輸送至多閥值互補金屬氧化物半導體控制邏輯電路202。
多閥值互補金屬氧化物半導體控制邏輯電路202可接收來自電源管理器201的停止信號STOP_ON及/或來自實時時鐘電路203的喚醒信號STOPWKU。多閥值互補金屬氧化物半導體控制邏輯電路202可產生用於控制多閥值 互補金屬氧化物半導體邏輯電路205的控制信號nSC及MTC，該停止信號STOP_ON延遲得到的多停止信號MT_STOPON及/或該喚醒信號STOPWKU延遲得到的多喚醒信號MT_STOPWKU。
多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號nSC及MTC、多停止信號MT_STOPON及/或多喚醒信號MT_STOPWKU可為相互具有不同延遲時間的輸出。若系統晶片200從普通模式切換至休眠模式或深度休眠模式，控制信號nSC的輸出可遲於控制信號MTC的輸出，及/或多停止信號MT_STOPON的輸出可遲於控制信號nSC的輸出。若系統晶片200自休眠模式或深度休眠模式切換至普通模式，控制信號MTC的輸出可遲於控制信號nSC的輸出，及/或多個喚醒信號MT_STOPWKU的輸出可遲於控制信號MTC的輸出。
多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號nSC及MTC被輸出至多閥值互補金屬氧化物半導體邏輯電路205以及深度休眠控制邏輯電路206。多停止信號MT_STOPON被輸出至實時時鐘電路203，且多喚醒信號MT_STOPWKU被輸出至電源管理器201。
若系統晶片200從普通模式切換至休眠模式或深度休眠模式，多閥值互補金屬氧化物半導體邏輯電路205可將欲傳輸至每一方塊的資料閂鎖在正好根據多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號MTC進入休眠模式或深度休眠模式之前的狀態。
例如，每一方塊(例如，硬巨集方塊204或實時時鐘電路203)在系統晶片200工作在普通模式下讀取記憶體方塊中的資料或地址信息時，這些資料或地址信息可藉由用作正反器的多閥值互補金屬氧化物半導體邏輯電路205來讀取。例如，記憶體方塊的資料可經由多閥值互補金屬氧化物半導體邏輯電路205傳輸至每一方塊。若系統晶片200從普通模式切換至休眠模式或深度休眠模式，用作正反器的多閥值互補金屬氧化物半導體邏輯電路205可將欲傳輸至每一方塊的資料閂鎖在正好進入休眠模式或深度休眠模式之前的狀態。多閥值互補金屬氧化物半導體邏輯電路205的每一單元可包括具有較高閥值電壓的N/PMOS電晶體。如此，藉由根據多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號nSC來關閉具有較高閥值電壓的N/PMOS電晶體的電源，多閥值互補金屬氧化物半導體邏輯電路205的漏電流可被降低。
若系統晶片200從普通模式切換至休眠模式或深度休眠模式，多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號MTC可早於控制信號nSC輸出。因此，若系統晶片200操作在休眠模式或深度休眠模式，多閥值互補金屬氧化物半導體邏輯電路205可先根據控制信號MTC閂鎖資料，藉以使用控制信號nSC來降低漏電流。
深度休眠控制邏輯電路206可接收電源管理器201產生的停止信號STOP_ON及深度休眠致能信號DeepSTOP_EN，及/或多閥值互補金屬氧化物半導體控制 邏輯電路202產生的控制信號nSC及MTC。深度休眠控制邏輯電路206可根據控制信號DeepSTOP_EN及nSC以產生內核致能信號nCORE_EN，及/或根據內核致能信號nCORE_EN以控制供應至硬巨集方塊204的電源的開啟或關閉狀態。在系統晶片200工作於普通模式的過程中，可藉由內核致能信號nCORE_EN而供應電源至硬巨集方塊204。在系統晶片200操作於深度休眠模式的過程中，藉由內核致能信號nCORE_EN而電源被中斷供應至硬巨集方塊204。
若系統晶片200工作於普通模式，深度休眠控制邏輯電路206可傳輸資料DATA至浮動保護電路(例如，如圖5的2061)，其中輸入的資料DATA是來自多閥值互補金屬氧化物半導體邏輯電路205並用以傳輸至硬巨集方塊204。若系統晶片200工作於深度休眠模式，深度休眠控制邏輯電路206可轉換資料DATA，其中輸入的資料DATA是來自多閥值互補金屬氧化物半導體邏輯電路205，將資料DATA轉換至低位準，並傳輸低位準資料至浮動保護電路。
若系統晶片200工作於普通模式，深度休眠控制邏輯電路206的浮動保護電路(例如，如圖5的2061)可根據控制信號MTC將輸入資料DATA作為內核資料CORE_DATA而傳輸至硬巨集方塊204。若系統晶片200操作於深度休眠模式，浮動保護電路可保持傳輸至浮動保護電路的低位準資料。
深度休眠控制邏輯電路206可根據控制信號STOP_ON及DeepSTOP_EN而產生內核重置信號CORE_nReset。內核重置信號CORE_nReset可決定硬巨集方塊204的重置狀態。若系統晶片200從休眠模式返回至普通模式，硬巨集方塊204可立即被內核重置信號CORE_nReset重置。若系統晶片200操作於深度休眠模式下，硬巨集方塊204不會被重置。
若系統晶片200從普通模式切換至深度休眠模式，深度休眠控制邏輯電路206可根據內核致能信號nCORE_EN而關閉硬巨集方塊204並使硬巨集方塊204進入睡眠模式。
若系統晶片200從普通模式切換至深度休眠模式，深度休眠控制邏輯電路206可將資料DATA轉換成低位準及/或保持低位準資料，其中輸入的資料DATA是來自多閥值互補金屬氧化物半導體邏輯電路205用以傳輸至硬巨集方塊204。所接收的資料DATA經由多閥值互補金屬氧化物半導體邏輯電路205被轉換成低位準資料，因為低位準對於保持輸入至內核(CPU)的資料是有利的，這是因為若硬巨集方塊204採用靜電電極，當較高位準的信號被用於硬巨集方塊204將可能導致漏電流。
因為若系統晶片200操作於深度休眠模式，硬巨集方塊204可被關閉，因此硬巨集方塊204的漏電流可被降低。由於硬巨集方塊204的漏電流降低了，系統晶片200的總漏電流即可降低。
若系統晶片200從休眠模式或深度休眠模式切換至普 通模式，多閥值互補金屬氧化物半導體邏輯電路205可根據多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號nSC及MTC而工作於普通模式。在普通模式下，多閥值互補金屬氧化物半導體邏輯電路205可傳輸輸入資料至每一方塊。因此，若系統晶片200從休眠模式或深度休眠模式切換至普通模式，多閥值互補金屬氧化物半導體邏輯電路205可輸出資料及/或傳輸該輸出的資料至各方塊。若系統晶片200從深度休眠模式切換至普通模式，傳送至硬巨集方塊204的資料可經由深度休眠控制邏輯電路206而傳輸至硬巨集方塊204。
深度休眠控制邏輯電路206可根據多閥值互補金屬氧化物半導體控制邏輯電路202提供的控制信號nSC及MTC，而從多閥值互補金屬氧化物半導體邏輯電路205接收重置信號nReset及/或產生深度休眠重置信號DeepSTOP_nReset(例如，如圖5)。深度休眠控制邏輯電路206可根據重置信號nReset及深度休眠重置信號DeepSTOP_nReset而產生內核重置信號CORE_nReset，及/或傳輸內核重置信號CORE_nReset至硬巨集方塊204。內核重置信號CORE_nReset可被重置信號nReset及/或深度休眠重置信號DeepSTOP_nReset啟動或阻止啟動。
若系統晶片200從普通模式切換至深度休眠模式，內核重置信號CORE_nReset可被啟動並維持在啟動狀態。若系統晶片200從深度休眠模式切換至普通模式，啟動的內核重置信號CORE_nReset可被重置並維持在阻止啟動的 狀態。
若系統晶片200從深度休眠模式切換至普通模式，深度休眠控制邏輯電路206可根據內核致能信號nCORE_EN使硬巨集方塊204進入普通模式，及/或將資料DATA(其中所輸入的資料DATA來自多閥值互補金屬氧化物半導體邏輯電路205)作為內核資料CORE_DATA傳輸至硬巨集方塊204。
在系統晶片200中，休眠模式可不同於深度休眠模式，使用者可選擇其中之一。在深度休眠模式，系統晶片200可包括深度休眠控制邏輯電路206。然而，在休眠模式，系統晶片不需要設置深度休眠控制邏輯電路206。在休眠模式，系統晶片200可藉由多閥值互補金屬氧化物半導體邏輯電路205的操作來降低漏電流，而不是藉由硬巨集方塊204。然而，在深度休眠模式，系統晶片可藉由多閥值互補金屬氧化物半導體邏輯電路205及硬巨集方塊204的操作來降低漏電流。深度休眠模式可以是使用者新建立的操作模式，及/或本身即包括休眠模式。因此，若使用者已選擇休深度休眠模式，則無需使用休眠模式。
若系統晶片200工作於深度休眠模式，停止信號STOP_ON、多停止信號MT_STOPON、控制信號nSC及/或控制信號MTC可分別用作深度休眠模式條件信號、延遲深度休眠模式條件信號、電源管理信號及/或資料控制信號。
以下將以實施例來介紹深度休眠模式。
圖2繪示圖1的多閥值互補金屬氧化物半導體控制邏輯電路202的電路圖。
如圖2，多閥值互補金屬氧化物半導體控制邏輯電路202可包括多個延遲電路2001~2005、多個及閘AND21~AND24、多個緩衝器Buf22~Buf23、反及閘NAND21、及/或反向器INV21及INV22。延遲電路2001、2003及2005可具有相同的延遲時間，延遲電路2002的延遲時間可長於延遲電路2001、2003及2005的延遲時間。延遲電路2004的延遲時間可長於延遲電路2002的延遲時間。
電源管理器201所產生的停止信號STOP_ON可施加至多閥值互補金屬氧化物半導體控制邏輯電路202的及閘AND21的第一輸入端，及/或經由延遲電路2001、2002及2003施加至及閘AND21的第二輸入端。停止信號STOP_ON可施加至及閘AND22的第一輸入端與AND23的第一輸入端，停止信號STOP_ON經由延遲電路2001施加至及閘AND22的第二輸入端，及停止信號STOP_ON經由延遲電路2001、2002施加至及閘AND23的第二輸入端。
多閥值互補金屬氧化物半導體控制邏輯電路202的及閘AND21可在第一輸入端接收停止信號STOP_ON，及/或在第二輸入端接收被延遲電路2001、2002及2003延遲的停止信號STOP_ON。及閘AND21可邏輯合併停止信號及延遲的停止信號，並產生前級多停止(pre-mult-stop-on)信號pre_STOPON。該前級多停止信號pre_STOPON可經由緩衝器Buf21輸出為多停止信號MT_STOPON。
多閥值互補金屬氧化物半導體控制邏輯電路202的及閘AND22可在第一輸入端接收停止信號STOP_ON，及/或在第二輸入端接收被延遲的停止信號STOP_ON。及閘AND22可邏輯合併停止信號及延遲的停止信號，並產生stop-MTC信號STOP_MTC。該stop-MTC信號STOP_MTC可施加至及閘AND24的第一輸入端。
多閥值互補金屬氧化物半導體控制邏輯電路202的及閘AND23可在第一輸入端接收停止信號STOP_ON，及/或在第二輸入端接收被延遲電路2001及2002延遲的停止信號STOP_ON。及閘AND23可邏輯合併停止信號及延遲的停止信號，並產生stop-nSC信號STOP_nSC。該stop-nSC信號STOP_nSC可施加至反及閘NAND21的第一輸入端。
喚醒信號STOPWKU可經由反向器INV21施加至反及閘NAND21的第二輸入端，及/或經由反向器INV21及延遲電路2004施加至及閘AND24的第二輸入端。喚醒信號STOPWKU可經由反向器INV21輸出為前級多喚醒(pre-multi-wakeup)信號Pre-MT-STOPWKU並經由延遲電路2004及2005加以延遲。該延遲的前級多喚醒信號Pre-MT-STOPWKU可經由反向器INV22輸出為多喚醒信號MT_STOPWKU。
多閥值互補金屬氧化物半導體控制邏輯電路202的及閘AND24可在第一輸入端接收stop-MTC信號STOP_MTC，及/或在第二輸入端接收被延遲電路2004延遲並被反向器INV21反向的喚醒信號STOPWKU。及閘 AND24藉由邏輯合併stop-MTC信號STOP_MTC及反向並延遲的喚醒信號STOPWKU而產生pre-MTC信號Pre_MTC。該pre-MTC信號Pre_MTC經由緩衝器Buf22輸出為用以控制多閥值互補金屬氧化物半導體邏輯電路205的控制信號MTC。
多閥值互補金屬氧化物半導體控制邏輯電路202的反及閘NAND21可在第一輸入端接收stop-nSC信號STOP_nSC，及/或在第二輸入端經由反向器INV21接收喚醒信號STOPWKU。反及閘AND21藉由邏輯合併stop-nSC信號STOP_nSC及反向的喚醒信號STOPWKU而產生pre-nSC信號Pre_nSC。該pre-nSC信號Pre_nSC可經由緩衝器Buf23輸出為用以控制多閥值互補金屬氧化物半導體邏輯電路205的控制信號nSC。
圖3繪示圖1的多閥值互補金屬氧化物半導體控制邏輯電路202的輸入/輸出時序圖的一個範例。
如圖2及3，在根據一實施例多閥值互補金屬氧化物半導體邏輯電路的操作中，若系統晶片200從普通模式切換至深度休眠模式，停止信號STOP_ON可變成高位準且喚醒信號STOPWKU可為低位準。多閥值互補金屬氧化物半導體邏輯控制電路202可接收電源管理器201產生的停止信號STOP_ON及實時時鐘電路203產生的喚醒信號STOPWKU。多閥值互補金屬氧化物半導體邏輯控制電路202可根據信號STOP_ON及STOPWKU而產生用以控制多閥值互補金屬氧化物半導體邏輯電路205的控制信號 nSC及MTC、由停止信號STOP_ON的延遲得到的多停止信號MT_STOPON及/或由喚醒信號STOPWKU的延遲得到的多喚醒信號MT_STOPWKU。
多閥值互補金屬氧化物半導體邏輯控制電路202產生的控制信號MTC可切換至高位準且控制信號nSC可切換至低位準。多停止信號MT_STOPON可切換至高位準。隨著系統晶片200調整到深度休眠模式，喚醒信號STOPWKU及多喚醒信號MT_STOPWKU可維持在低位準。
多閥值互補金屬氧化物半導體邏輯控制電路202產生的控制信號nSC及MTC、多停止信號MT_STOPON及多喚醒信號MT_STOPWKU可為延遲時間皆不相等的輸出，其與系統晶片200的操作模式相符合。
如圖3所示，低位準控制信號nSC的產生可遲於高位準控制信號MTC的產生，及/或高位準多停止信號MT_STOPON的產生可遲於低位準控制信號nSC的產生。
如圖3所示，若系統晶片200從深度休眠模式切換至普通模式，喚醒信號STOPWKU可在預期或預定期間內維持高位準。多閥值互補金屬氧化物半導體邏輯控制電路202可接收電源管理器201產生的停止信號STOP_ON及實時時鐘電路203產生的喚醒信號STOPWKU。多閥值互補金屬氧化物半導體邏輯控制電路202可根據信號STOP_ON及STOPWKU而產生用以控制多閥值互補金屬氧化物半導體邏輯電路205的控制信號nSC及MTC、由 停止信號STOP_ON的延遲得到的多停止信號MT_STOPON及/或由喚醒信號STOPWKU的延遲得到的多喚醒信號MT_STOPWKU。
多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號MTC可切換至低位準，且控制信號nSC可切換至高位準。多喚醒信號MT_STOPWKU可在預期或預定期間內維持高位準。該預期或預定期間的時間長度可與喚醒信號STOPWKU維持高位準的預期或預定期間的時間長度相等。若喚醒信號STOPWKU在預期或預定期間之後返回至低位準，則多喚醒信號MT_STOPWKU可切換至低位準，且停止信號STOP_ON及多停止信號MT_STOPON可一起切換至低位準。若系統晶片工作在普通模式，喚醒信號STOPWKU、多喚醒信號MT_STOPWKU、停止信號STOP_ON及/或多停止信號MT_STOPON可維持在低位準。
多閥值互補金屬氧化物半導體邏輯控制電路202產生的控制信號nSC及MTC、多停止信號MT_STOPON及多喚醒信號MT_STOPWKU可為延遲時間皆不相等的輸出，其與系統晶片200的操作模式相符合。
如圖3所示，低位準控制信號MTC的產生可遲於高位準控制信號nSC的產生，及/或在預期或預定期間內維持高位準的多喚醒信號MT_STOPWKU的產生可遲於低位準控制信號MTC的產生。
多閥值互補金屬氧化物半導體邏輯控制電路202產生 的控制信號nSC及MTC可輸出至多閥值互補金屬氧化物半導體邏輯電路205及/或深度休眠控制邏輯電路206。多停止信號MT_STOPON可輸出至實時時鐘電路203，且多喚醒信號MT_STOPWKU可被輸出至電源管理器201。
圖4繪示圖1的多閥值互補金屬氧化物半導體邏輯電路205的單元的電路圖。
如圖4所示，多閥值互補金屬氧化物半導體邏輯電路205的單元可包括PMOS電晶體MP1及MP2，及/或NMOS電晶體MN1。PMOS電晶體MP1的源極可連接至電源電壓VDD。PMOS電晶體MP1的閘極可連接至輸入節點IN。PMOS電晶體MP1的汲極可連接至輸出節點OUT。NMOS電晶體MN1的汲極可連接至輸出節點OUT。NMOS電晶體MN1的閘極可連接至輸入節點IN。NMOS電晶體MN1的源極可連接至PMOS電晶體MP2的源極。PMOS電晶體MP2的閘極可耦接至控制信號nSC反向的控制信號SC。PMOS電晶體MP2的汲極可接地GND。
若MOSFET(即，MOS電晶體)關閉，則可產生流向基板的漏電流。MOS電晶體在關閉狀態下的漏電流可與閥值電壓呈指數關係。例如，隨著通道(即，設在源極與汲極之間的通道)長度變短，漏電流可增加，但隨著通道長度增加，漏電流可降低。MOS電晶體中形成的通道可與MOS電晶體的閥值電壓呈一定的正比例關係。MOS電晶體的閥值電壓可與閘極寬度呈一定的正比例關係。因此，MOS電晶體的較小的閘極尺寸可造成MOS電晶體較低的 閥值電壓，及/或減小MOS電晶體的通道長度。因此，若MOS電晶體開啟，流向基板的漏電流可因通道長度減小而增加。然而，MOS電晶體的較大的閘極尺寸可造成MOS電晶體較高的閥值電壓，及/或增加MOS電晶體的通道長度。因此，若MOS電晶體關閉，流向基板的漏電流可因通道長度增加而降低。
對於系統晶片工作於普通模式的情形，電晶體MP1及MN1可具有較低的閥值電壓以增加用作正反器的多閥值互補金屬氧化物半導體邏輯電路205的工作速度。然而，若系統晶片操作於休眠模式，多閥值互補金屬氧化物半導體邏輯電路205的漏電流可因較低的電晶體MP1及MN1的閥值電壓而增加。因此，多閥值互補金屬氧化物半導體邏輯電路205的每一單元可包括具有較高閥值電壓的PMOS電晶體MP2。若系統晶片200操作於休眠模式，多閥值互補金屬氧化物半導體邏輯電路205的PMOS電晶體MP2可藉由控制信號nSC關閉，因PMOS電晶體MP2較高的閥值電壓而降低漏電流。
由於多閥值互補金屬氧化物半導體邏輯電路205具有多閥值電壓，因此若系統晶片操作於休眠模式，多閥值互補金屬氧化物半導體邏輯電路205能夠藉由關閉具有較高閥值電壓的PMOS電晶體MP2來降低漏電流。
多閥值互補金屬氧化物半導體邏輯電路205的每一單元中，NMOS電晶體可被使用以替代PMOS電晶體MP2。這種情形下，NMOS電晶體的閘極可耦接至控制信號nSC。
圖5繪示圖1的深度休眠控制邏輯電路206與硬巨集方塊204之間的連接特徵的電路圖。
如圖5所示，根據一實施例的深度休眠控制邏輯電路206可包括及閘AND61、AND62及AND61、反及閘NAND61及NAND62、反向器INV61及/或浮動保護電路2061。浮動保護電路2061可包括緩衝器Buf64及反向器INV63、INV64，其中緩衝器Buf64由來自多閥值互補金屬氧化物半導體控制邏輯電路202的控制信號MTC所控制，反向器INV63及INV64用於保持資料。
圖1所示的硬巨集方塊204可包括用以控制電源供應器的PMOS電晶體。因此，如圖5所示，硬巨集方塊204是被繪示成包括PMOS電晶體MP3及硬巨集電路2041，其中PMOS電晶體MP3實質上切換電源電壓VDD，硬巨集電路2041由PMOS電晶體MP3控制其開啟或關閉。PMOS電晶體MP3的源極可連接至電源電壓VDD。PMOS電晶體MP3的閘極可耦接至內核致能信號nCORE_EN。PMOS電晶體MP3的汲極可連接至硬巨集電路2041。
圖6繪示圖1的深度休眠控制邏輯電路的輸入/輸出時序電路圖的一範例。
如圖5及6，以下將詳細描述根據一實施例深度休眠控制邏輯電路206的操作。
若系統晶片200操作於深度休眠模式，深度休眠控制邏輯電路206可從電源管理器201接收深度休眠致能信號DeepSTOP_EN及停止信號STOP_ON，及/或從多閥值互 補金屬氧化物半導體控制邏輯電路202接收控制信號nSC及MTC。信號DeepSTOP_EN、STOP_ON、nSC及MTC可被輸入至延遲時間皆不相等的深度休眠控制邏輯電路206。如圖6所示，深度休眠控制邏輯電路206可首先輸入深度休眠致能信號DeepSTOP_EN，然後在輸入控制信號MTC，及/或最後輸入控制信號nSC。
若系統晶片200操作於普通模式，深度休眠控制邏輯電路206可接收欲被傳輸至硬巨集方塊204的資料DATA，及/或用以重置硬巨集方塊204的重置信號nReset。
深度休眠致能信號DeepSTOP_EN可施加至及閘AND61的第二輸入端、反及閘NAND61的第二輸入端及/或反及閘NAND62的第一輸入端。
經由緩衝器Buf61輸入的停止信號STOP_ON可施加至深度休眠控制邏輯電路206的反及閘NAND61的第一輸入端，及/或深度休眠控制邏輯電路206的反及閘NAND62的第二輸入端。
經由緩衝器Buf62輸入的控制信號nSC可經由深度休眠控制邏輯電路206的反向器61施加至及閘AND61的第一輸入端。
經由緩衝器Buf63輸入的控制信號MTC可控制深度休眠控制邏輯電路206的浮動保護電路2061的緩衝器64。
深度休眠控制邏輯電路206的及閘AND61可在第一輸入端經由反向器INV61接收控制信號nSC及可在第二輸 入端接收深度休眠致能信號DeepSTOP_EN。及閘AND61可藉由邏輯合併控制信號nSC與深度休眠致能信號DeepSTOP_EN而產生內核致能信號nCORE_EN。內核致能信號nCORE_EN可施加至硬巨集方塊204的PMOS電晶體MP3的閘極。
如圖6所繪示，若系統晶片200從普通模式切換至深度休眠模式，內核致能信號nCORE_EN可切換至高位準以關閉PMOS電晶體MP3。因此硬巨集方塊204可關閉電源以致能睡眠模式，硬巨集方塊204的漏電流可被降低。
若系統晶片200從深度休眠模式切換至普通模式，內核致能信號nCORE_EN可切換至低位準以開啟硬巨集方塊204的PMOS電晶體MP3。因此，硬巨集方塊204可開啟電源，藉以致能普通模式。
深度休眠控制邏輯電路206的反及閘NAND61可在第一輸入端接收停止信號STOP_ON及可在第二輸入端接收深度休眠致能信號DeepSTOP_EN。反及閘NAND61可藉由邏輯合併停止信號STOP_ON與深度休眠致能信號DeepSTOP_EN而產生資料傳輸控制信號DeepSTOP_fpEN。資料傳輸控制信號DeepSTOP_fpEN可施加至及閘AND62的第二輸入端。
及閘AND62的第一輸入端(例如，除第二輸入端外的其它多個輸入端)可自多閥值互補金屬氧化物半導體邏輯電路205接收多個資料DATA。及閘AND62可在其第一輸入端(例如，這些多個輸入端)接收多個資料DATA及 在第二輸入端接收資料傳輸控制信號DeepSTOP_fpEN。及閘AND62藉由邏輯合併多個資料DATA及資料傳輸控制信號DeepSTOP_fpEN，接著及閘AND62所產生的信號可提供至浮動保護電路2061。
若系統晶片200從普通模式切換至深度休眠模式，深度休眠致能信號DeepSTOP_EN及停止信號STOP_ON可變成高位準以使2-輸入反及閘NAND61輸出一低位準信號。深度休眠控制邏輯電路206的反及閘NAND62可將所輸入來自多閥值互補金屬氧化物半導體邏輯電路205的資料DATA改變成低位準信號，低位準信號欲被輸出至浮動保護電路2061。若系統晶片200操作於深度休眠模式，多閥值互補金屬氧化物半導體控制邏輯電路202產生的控制信號MTC可為高位準信號，如圖6所示。因此，高位準控制信號MTC可施加至深度休眠控制邏輯電路206，使浮動保護電路2061的緩衝器Buf64關閉。因為浮動保護電路2061的緩衝器Buf64可被關閉，被及閘AND62改變成低位準信號的資料可藉由反向器INV63及INV64而得以被保存。
因為若硬巨集方塊204使用靜電二極體，硬巨集方塊204施加的高位準信號可引發漏電流，因此將從多閥值互補金屬氧化物半導體邏輯電路205接收的資料DATA改變成低位準並保存該低位準信號。例如，可藉由將欲輸入至硬巨集方塊204的資料DATA改變成低位準並維持該低位準資料這種方式，使得漏電流可以被降低。若硬巨集方塊 204未使用靜電二極體，來自多閥值互補金屬氧化物半導體邏輯電路205的資料DATA可被浮動保護電路2061保存在剛進入深度休眠模式之前的那個狀態，而無需被深度休眠控制邏輯電路206改變成低位準。
若系統晶片200從深度休眠模式切換至普通模式，多閥值互補金屬氧化物半導體控制邏輯電路202可產生低位準的控制信號MTC，以使深度休眠控制邏輯電路206的浮動保護電路2061開啟。因此，若系統晶片200操作於深度休眠模式，深度休眠控制邏輯電路206可提供已被保存的用於普通模式下的資料至硬巨集方塊204。
若系統晶片200操作在普通模式，深度休眠控制邏輯電路206可經由浮動保護電路2061的緩衝器Buf64輸出由多閥值互補金屬氧化物半導體邏輯電路輸入的資料DATA，當做內核資料CORE_DATA。內核資料CORE_DATA可被傳輸至硬巨集方塊204。
深度休眠控制邏輯電路206的反及閘NAND62可在第一輸入端接收深度休眠致能信號DeepSTOP_EN及在第二輸入端接收停止信號STOP_ON。反及閘NAND62可藉由邏輯合併深度休眠致能信號DeepSTOP_EN及停止信號STOP_ON而產生深度休眠重置信號DeepSTOP_nReset。深度休眠致能信號DeepSTOP_EN可施加至2-輸入及閘AND63的第二輸入端。
及閘AND63的第一輸入端可接收來自多閥值互補金屬氧化物半導體邏輯電路205的重置信號nReset。及閘 AND63可在第一輸入端接收重置信號nReset及在第二輸入端接收深度休眠致能信號DeepSTOP_EN。及閘AND63可藉由邏輯合併產生重置信號nReset及深度休眠致能信號DeepSTOP_EN而產生內核重置信號CORE_nReset。內核重置信號CORE_nReset可輸出至硬巨集方塊204。
若系統晶片操作於普通模式，內核重置信號CORE_nReset可切換至高位準，如圖6所示。若系統晶片200從普通模式切換至深度休眠模式，內核重置信號CORE_nReset可切換至低位準，如圖6所示。
因此，若系統晶片200從深度休眠模式切換至普通模式，維持在低位準的內核重置信號CORE_nReset可重置硬巨集模塊204及/或切換至高位準。在系統晶片200操作於普通模式期間，內核重置信號CORE_nReset可維持在高位準。
深度休眠控制邏輯電路206的及閘AND62可被稱為第一開關，且硬巨集方塊204的PMOS電晶體MP3可被稱為第二開關。深度休眠控制邏輯電路206的及閘AND61可被稱為第一信號產生器，且反閘及NAND61可被稱為第二信號產生器。
因此，因為系統晶片200可包括配置成可執行深度休眠模式的深度休眠控制邏輯電路206，系統晶片200可降低多閥值互補金屬氧化物半導體邏輯電路205及硬巨集方塊204在深度休眠模式期間的漏電流，藉以降低漏電流的整體損耗率。
根據本發明實施例的包含有配置成可執行深度休眠模式的深度休眠控制邏輯電路的系統晶片可降低系統晶片在深度休眠模式期間的整體漏電流。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧系統晶片
201‧‧‧電源管理器
202‧‧‧多閥值互補金屬氧化物半導體控制邏輯電路
203‧‧‧實時時鐘電路
204‧‧‧硬巨集方塊
205‧‧‧多閥值互補金屬氧化物半導體邏輯電路
206‧‧‧深度休眠控制邏輯電路
2001~2005‧‧‧延遲電路
2041‧‧‧硬巨集電路
2061‧‧‧浮動保護電路
AND21~AND24、AND61~AND63‧‧‧及閘
Buf21~Buf23、Buf61~Buf64‧‧‧緩衝器
GND‧‧‧接地
IN‧‧‧輸入節點
INV21、INV22、INV61~INV63‧‧‧反向器
MN1‧‧‧NMOS電晶體
MP1~MP3‧‧‧PMOS電晶體
NAND21、NAND61、NAND62‧‧‧反及閘
OUT‧‧‧輸出節點
SC‧‧‧控制信號
VDD‧‧‧電源電壓
圖1繪示根據一實施例的深度休眠控制邏輯電路的方塊圖。
圖2繪示圖1的多閥值互補金屬氧化物半導體控制邏輯電路的電路圖。
圖3繪示圖1的多閥值互補金屬氧化物半導體控制邏輯電路的輸入/輸出時序的範例。
圖4繪示圖1的多閥值互補金屬氧化物半導體邏輯電路的單元的電路圖。
圖5繪示圖1的深度休眠控制邏輯電路與硬巨集方塊之間的相互連接特徵的電路圖。
圖6繪示圖1的深度休眠控制邏輯電路的輸入/輸出時序的範例。
200‧‧‧系統晶片
201‧‧‧電源管理器
202‧‧‧多閥值互補金屬氧化物半導體控制邏輯電路
203‧‧‧實時時鐘電路
204‧‧‧硬巨集方塊
205‧‧‧多閥值互補金屬氧化物半導體邏輯電路
206‧‧‧深度休眠控制邏輯電路

Claims (15)

  1. 一種系統晶片，包括：硬巨集方塊；以及深度休眠控制邏輯電路，配置成在普通模式期間將資料從多閥值互補金屬氧化物半導體邏輯電路傳輸至所述硬巨集方塊；其中所述深度休眠控制邏輯電路配置成一旦進入深度休眠模式即可閂鎖從所述多閥值互補金屬氧化物半導體邏輯電路輸出的資料，並可在所述深度休眠模式期間中斷電源供應至所述硬巨集方塊。
  2. 如申請專利範圍第1項所述之系統晶片，更包括：電源管理器，配置成在所述深度休眠模式期間啟動深度休眠致能信號及表明已經進入深度休眠模式的深度休眠模式狀態信號；多閥值互補金屬氧化物半導體控制邏輯電路，配置成根據所述深度休眠模式狀態信號的啟動而啟動電源管理信號及資料控制信號，其中所述深度休眠控制邏輯電路配置成根據所述深度休眠致能信號、所述深度休眠模式狀態信號及所述資料控制信號的啟動而閂鎖從所述多閥值互補金屬氧化物半導體邏輯電路輸出的資料，並根據所述深度休眠致能信號及電源管理信號的啟動而中斷電源供應至所述硬巨集方塊。
  3. 如申請專利範圍第2項所述之系統晶片，其中：所述資料控制信號是在所述深度休眠模式狀態信號 啟動之後而被啟動；以及所述電源管理信號是在所述資料控制信號啟動之後而被啟動。
  4. 如申請專利範圍第2項所述之系統晶片，其中所述深度休眠控制邏輯電路包括：第一信號產生器，配置成根據所述深度休眠致能信號及所述電源管理信號的啟動而啟動內核致能信號；第二信號產生器，配置成根據所述深度休眠模式狀態信號及所述深度休眠致能信號的啟動而啟動資料傳輸控制信號；第一開關，配置成根據資料傳輸信號選擇性地輸出來自所述多閥值互補金屬氧化物半導體邏輯電路的資料；以及浮動保護電路，配置成將資料從所述第一開關傳輸至所述硬巨集方塊，其中所述浮動保護電路配置成在所述資料控制信號的啟動期間閂鎖所述第一開關的輸出資料並中斷與所述第一開關的電連接。
  5. 如申請專利範圍第4項所述之系統晶片，其中在中斷與所述第一開關的電連接之後，被所述浮動保護電路閂鎖的所述資料被調整為邏輯低狀態。
  6. 如申請專利範圍第4項所述之系統晶片，其中所述硬巨集方塊包括：內核邏輯電路；以及 第二開關，配置成根據所述內核致能信號的啟動而中斷電源供應至所述內核邏輯電路。
  7. 如申請專利範圍第4項所述之系統晶片，其中：所述多閥值互補金屬氧化物半導體邏輯電路配置成在普通模式期間產生重置信號；以及所述深度休眠控制邏輯電路配置成根據所述深度休眠致能信號及所述深度休眠模式狀態信號而產生深度休眠重置信號，並根據所述重置信號及所述深度休眠重置信號產生內核重置信號。
  8. 如申請專利範圍第2項所述之系統晶片，其中所述多閥值互補金屬氧化物半導體控制邏輯電路配置成根據所述深度休眠模式狀態信號的啟動而產生延遲的深度休眠模式狀態信號。
  9. 如申請專利範圍第8項所述之系統晶片，更包括：實時時鐘電路，配置成根據所述延遲的深度休眠模式狀態信號而操作，並配置成依照所述普通模式的進入而產生喚醒信號。
  10. 如申請專利範圍第9項所述之系統晶片，其中：若所述喚醒信號被啟動，所述多閥值互補金屬氧化物半導體控制邏輯電路配置成阻止啟動所述電源管理信號及所述資料控制信號，產生延遲的喚醒信號，並輸出所述延遲的喚醒信號至所述電源管理器；以及所述電源管理器配置成根據所述延遲的喚醒信號而 阻止啟動所述深度休眠致能信號及所述深度休眠模式狀態信號。
  11. 如申請專利範圍第4項所述之系統晶片，其中：若所述電源管理信號及所述深度休眠致能信號被阻止啟動使得電源被恢復供應至所述硬巨集方塊，則所述第一信號產生器配置成阻止啟動所述內核致能信號。
  12. 如申請專利範圍第4項所述之系統晶片，其中：所述第二信號產生器配置成根據所述深度休眠模式狀態信號及所述深度休眠致能信號的阻止啟動而阻止啟動所述資料傳輸控制信號；以及所述第一開關配置成在所述資料傳輸控制信號的阻止啟動期間將資料從所述多閥值互補金屬氧化物半導體邏輯電路傳輸至所述浮動保護電路。
  13. 如申請專利範圍第4項所述之系統晶片，其中：若所述資料控制信號被阻止啟動，所述浮動保護電路電性連接至所述第一開關。
  14. 一種控制系統晶片的電源的方法，包括：閂鎖在深度休眠模式期間從多閥值互補金屬氧化物半導體邏輯電路傳輸至硬巨集方塊的資料；在閂鎖所述資料之後，中斷電源供應至所述硬巨集方塊；若所述深度休眠模式切換至普通模式，恢復電源供應至所述硬巨集方塊；以及恢復從所述多閥值互補金屬氧化物半導體邏輯電路 向所述硬巨集方塊的資料傳輸。
  15. 如申請專利範圍第14項所述之控制系統晶片的電源的方法，更包括：在閂鎖從所述多閥值互補金屬氧化物半導體邏輯電路傳輸至所述硬巨集方塊的資料期間，中斷所述硬巨集方塊與所述多閥值互補金屬氧化物半導體邏輯電路之間的電連接。
TW096132450A 2006-09-01 2007-08-31 包含深度休眠模式之系統晶片及其方法 TWI439932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084278A KR101258530B1 (ko) 2006-09-01 2006-09-01 딥스탑 모드를 구현하기 위한 시스템 온 칩 및 그 방법

Publications (2)

Publication Number Publication Date
TW200820077A TW200820077A (en) 2008-05-01
TWI439932B true TWI439932B (zh) 2014-06-01

Family

ID=39150604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132450A TWI439932B (zh) 2006-09-01 2007-08-31 包含深度休眠模式之系統晶片及其方法

Country Status (4)

Country Link
US (1) US7917776B2 (zh)
JP (1) JP5148214B2 (zh)
KR (1) KR101258530B1 (zh)
TW (1) TWI439932B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504850B2 (en) * 2008-09-08 2013-08-06 Via Technologies, Inc. Method and controller for power management
WO2013048447A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Maintaining operational stability on a system on a chip
TWI806380B (zh) * 2022-01-24 2023-06-21 友達光電股份有限公司 穿戴式電子裝置及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732914B2 (ja) 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JP3856892B2 (ja) * 1997-03-03 2006-12-13 日本電信電話株式会社 自己同期型パイプラインデータパス回路および非同期信号制御回路
US6433584B1 (en) * 1998-06-18 2002-08-13 Hitachi, Ltd. Semiconductor integrated circuit
JP3519284B2 (ja) 1998-09-25 2004-04-12 Ｎｅｃエレクトロニクス株式会社 半導体集積論理回路及びその制御方法
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
US7010706B2 (en) * 2001-04-13 2006-03-07 Intel Corporation Apparatus having a first circuit supplying a power potential to a second circuit under a first operating mode otherwise decoupling the power potential
JP3864248B2 (ja) * 2001-12-17 2006-12-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3825756B2 (ja) 2003-02-17 2006-09-27 富士通株式会社 半導体集積回路
KR100564588B1 (ko) 2003-11-28 2006-03-29 삼성전자주식회사 플로우팅 방지회로를 구비하는 ｍｔｃｍｏｓ 반도체집적회로
KR100564634B1 (ko) 2004-10-08 2006-03-28 삼성전자주식회사 단락전류 방지회로를 구비한 ｍｔｃｍｏｓ 회로 시스템
JP2006222952A (ja) 2005-02-11 2006-08-24 Samsung Electronics Co Ltd マルチ−しきいｃｍｏｓシステム及び複数個のブロックを制御する方法
KR100559738B1 (ko) 2005-02-11 2006-03-10 삼성전자주식회사 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법
KR100630740B1 (ko) * 2005-03-03 2006-10-02 삼성전자주식회사 스캔 기능을 갖는 고속 펄스 기반의 리텐션 플립플롭

Also Published As

Publication number Publication date
KR20080021253A (ko) 2008-03-07
JP5148214B2 (ja) 2013-02-20
KR101258530B1 (ko) 2013-04-30
JP2008060584A (ja) 2008-03-13
US20080054956A1 (en) 2008-03-06
TW200820077A (en) 2008-05-01
US7917776B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JP5010104B2 (ja) Ｍｔｃｍｏｓ装置及びその制御方法
US10536139B2 (en) Charge-saving power-gate apparatus and method
US7982514B2 (en) State-retentive master-slave flip flop to reduce standby leakage current
EP3245735B1 (en) Clock-gating cell with low area, low power, and low setup time
JP2007535031A (ja) データ処理システム内における状態保持
JP2002110920A (ja) 半導体集積回路
US7511535B2 (en) Fine-grained power management of synchronous and asynchronous datapath circuits
US8289060B2 (en) Pulsed state retention power gating flip-flop
JP2005527166A (ja) リーク電流制御を用いた非揮発性多しきい値ｃｍｏｓラッチ
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP4122954B2 (ja) 半導体集積回路
TWI439932B (zh) 包含深度休眠模式之系統晶片及其方法
TWI544731B (zh) 半導體裝置
TWI733155B (zh) 用於減少漏電流的裝置及方法
JP2000138348A (ja) 半導体装置
TWI388977B (zh) 微處理器、積體電路以及選擇性基底偏壓方法
KR100703720B1 (ko) 파워 게이팅 회로를 구비한 반도체 집적회로 장치
KR100559738B1 (ko) 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법
US10706916B1 (en) Method and apparatus for integrated level-shifter and memory clock
US20210313984A1 (en) Semiconductor device
KR100924341B1 (ko) 래치 회로
JP3671970B2 (ja) 半導体集積回路
KR100514413B1 (ko) 리세트 신호 발생 회로
KR100706831B1 (ko) 반도체 메모리 장치의 내부 전원 싱크 회로
KR20090047608A (ko) 시스템 온 칩에서 리셋 회로 장치 및 방법