CN103684355A - 门控时钟锁存器、其操作方法和采用其的集成电路 - Google Patents

门控时钟锁存器、其操作方法和采用其的集成电路 Download PDF

Info

Publication number
CN103684355A
CN103684355A CN201310337046.8A CN201310337046A CN103684355A CN 103684355 A CN103684355 A CN 103684355A CN 201310337046 A CN201310337046 A CN 201310337046A CN 103684355 A CN103684355 A CN 103684355A
Authority
CN
China
Prior art keywords
switch
circuit
latch
gated clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310337046.8A
Other languages
English (en)
Other versions
CN103684355B (zh
Inventor
伊利亚斯·埃尔金
扬戈
乔纳·阿尔本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103684355A publication Critical patent/CN103684355A/zh
Application granted granted Critical
Publication of CN103684355B publication Critical patent/CN103684355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

门控时钟锁存器、对时钟信号进行门控的方法以及包含门控时钟锁存器或方法的集成电路。在一个实施例中，门控时钟锁存器包括：（1）传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，（2）保持器电路，耦连到传播电路并具有配置为由输入时钟信号所驱动的单个第一开关以及（3）AND门，耦连到传播电路和保持器电路并具有耦连到传播电路中的第二开关和保持器电路中的第二开关的内部节点。

Description

门控时钟锁存器、其操作方法和采用其的集成电路
技术领域
本发明总地涉及时钟驱动集成电路（IC），并且，更具体地，涉及用于IC的门控时钟锁存器（clock gating latch）和操作门控时钟锁存器的方法。
背景技术
对于时钟驱动IC，时钟所消耗的功率占整体IC功耗的重要部分。时钟不仅展示出高级别的活动性，其还具有相对大的开关负载。为解决时钟功耗问题，已在现代IC中广泛使用门控时钟锁存器。门控时钟锁存器是配置为通过禁止时钟信号传播到钟控的（clocked）但不活动的存储元件来减少时钟功耗的电路。
发明内容
一方面提供门控时钟锁存器。在一个实施例中，门控时钟锁存器包括：（1）传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，（2）保持器电路，耦连到传播电路并具有配置为由输入时钟信号所驱动的单个第一开关，以及（3）AND（与）门，耦连到传播电路和保持器电路并具有耦连到传播电路中的第二开关和保持器电路中的第二开关的内部节点。
另一方面提供对时钟信号进行门控的方法。在一个实施例中，方法包括：（1）置位使能信号以将门控时钟锁存器置入使能模式中，在该使能模式中门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号，以及（2）解置位使能信号以将门控时钟锁存器置入禁止模式中，在该禁止模式中输出时钟信号被禁止并且输入时钟信号至多驱动门控时钟锁存器的传播电路的开关、门控时钟锁存器的保持器电路的开关以及门控时钟锁存器的AND门的输入。
又一方面提供IC。在一个实施例中，IC包括：（1）时钟，（2）耦连到时钟的多个门控时钟锁存器。多个门控时钟锁存器中的每一个具有：（2a）传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，（2b）保持器电路，耦连到传播电路并具有配置为由输入时钟信号所驱动的单个第一开关，以及（2c）AND门，耦连到传播电路和保持器电路并具有耦连到传播电路中的第二开关和保持器电路中的第二开关的内部节点。IC进一步包括：（3）耦连到多个门控时钟锁存器的对应的多个钟控的存储元件，（4）其他IC电路，以及（5）控制器，耦连到多个门控时钟锁存器并配置为置位使能信号以将多个门控时钟锁存器中的一个置入使能模式中，在该使能模式中门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号，以及解置位使能信号以将多个门控时钟锁存器中的一个置入禁止模式中，在该禁止模式中输出时钟信号被禁止并且输入时钟信号至多驱动门控时钟锁存器的传播电路的开关以及门控时钟锁存器的保持器电路的开关。
附图说明
现在结合附图对下面的描述进行参考，其中：
图1是IC的框图；
图2是门控时钟锁存器的一个实施例的示意图；
图3是门控时钟锁存器的另一个实施例的示意图；以及
图4是对时钟信号进行门控的方法的一个实施例的流程图。
具体实施方式
如上所述，门控时钟锁存器是配置为通过禁止时钟信号传播到钟控的但不活动的存储元件来减少时钟功耗的电路。不幸的是，门控时钟锁存器其自身是钟控的存储元件，并因此消耗时钟功率。更具体地，假定提供给门控时钟锁存器的时钟信号是活动的并且门控时钟锁存器的上游没有以某种方式被禁止，则门控时钟锁存器接收输入时钟信号的部分甚至当锁存器对下游电路禁止时钟信号时也继续进行开关。
相关技术领域的技术人员应意识到，门控时钟锁存器通常采用低相锁存器的形式，这允许其存储使能值并保证门控时钟锁存器具有与传入时钟信号的高相的完全重叠。常规门控时钟锁存器还包括二输入与（AND2）门，其允许所存储的使能值来对时钟信号进行门控。
常规传输门（pass-gate）锁存器包括传输门和保持器二者并且要求生成输入时钟信号（clk）的真（clkP）和互补（clkN）形式二者以驱动锁存器。要求反相器生成ClkN。可直接从clk中生成ClkP或通过利用附加反相器将ClkN反相来生成ClkP。采用Clk以驱动AND2门的输入。采用ClkN以驱动传输门中的n沟道场效应晶体管（NFET）开关以及保持器中的p沟道场效应晶体管（PFET）开关，而ClkP驱动传输门中的PFET开关和保持器中的NFET开关，以保证锁存器在Clk的低相位上保持可写，并且当Clk为高时维持其所存储的值。在一些传输门锁存器中，ClkP和ClkN还驱动传输门中的PFET开关和保持器中的NFET开关。连同AND2门中的两个晶体管一起，常规传输门锁存器要求至少八个开关以即使当输出时钟被禁止时也保持被钟控。这些开关中的每一个均消耗功率。一些常规传输门锁存器缓冲clkP来代替使用clk，这要求至少十个开关以保持一直被钟控。
本文中应意识到的是，在IC中可采用较小功耗的门控时钟锁存器以节省大量功率。本文中应进一步意识到的是，可通过减少锁存器中无论是否使能锁存器均进行开关的部件的数目来使门控时钟锁存器功耗更小。因此，本文所介绍的是门控时钟锁存器的各种实施例和对时钟信号进行门控的方法，其中在锁存器中保持被钟控的开关的数目减少。门控时钟锁存器的某些实施例和方法要求仅三个开关以保持在锁存器中被钟控。门控时钟锁存器的某些其他实施例和方法要求总的来说较少的开关，这允许锁存器和方法在较小面积的IC上实现。
图1是IC 100的框图。IC 100包括配置为生成时钟信号的时钟110，该时钟信号用作至各门控时钟锁存器的输入时钟信号。虽然IC 100可包含多得多的门控时钟锁存器，但是图1仅显示耦连到时钟110以从其接收输入时钟信号的门控时钟锁存器120-1、120-2。门控时钟锁存器120-1、120-2对输入时钟信号进行门控，通过提供输出时钟信号，使能时钟信号驱动或者禁止时钟信号驱动对应的钟控的存储元件130-1、130-2。控制器140耦连到门控时钟锁存器120-1、120-2并配置为分别生成使门控时钟锁存器120-1、120-2使能或禁止时钟信号的使能信号。其他IC电路150作为IC 100的一部分存在，并可包括进一步的门控时钟锁存器和钟控的存储元件（未示出）。
图2是门控时钟锁存器的一个实施例的示意图。门控时钟锁存器配置为接收输入时钟信号clk（例如从图1的时钟110）和使能信号e（例如从图1的控制器140）以及基于clk和e提供门控的输出时钟信号q。更具体地，当置位（assert）e时q被使能（具有与clk大致相同的频率和相位）以及当禁止（disable）e时q被禁止（具有频率零）。
门控时钟锁存器具有包括开关205、210、215、220和反相器225的传播电路。开关205、210提供传播电路的上拉部件，开关215、220提供传播电路的下拉部件。开关205、210、215、220的源极和漏极耦连使得开关在非零电源电压和接地之间以串联方式耦连，如所示的。在图2的实施例中，开关205、210是PFET，开关215、220是NFET。开关205配置为在其栅极接收clk，如所示的。反相器225配置为接收e并提供互补的使能信号en。门控时钟锁存器的可替代实施例配置为接收en（例如从图1的控制器140）并相应地省略反相器225。开关210、215配置为在其栅极接收en，如所示的。
门控时钟锁存器还具有包括开关230、235、240和反相器245的保持器电路。开关230提供保持器电路的上拉部件，开关235、240提供保持器电路的下拉部件。与开关205、210、215、220相似，开关230、235、240的源极和漏极在非零电源电压和接地之间以串联方式耦连，如所示的。在图2的实施例中，开关230是PFET，开关235、240是NFET。开关235配置为在其栅极接收clk，如所示的。
第一节点定义在开关210、215之间，如所示的。在第一节点处所发出的信号m被提供到反相器245和AND2门的第一输入。在图2的实施例中，AND2门由二输入与非（NAND2）门250和反相器255的组合形成。反相器245配置为提供信号mn到开关240的栅极，所述信号mn是信号m的互补。节点m进一步在开关230、235之间耦连，如所示的，为保持器电路提供反馈路径。
第二节点定义在AND2门（由NAND2门250和反相器255所形成）的内部节点处。在图2中，第二节点位于NAND2门250和反相器255之间。在第二节点处所发出的信号sn被提供到开关220、230（以及反相器255）。最后，NAND2门250的第二输入接收clk。
如上文所隐含的，门控时钟锁存器以两种模式操作：当置位使能信号e时的使能模式，以及当在clk的上升沿之前解置位（deassert）e时的禁止模式。在示出的实施例中，当e转变到逻辑高时其被置位，并且当转变到逻辑低时其被解置位。
当clk为低时，开关205为ON（闭合或导通），sn为高，开关220为on，开关230和235为OFF（打开或非导通），q为低。因此，传播电路被使能并且保持器电路被禁止，当时钟为低时与所需的低相锁存器逻辑功能一致。输入e中的转变导致经由反相器225传播到开关210、215的互补信号en。当开关220、205为ON时，开关210、215起反相器的作用并导致e传播到m。反相器245进一步使en传播到节点mn。因此，在clk为低时，允许e经过传播电路传播，但clk的低相位阻止m经过AND2门250传播。因此sn维持于高，并且由于反相器255的功效，q维持于低。因此clk仅驱动四个开关：开关205、开关235和NAND2门250内部的两个开关。所有其他开关与clk隔离。
当需要使能模式时，e被置位并且en转变为低。在clk为低时，m转变为高，mn转变为低。随后，当clk转变为高时，sn转变为低，并且开关235、230变为ON，这激活保持器电路。开关205、220变为OFF，这停用传播电路。当clk为高时，保持器电路的激活和传播电路的停用与所需的低相锁存器的逻辑功能一致。因为开关230将m维持于高，所以clk确定sn（NAND2门250的输出），这使q跟随clk并驱动图2的门控时钟锁存器下游的一个或多个钟控的存储元件（例如图1的钟控的存储元件130-1或钟控的存储元件130-2）。当传播电路被禁止时，阻止输入e中的转变传播到m，并且当保持器电路被使能时，m维持高值，并且保证sn保持于低，这保证q在clk的高相位的整个持续时间保持于高，与所需的门控时钟锁存器的逻辑功能一致。
当需要禁止模式时，e被解置位并且en转变为高。当clk为低时，m转变为低，并且mn转变为高，这将开关240变为ON。随后，当clk转变为高时，sn保持于高，并且开关230保持OFF。开关235也变为ON，这通过开关235、240将m维持于低。开关205变为OFF，这停用由开关210、205所代表的传播电路的上拉部件。传播电路的上拉部件的停用防止输入e的上升转变传播到m，并且保持器电路的激活维持m的低值，其当clk为高时与所需的低相锁存器的逻辑功能一致。作为通过clk的高相位维持信号m的低值的结果，AND2门250维持信号sn的高值，并且反相器255维持q的低值，其与所需的门控时钟锁存器的逻辑功能一致。如上文所证，图2的实施例与所需的门控时钟锁存器的逻辑功能一致，是对钟控的AND2进行门控的低相锁存使能信号。
图3是门控时钟锁存器的另一个实施例的示意图。图3的门控时钟锁存器具有与图2的门控时钟锁存器相同的逻辑操作。然而，禁止信号dis取代图2的使能信号e来驱动锁存器。并且，显而易见的是，clk门控开关在AND2门的NAND2部分和保持器电路的下拉部件之间共享。因此在禁止模式中仅三个开关保持被钟控。这与图2的门控时钟锁存器中的四个开关相对照。
图4是对时钟信号进行门控的方法的一个实施例的流程图。方法在开始步骤410中开始。在步骤420中，置位使能信号以将门控时钟锁存器置于使能模式中，其中门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号。在步骤430中，解置位使能信号以将门控时钟锁存器置于禁止模式中，其中输出时钟信号被禁止并且输入时钟信号至多驱动门控时钟锁存器的传播电路的开关和门控时钟锁存器的保持器电路的开关。在一个实施例中，输入时钟信号进一步至多驱动门控时钟锁存器的AND门的输入。方法在结束步骤440中结束。
与本申请相关的领域的技术人员应理解的是，可对所描述的实施例进行其他和进一步的添加、删除、替换和修改。

Claims (10)

1.一种门控时钟锁存器，包括：
传播电路，具有配置为由输入时钟信号所驱动的单个第一开关；
保持器电路，耦连到所述传播电路并具有配置为由所述输入时钟信号所驱动的单个第一开关；以及
与门，耦连到所述传播电路和所述保持器电路并具有耦连到所述传播电路中的第二开关和所述保持器电路中的第二开关的内部节点。
2.根据权利要求1所述的门控时钟锁存器，其中所述门控时钟锁存器具有位于所述传播电路的第三和第四开关和所述保持器电路的反相器之间的第一节点，所述节点耦连到所述与门的第一输入并且耦连在所述保持器电路的所述第一和第二开关之间。
3.根据权利要求1所述的门控时钟锁存器，其中所述与门由与非门和反相器的组合来形成，所述内部节点位于所述与非门和所述反相器之间。
4.根据权利要求1所述的门控时钟锁存器，其中所述输入时钟信号的高态防止经由所述传播电路的所述第二开关所提供的信号驱动所述保持器电路中的反相器和所述与门。
5.根据权利要求1所述的门控时钟锁存器，其中所述传播电路的所述第一开关是PFET开关并且所述保持器电路的所述第一开关是NFET开关。
6.根据权利要求1所述的门控时钟锁存器，其中所述传播电路的所述第二开关是NFET开关，所述保持器电路的所述第二开关是PFET开关并且所述与门是二输入与门。
7.一种对时钟信号进行门控的方法，包括：
置位使能信号以将门控时钟锁存器置于使能模式中，其中所述门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号；以及
解置位所述使能信号以将所述门控时钟锁存器置于禁止模式中，其中所述输出时钟信号被禁止并且所述输入时钟信号至多驱动所述门控时钟锁存器的传播电路的开关、所述门控时钟锁存器的保持器电路的开关以及所述门控时钟锁存器的与门的输入。
8.根据权利要求7所述的方法，进一步包括仅当所述门控时钟锁存器在所述使能模式中时采用所述与门的内部节点来驱动所述传播电路的第二开关和所述保持器电路的第二开关。
9.根据权利要求7所述的方法，进一步包括采用所述输入时钟信号的高态来防止经由所述传播电路的第二开关所提供的信号驱动所述保持器电路中的反相器和所述与门。
10.一种集成电路，包括：
时钟；
耦连到所述时钟的多个门控时钟锁存器，所述多个门控时钟锁存器中的每一个包括：
传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，
保持器电路，耦连到所述传播电路并具有配置为由所述输入时钟信号所驱动的单个第一开关，以及
与门，耦连到所述传播电路和所述保持器电路并具有耦连到所述传播电路中的第二开关和所述保持器电路中的第二开关的内部节点；
耦连到所述多个门控时钟锁存器的对应的多个钟控的存储元件；
其他IC电路；以及
控制器，耦连到所述多个门控时钟锁存器并配置为置位使能信号以将所述多个门控时钟锁存器中的一个置于使能模式中，其中所述门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号，以及解置位所述使能信号以将所述多个门控时钟锁存器中的所述一个置于禁止模式中，其中所述输出时钟信号被禁止并且所述输入时钟信号至多驱动所述门控时钟锁存器的传播电路的开关、所述门控时钟锁存器的保持器电路的开关以及所述门控时钟锁存器的与门的输入。
CN201310337046.8A 2012-09-07 2013-08-05 门控时钟锁存器、其操作方法和采用其的集成电路 Active CN103684355B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/606,582 US8890573B2 (en) 2012-09-07 2012-09-07 Clock gating latch, method of operation thereof and integrated circuit employing the same
US13/606,582 2012-09-07
US13/606582 2012-09-07

Publications (2)

Publication Number Publication Date
CN103684355A true CN103684355A (zh) 2014-03-26
CN103684355B CN103684355B (zh) 2016-06-29

Family

ID=50153398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310337046.8A Active CN103684355B (zh) 2012-09-07 2013-08-05 门控时钟锁存器、其操作方法和采用其的集成电路

Country Status (4)

Country Link
US (1) US8890573B2 (zh)
CN (1) CN103684355B (zh)
DE (1) DE102013011698B4 (zh)
TW (1) TWI584594B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471412A (zh) * 2014-09-29 2016-04-06 德克萨斯仪器股份有限公司 使用低面积和低功率锁存器的集成时钟门控单元
CN105471410A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有低时钟功率的触发器
CN106487373A (zh) * 2015-09-01 2017-03-08 三星电子株式会社 半导体电路
CN107112993A (zh) * 2015-01-15 2017-08-29 高通股份有限公司 具有低面积、低功率和低设立时间的时钟门控单元

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866652B2 (en) 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US10931266B2 (en) 2014-08-11 2021-02-23 Nvidia Corporation Low power flip-flop element with gated clock
US10230373B2 (en) * 2015-04-27 2019-03-12 Samsung Electronics Co., Ltd. Clock gating circuit
KR102261300B1 (ko) 2015-06-22 2021-06-09 삼성전자주식회사 고속으로 동작하는 클록 게이팅 회로
KR102465497B1 (ko) 2016-04-28 2022-11-09 삼성전자주식회사 반도체 회로
US9742408B1 (en) 2016-09-23 2017-08-22 International Business Machines Corporation Dynamic decode circuit with active glitch control
US10298235B2 (en) * 2017-04-02 2019-05-21 Samsung Electronics Co., Ltd. Low power integrated clock gating cell using controlled inverted clock
US10374604B1 (en) 2018-08-12 2019-08-06 International Business Machines Corporation Dynamic decode circuit low power application
US10831967B1 (en) 2019-09-11 2020-11-10 International Business Machines Corporation Local clock buffer controller placement and connectivity
US10943040B1 (en) * 2019-09-11 2021-03-09 International Business Machines Corporation Clock gating latch placement
US11030376B2 (en) 2019-09-11 2021-06-08 International Business Machines Corporation Net routing for integrated circuit (IC) design
US10878152B1 (en) 2019-09-11 2020-12-29 International Business Machines Corporation Single-bit latch optimization for integrated circuit (IC) design
KR20210057875A (ko) * 2019-11-12 2021-05-24 삼성전자주식회사 집적 클럭 게이팅 회로
JPWO2021152938A1 (zh) * 2020-01-29 2021-08-05

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070157130A1 (en) * 2005-12-19 2007-07-05 International Business Machines Corporation Method for multi-cycle clock gating
CN101329589A (zh) * 2008-07-28 2008-12-24 北京中星微电子有限公司 一种低功耗读写寄存器的控制系统及方法
US7902878B2 (en) * 2008-04-29 2011-03-08 Qualcomm Incorporated Clock gating system and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549040B1 (en) * 2000-06-29 2003-04-15 Intel Corporation Leakage-tolerant keeper with dual output generation capability for deep sub-micron wide domino gates
US7053663B2 (en) * 2002-03-26 2006-05-30 Intel Corporation Dynamic gate with conditional keeper for soft error rate reduction
US7034578B2 (en) * 2003-04-28 2006-04-25 Via Technologies, Inc. N-domino output latch with accelerated evaluate path
US6906556B2 (en) * 2003-06-30 2005-06-14 Sun Microsystems, Inc. High-speed domino logic with improved cascode keeper
US7336102B2 (en) * 2004-07-27 2008-02-26 International Business Machines Corporation Error correcting logic system
US7109757B2 (en) * 2004-11-15 2006-09-19 Sun Microsystems, Inc. Leakage-tolerant dynamic wide-NOR circuit structure
US7411425B2 (en) * 2005-06-28 2008-08-12 International Business Machines Corporation Method for power consumption reduction in a limited-switch dynamic logic (LSDL) circuit
US7336105B2 (en) * 2005-06-28 2008-02-26 International Business Machines Corporation Dual gate transistor keeper dynamic logic
US7317339B1 (en) * 2006-06-16 2008-01-08 Via Technologies, Inc. N-domino register with accelerated non-discharge path
US8026754B2 (en) * 2009-02-13 2011-09-27 Apple Inc. Low latency flop circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070157130A1 (en) * 2005-12-19 2007-07-05 International Business Machines Corporation Method for multi-cycle clock gating
US7902878B2 (en) * 2008-04-29 2011-03-08 Qualcomm Incorporated Clock gating system and method
CN101329589A (zh) * 2008-07-28 2008-12-24 北京中星微电子有限公司 一种低功耗读写寄存器的控制系统及方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105471410A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有低时钟功率的触发器
CN105471410B (zh) * 2014-09-26 2021-04-02 德克萨斯仪器股份有限公司 具有低时钟功率的触发器
CN105471412A (zh) * 2014-09-29 2016-04-06 德克萨斯仪器股份有限公司 使用低面积和低功率锁存器的集成时钟门控单元
CN105471412B (zh) * 2014-09-29 2021-04-02 德克萨斯仪器股份有限公司 使用低面积和低功率锁存器的集成时钟门控单元
CN107112993A (zh) * 2015-01-15 2017-08-29 高通股份有限公司 具有低面积、低功率和低设立时间的时钟门控单元
CN107112993B (zh) * 2015-01-15 2020-12-15 高通股份有限公司 具有低面积、低功率和低设立时间的时钟门控单元
CN106487373A (zh) * 2015-09-01 2017-03-08 三星电子株式会社 半导体电路
CN106487373B (zh) * 2015-09-01 2021-09-28 三星电子株式会社 半导体电路

Also Published As

Publication number Publication date
TW201429163A (zh) 2014-07-16
DE102013011698B4 (de) 2016-07-21
CN103684355B (zh) 2016-06-29
US20140070847A1 (en) 2014-03-13
TWI584594B (zh) 2017-05-21
US8890573B2 (en) 2014-11-18
DE102013011698A1 (de) 2014-03-13

Similar Documents

Publication Publication Date Title
CN103684355A (zh) 门控时钟锁存器、其操作方法和采用其的集成电路
US9742382B2 (en) Flip-flop for reducing dynamic power
US9762214B2 (en) Flip-flop circuit
US7365575B2 (en) Gated clock logic circuit
US9876486B2 (en) Clock gated flip-flop
US7746138B2 (en) Semiconductor integrated circuit with flip-flop circuits mounted thereon
US20070229133A1 (en) D flip-flop
US20060220717A1 (en) Flip-flop circuit having low power data retention
US7301381B2 (en) Clocked state devices including master-slave terminal transmission gates and methods of operating same
US6720813B1 (en) Dual edge-triggered flip-flop design with asynchronous programmable reset
KR100612417B1 (ko) 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
US9425775B2 (en) Low swing flip-flop with reduced leakage slave latch
US7958418B2 (en) Circuit arrangement, electronic mechanism, electrical turn out and procedures for the operation of one circuit arrangement
US10878857B2 (en) Dynamic data storage element, and integrated circuit having the same
KR100922696B1 (ko) 클럭 기반의 데이터 저장 장치와, 듀얼 펄스 생성 장치와,데이터 저장 장치
US7164302B1 (en) One gate delay output noise insensitive latch
CN103873024A (zh) 小面积低电数据保持触发器
US6252449B1 (en) Clock distribution circuit in an integrated circuit
US8686778B2 (en) Integrated pulse-control and enable latch circuit
US8461866B2 (en) Device for storing pulse latch with logic circuit
US7224197B2 (en) Flip-flop implemented with metal-oxide semiconductors using a single low-voltage power supply and control method thereof
US7405631B2 (en) Oscillating divider topology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant