TWI462476B - 用於高性能脈衝式儲存的電路、方法及裝置 - Google Patents
用於高性能脈衝式儲存的電路、方法及裝置 Download PDFInfo
- Publication number
- TWI462476B TWI462476B TW098131791A TW98131791A TWI462476B TW I462476 B TWI462476 B TW I462476B TW 098131791 A TW098131791 A TW 098131791A TW 98131791 A TW98131791 A TW 98131791A TW I462476 B TWI462476 B TW I462476B
- Authority
- TW
- Taiwan
- Prior art keywords
- diagnostic
- output
- pulses
- pulse
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C2029/3202—Scan chain
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Description
本發明之領域係關於資料處理且尤其係關於藉由脈衝時控用於儲存操作或診斷資料的儲存電路。
回應於資料處理電路中之一時脈信號來儲存資料的循序儲存電路係為人已知。此等電路包括鎖存器電路及正反器,且就一延遲及能量兩者之觀點而言係一處理電路的極重要元件。正反器可採取主從鎖存器之形式,其在時脈循環之第一相位期間將資料輸入至主控鎖存器,且在時脈循環之第二相位期間將其轉移至從動鎖存器。此使其看似其回應於一邊緣而儲存資料,換句話說,其看似邊緣觸發。
對於此等主從正反器之一替代設計係一脈衝觸發正反器,其回應於一脈衝而儲存資料於一單一鎖存器內。若該脈衝係小且發生在時脈之邊緣上,其亦看似該儲存元件或鎖存器係邊緣觸發。實際上當脈衝係高時該鎖存器係透通以致該儲存元件可在脈衝期間接收資料,且接著當脈衝係低時係不透通以致其係與輸入隔離。然而,該脈衝對於儲存元件而言必須足夠寬以便能在脈衝寬度期間反應且儲存資料。
此等裝置係用以在處理期間儲存操作或功能資料且其通常係亦用以儲存診斷資料。在此等情況下,其通常在兩模態(此等係診斷模態及操作模態)之一中操作。此一正反器傳統上具有一掃描輸入及一資料輸入。掃描輸入接收診斷資料且操作輸入接收操作資料。操作模態係藉由一掃描賦能信號來控制,診斷模態係當掃描賦能信號係高時進入且在此模態中診斷資料被接收、儲存及輸出。當掃描賦能信號係低時,反而係操作資料被接收、儲存及輸出。
第1a圖顯示一傳統非反轉可掃描脈衝式正反器30。此裝置包含一具有一時脈輸入之脈衝產生器20,時脈延遲元件22,及一NAND閘極24,其係用於組合時脈及延遲時脈以產生脈衝。正反器本身在各自的輸入上包含驅動電路34及36,其係回應於一掃描賦能信號來開啟及關閉。因此,當掃描賦能係高時,驅動電路34被開啟且在掃描輸入處的資料被驅動,而當掃描賦能係低時,驅動裝置36係開啟且驅動操作資料。為了供正反器作為一脈衝式正反器,一傳輸閘極38係設置在轉發資料路徑上且此係藉由來自脈衝產生器20之脈衝開啟或關閉。
由於與主從正反器相比僅具有一單一鎖存器,故此等傳統脈衝式正反器具有高速性能及低面積之優點。然而,其確實需求時脈電路中之額外邏輯以產生該脈衝。此額外邏輯需求一明顯數量的電力。在此實例中,可見到脈衝式正反器在資料路徑內增加一多工器以形成一mux-d正反器來提供資料及掃描輸入。此mux-d正反器需求三態反相器以透過出現在轉發資料路徑中之傳輸閘極38驅動在操作資料路徑及掃描路徑兩者中之輸入,以使正反器成為一脈衝驅動正反器。此等額外電晶體增加延遲至電路及影響時序性能。其亦消耗電力。
第1b圖顯示一傳統反轉可掃描脈衝正反器。此裝置係類似於非反轉可掃描脈衝正反器及遭受相同缺點。
不同正反器之細節及其比較性能可在Tschanz等人的「用於高性能微處理器之單一邊緣觸發及雙重邊緣觸發脈衝式正反器的比較延遲及能量(Comparative Delay and Energy of Single Edge-Triggered and Dual Edge-Triggered Pulsed Flip-Flops for High-Performance Microprocessors)」中發現。
將會需求改進此等裝置之速率及性能。
本發明之一第一態樣提供狀態儲存電路,其包含:一用於接收輸入資料之操作資料輸入,一用於接收診斷資料之診斷資料輸入及一診斷選擇信號輸入;一儲存元件,其係用於儲存指示自該操作資料輸入及該診斷資料輸入之一接收的資料之一值;一輸出,其係用於輸出儲存在該儲存元件中之該值;一脈衝產生器,其係用於回應於一時脈信號產生脈衝,該脈衝產生器包含一診斷輸出及一功能輸出,且係回應於在該診斷選擇信號輸入處之一診斷賦能信號的接收,以在該診斷輸出處輸出該等產生脈衝且不在該功能輸出處輸出該等產生信號,且係回應於在該診斷選擇信號輸入處之一診斷失能信號的接收,以在該功能輸出處輸出該等產生脈衝且不在該診斷輸出處輸出該等產生脈衝;一操作路徑開關,其係用於自該功能輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該操作資料輸入至該儲存元件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存元件與該操作資料輸入;及一診斷路徑開關,其係用於自該診斷輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該診斷資料輸入至該儲存元件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存元件與該診斷資料輸入。
本發明認知先前技術裝置的許多問題係由於轉發資料路徑上的電路。亦認知若使用診斷賦能信號用於在操作及診斷模態間切換之控制可自儲存電路本身移除及置於脈衝產生器內,則其可移除先前在轉發資料路徑上所需求的一些電路系統,且因此改進裝置之速率。
因此,其提供一具有兩輸出之脈衝產生器,該脈衝產生器回應於指示該電路應於診斷模態中操作之診斷賦能信號輸出脈衝至一診斷輸出,且當診斷失能信號指示該操作或功能模態應被使用時輸出脈衝至一功能輸出。
此等脈衝係用以控制對於儲存元件之兩輸入上的開關,因而回應於在操作模態中輸出之脈衝而連接操作資料輸入至儲存元件,及回應於在診斷模態中輸出之脈衝而連接診斷資料輸入至儲存元件。儲存元件可接著儲存及輸出指示該資料之一值。此可為該資料本身或其可為該資料之一反轉形式。
該電路依此方法回應於藉由一脈衝產生器產生的脈衝選擇特定資料路徑來使用,且因此該電路不再需要係藉由診斷賦能信號直接控制之轉發資料路徑上的電路元件。此減少在轉發資料路徑上所需求的電路之數量且因而增加在操作及診斷路徑兩者上之儲存電路的速率。一缺點係該時脈接針必須驅動更多閘極電容且因此時脈輸出延遲係稍慢。
熟習此項技術人士應明瞭操作路徑開關及診斷路徑開關係位於不同途徑上之不同開關。兩開關依相同方式回應於脈衝,但自不同來源接收脈衝且此等來源在不同時間處輸出脈衝。因此,在診斷模態中,脈衝係藉由診斷輸出輸出且診斷路徑開關接收該等脈衝,而在操作模態中,脈衝係藉由功能輸出輸出且操作路徑開關接收其。
在一些具體實施例中,該操作路徑開關包含插入電路,其回應於來自該功能輸出之該等脈衝的接收以驅動在該操作資料輸入處之該資料至該儲存元件,且係回應於沒有接收脈衝而隔離該儲存元件與該操作資料輸入;及該診斷路徑開關包含插入電路,其回應於來自該診斷輸出之該等脈衝的接收以驅動在該診斷資料輸入處之該資料至該儲存元件,且係回應於沒有接收脈衝而隔離該儲存元件與該診斷資料輸入。
雖然操作及診斷路徑開關可採取一些形式,但在一些具體實施例中其包含插入電路,其可驅動資料值進入至儲存元件。此等驅動電路之使用增加正反器的性能且協助克服由於其他電路元件在該路徑上之電阻。
雖然包含驅動元件之此等路徑開關可採取一些形式,但在一些具體實施例中其包含三態反相器,其分別回應於來自功能輸出或診斷輸出之脈衝的接收以將在其各自之輸入處接收的資料驅動至儲存元件。
在替代具體實施例中,此等關關可各包含一反相器及一傳輸閘極,該傳輸閘極係回應於來自各自之輸出的脈衝以開啟且允許資料輸入待藉由反相器驅動通過。
在一些具體實施例中,該診斷選擇信號輸入包含一診斷賦能信號輸入,且該診斷賦能信號係一在診斷賦能信號輸入處接收及具有一預定邏輯位準之信號,且該診斷失能信號係一在該診斷賦能信號輸入處接收且具有一相反邏輯位準之信號。
雖然診斷賦能信號可具有一些形式,其大體上具有一可能係VDD之特定邏輯位準以指示係進入診斷模態及脈衝應在診斷輸出處輸出,及可能係VSS之另一邏輯位準以指示目前係操作模態及脈衝應在功能輸出處輸出。此其他邏輯位準可視為診斷失能信號。因此,實際上當診斷賦能信號係作用時係進入診斷模態,而當其不作用時係進入操作模態。
雖然脈衝產生器可採取一些形式,若該等脈衝係藉由兩不同輸出(其一輸出在功能模態期間而另一輸出在診斷模態期間輸出脈衝)來輸出,在一些具體實施例中,該脈衝產生器包含兩脈衝產生器,該等脈衝產生器之一包含該功能輸出且回應於該時脈信號及該診斷失能信號之接收產生脈衝,及該等脈衝產生器之一第二脈衝產生器包含該診斷輸出且回應於該時脈信號及該診斷賦能信號之接收產生脈衝。
或者係該脈衝產生器可具有一具有兩輸出之單一脈衝產生器,該兩輸出之一係一功能輸出而另一者係一診斷輸出,各在其各自的操作模態期間輸出脈衝。
在一些具體實施例中,該儲存元件包括一鎖存器電路。
儘管鎖存器電路可採取一些如此項技術中為人熟知之形式,在一些具體實施例中,該儲存元件包含一雙重三態反相器,其回應於該功能及該等診斷脈衝兩者;及一反相器,其係配置在一回授迴路中。
若一具有一三態反相器及一配置於一回授迴路中之回授電路係用作鎖存器電路,則當該電路具有兩操作模態且係在特定模態中回應於自不同輸出輸出之脈衝時,回授迴路中之三態反相器應為一回應於任一組脈衝之雙重三態反相器。該電路係配置使得該三態反相器自脈衝產生器之功能及診斷輸出兩者接收脈衝。
在一些具體實施例中,該脈衝產生器包含延遲電路,其係用於增加一延遲至該時脈信號,該脈衝產生器包含電路,其係用於組合該時脈信號及該延遲時脈信號以產生該脈衝信號。
儘管脈衝產生器可依一些方法形成,在一些具體實施例中,其包含延遲電路,此係產生脈衝之一簡單方法。
在一些具體實施例中,用於組合該時脈信號及該延遲時脈信號之該電路包含兩AND閘極,一第一AND閘極包含三輸入,其係用於接收該時脈信號、該延遲時脈信號及該診斷失能信號的一正指示,且包含一輸出,該輸出包含該脈衝產生器的該功能輸出;及一第二AND閘極包含三輸入,其係用於接收該時脈信號、該延遲時脈及該診斷賦能信號的一正指示,及包含一輸出,該輸出包含該脈衝產生器的該診斷輸出。
一提供脈衝之兩輸出(其一係當診斷賦能信號出現時輸出而另一係當診斷失能信號出現時輸出)的簡單方法係使用兩AND閘極,其係回應於時脈信號及延遲時脈信號以產生脈衝,及亦回應於此等賦能及失能信號以致當診斷賦能信號指示該電路係在診斷模態中操作時該診斷輸出輸出該脈衝,而當診斷失能信號指示該電路係在操作模態中操作時該功能輸出輸出該等脈衝。在如係使用AND邏輯之此態樣中,必須使用該等信號的一正指示,以致儘管若此係此信號應被反轉用於輸入至AND閘極以提供該信號的正指示之情況,該診斷賦能信號可具有一邏輯低值以表示診斷模態。
本發明之另一態樣提供一種儲存及輸出操作或診斷資料的方法,該方法包含以下步驟:在一操作資料輸入處接收操作資料;在一診斷資料輸入處接收診斷資料;接收一時脈信號且自其產生脈衝;且回應一診斷失能信號之接收;輸出該等產生脈衝至一置於該操作資料輸入及一儲存元件間之操作路徑開關;回應於該等脈衝之接收,該操作路徑開關傳輸在該操作資料輸入處接收之該操作資料至該儲存元件,該儲存元件儲存指示該資料之一值且輸出該儲存值,且回應於沒有接收脈衝,該操作路徑開關隔離該操作資料輸入與該儲存元件,以致在該診斷失能信號之接收期間操作資料被儲存及輸出;且回應於一診斷賦能信號之接收;輸出該等產生脈衝至一置於該診斷資料輸入及該儲存元件間之診斷路徑開關;回應於該等脈衝之接收,該診斷路徑開關傳輸在該診斷資料輸入處接收之該診斷資料至該儲存元件,該儲存元件儲存指示該資料之一值且輸出該儲存值,及回應於沒有接收脈衝,該診斷路徑開關隔離該診斷資料輸入與該儲存元件,以致在該診斷賦能信號之接收期間診斷資料被儲存及輸出。
本發明又另一態樣提供用於儲存狀態之構件,其包含:一用於接收輸入資料之操作資料輸入構件,一用於接收診斷資料之診斷資料輸入構件,及一診斷賦能信號輸入構件;一儲存構件,其係用於儲存指示自該操作資料輸入構件及該診斷資料輸入構件之一接收的資料之一值;一輸出構件,其係用於輸出儲存於該儲存元件中之該值;一用於產生脈衝之構件,其回應於一時脈信號,該構件包含一功能輸出及一診斷輸出,且該構件係回應於在該診斷賦能信號輸入構件處之一不作用診斷賦能信號的接收以在該功能輸出處輸出該等產生脈衝且不在該診斷輸出處輸出該等產生脈衝,該構件係回應於在該診斷賦能信號輸入構件處之一作用診斷賦能信號的接收以在該診斷輸出處輸出該等產生脈衝且不在該功能輸出處輸出該等產生脈衝;一操作路徑開關構件,其係用於自該功能輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該操作資料輸入構件至該儲存構件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存構件與該操作資料輸入構件;及一診斷路徑開關,其係用於自該診斷輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該診斷資料輸入構件至該儲存構件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存構件與該診斷資料輸入構件。
本發明之以上及其他目的、特徵及優點將可自以下待結合附圖讀取之說明性具體實施例的實施方式瞭解。
第2圖依方塊圖形式示意地顯示一依本發明之一具體實施例的電路。此電路包含一操作資料及一診斷資料儲存及輸出電路40與一脈衝產生器60。此操作資料及診斷資料儲存及輸出電路40實際上係一非反轉可掃描脈衝式正反器。其包含兩輸入路徑,一掃描或診斷輸入路徑Si及一功能或操作資料輸入路徑d。在此兩路徑之各者中係有一開關。在診斷路徑中,開關44係藉由一自脈衝產生器60之診斷輸出所輸出的脈衝驅動。在操作資料路徑中,開關46係藉由一自脈衝產生器60之功能輸出所輸出的脈衝驅動。
脈衝產生器60包含一時脈輸入clk及延遲電路62,其動作以延遲輸入時脈信號。時脈信號及延遲時脈信號係使用電路64及65組合在一起以產生脈衝,其寬度係取決於延遲電路62的延遲。
脈衝產生器60亦包含一診斷選擇信號輸入,其信號指示該裝置是否應於診斷或操作模態中操作。此信號被輸入進入至電路64及65,該等電路包含AND閘極,其各接收時脈信號、延遲時脈信號、及診斷賦能信號或反轉診斷賦能信號之任一者。反轉診斷賦能信號作為診斷失能信號。因此,當診斷賦能信號係高時,脈衝係自AND閘極64(即自診斷輸出)輸出。當診斷賦能信號係低時,診斷失能信號係高且脈衝係經由在功能輸出處之AND閘極65輸出。
因此,診斷賦能信號在此電路中係輸入至脈衝產生器60而不輸入至脈衝式正反器40。然而,脈衝產生器係配置使得其取決於診斷賦能信號自不同輸出輸出脈衝,且因此可使用此特徵使得在診斷資料路徑及操作資料路徑上的兩開關44及46可取決於診斷賦能信號值獨立地控制。因此,開關44回應於藉由診斷輸出64輸出之脈衝將來自掃描或診斷輸入Si之診斷資料切換進入至儲存元件,且開關46回應於藉由功能輸出65輸出之脈衝將來自操作資料輸入d之操作資料切換進入至儲存元件42。依此方法,一操作係類似於先前技術者之可掃描脈衝式正反器係形成而無須輸入診斷賦能信號進入至正反器本身,且因此在轉發資料路徑中需要較少電路元件。
第3圖依電路形式顯示一依據本發明之一具體實施例的非反轉可掃描脈衝式正反器。在此圖式中,相同參考數字係用來指示第2圖中所說明者之對應特徵。在此具體實施例中,診斷賦能信號係依一掃描賦能信號SE之形式且診斷失能信號係實際上此NSE之反轉形式。此信號係用來選擇兩脈衝輸出中應用哪一者來自脈衝產生器60輸出脈衝。因此,診斷輸出輸出脈衝spclk而功能輸出輸出脈衝fpclk。
在此具體實施例中,時脈延遲電路系統係依三反相器62之形式。反相器一般係用作延遲元件且可使用任何奇數的反相器,延遲的長度係與延遲電路中之反相器的數目相關。NAND閘極64及65係用於組合時脈信號及延遲時脈信號以產生脈衝,分別具有SE及NSE之NAND閘極作為額外輸入。此等額外輸入作用以選擇輸出脈衝之閘極。該等輸出脈衝信號係接著使用反相器66反轉。
功能脈衝fpclk及掃描脈衝spclk係分別用以在操作資料路徑及診斷資料路徑上驅動驅動元件46及44。此等驅動元件在此具體實施例中係三態反相器。因此,此等三態反相器回應於所接收之脈衝驅動資料進入至儲存元件42。儲存元件42係由一反相器43及一雙重三態反相器45形成,其係回應於功能脈衝及掃描脈衝兩者。因此,當一功能脈衝信號fpclk係經由NAND閘極65及反相器66自脈衝產生器60之功能輸出輸出時,三態反相器46驅動操作資料自資料輸入d進入至儲存元件42。當fpclk之位準成為VSS時,反相器43及雙重三態反相器45開始運作及維持該資料。同樣地,當掃描脈衝信號spclk係經由NAND閘極64及反相器66自脈衝產生器60之診斷輸出輸出時,三態反相器44驅動掃描資料si進入至儲存元件42。當spclk之邏輯位準成為VSS時,回授迴路開啟及維持掃描資料。
第4圖顯示第3圖之非反轉可掃描脈衝式正反器的時脈及脈衝信號之時序圖。如可見到,當掃描賦能係高時,係進入診斷模態且脈衝係在診斷輸出處輸出作為信號spclk,而當掃描賦能係低時脈衝信號fpclk係在功能輸出處輸出。此等脈衝係回應於時脈信號CK藉由脈衝產生器60產生。因此,其看似朝向時脈信號之上升邊緣及使脈衝正反器看似動作像一邊緣觸發裝置。
應注意的係此等時脈波形顯示急陡邊緣且儘管其在此圖中係依一理想化方式說明,重要的係時脈及SE波形具有急陡邊緣且無斜坡以避免短時脈衝波形干擾。此外,設定時間已藉由此技術戲劇性地改進但與保持時間增加間係有一折衷。因此組合邏輯的延遲應針對電路之穩定性考慮。
第5圖顯示一類似於第3圖之電路的電路,除了在此情況下該電路係一反轉可掃描脈衝式正反器。因此,輸出係資料輸入的反轉。此反轉脈衝正反器已藉由旋轉第3圖之非反轉可掃描脈衝式正反器的轉發路徑反相器及回授路徑反相器來達到。
應注意的係雖然已說明一非反轉脈衝式正反器及反轉脈衝式正反器,但熟習此項技術人士將瞭解可增加額外閘極以施行設定、重設及設定-重設正反器。AND、MUX及OR之功能亦可藉由在資料路徑中增加邏輯閘極來施行。重要的係,與將診斷賦能信號輸入至診斷路徑或操作路徑不同,其係被輸入至時脈電路,即脈衝產生電路且自兩輸出所輸出之脈衝係用以控制不同診斷及操作模態。
亦應理解操作資料路徑及診斷資料路徑上之三態反相器可用反相器驅動傳輸閘極取代。或者是,可使用其他切換或驅動裝置。
該正反器之一缺點係時脈接針必須驅動更多閘極電容且因此時脈輸出延遲係稍慢。另外,脈衝可藉由溫度及電壓影響,且因此應執行所有PVT隅角之模擬以確保脈衝未藉由程序變動而劣化。
應注意的係此脈衝式正反器將傾向於比一傳統脈衝式正反器消耗更多電力,然而其時序係更快許多。因此,在其中正反器之速率係重要的晶片設計中其將較佳。此外,在一些情況中,正反器之速率中的增加可減少一路徑中之裝置的數目,且於此等情況中本發明之具體實施例的正反器將極具優勢。因此,雖然此脈衝式正反器可能比一傳統脈衝式正反器消耗更多電力,但因為其可用以減少一晶片中之裝置的數目,故當與含有傳統脈衝式正反器者比較時,其可實際上減少總電力消耗。
第6圖顯示一說明在一依據本發明之一具體實施例用於儲存及輸出操作或診斷資料的方法中之步驟的流程圖。診斷及操作資料係在一儲存電路之各自的輸入處接收及亦接收一時脈信號且自其產生脈衝。目前儲存在儲存元件中之值係輸出。
該儲存元件係根據以下步驟用來自操作資料輸入或診斷資料輸入之資料更新。首先其決定是否接收一診斷賦能信號。若如此則係進入診斷模態且自時脈信號產生之脈衝信號被輸出至一診斷路徑開關。此回應於一脈衝而自診斷資料輸入傳輸診斷資料至儲存元件且當沒有脈衝出現時隔離該輸入與該儲存元件。因此,在診斷模態中儲存元件係回應於所接收之各脈衝用診斷資料更新。
若診斷賦能信號不出現則係進入操作或功能模態且自時脈信號產生之脈衝被傳輸至一操作路徑開關。回應於一脈衝,此開關開啟且將資料自操作資料輸入傳輸至資料被儲存處之儲存元件,且回應於沒有脈衝其隔離操作資料輸入與儲存元件。因此,儲存元件在操作模態中係回應於所接收之各脈衝用操作資料更新。
該方法取決於診斷賦能信號在操作之此等不同模態間切換。
雖然本文已參考附圖詳述本發明之說明性具體實施例,但應理解本發明不限於該等精確具體實施例,且各種改變及修改可藉由熟習此項技術人士於其中產生效用,而不脫離由隨附申請專利範圍所定義之本發明的範疇及精神。例如,以下附屬申請專利範圍之特徵的各種組合可用獨立申請專利範圍之特徵造成而不脫離本發明的範疇。
20...脈衝產生器
22...時脈延遲元件
24...NAND閘極
30...傳統非反轉可掃描脈衝式正反器
34...驅動電路
36...驅動電路
38...傳輸閘極
40...操作/診斷資料儲存及輸出電路
42...儲存元件
43...反相器
44...開關/驅動元件
45...雙重三態反相器
46...開關/驅動元件
60...脈衝產生器
62...延遲電路
64...電路/診斷輸出/NAND閘極
65...電路/功能輸出/NAND閘極
66...反相器
第1a圖示意地顯示一傳統非反轉可掃描正反器;
第1b圖示意地顯示一傳統反轉可掃描正反器;
第2圖依方塊圖形式示意地顯示一依據本發明之一具體實施例的電路;
第3圖依電路圖形式中示意地顯示一依據本發明之一具體實施例的非反轉可掃描脈衝正反器;
第4圖顯示一指示第3圖之非反轉可掃描脈衝正反器的操作之時序圖;
第5圖顯示一依據本發明之一具體實施例的反轉可掃描脈衝正反器;及
第6圖顯示一說明依據本發明之一具體實施例的方法之流程圖。
40...操作/診斷資料儲存及輸出電路
42...儲存元件
43...反相器
44...開關/驅動元件
45...雙重三態反相器
46...開關/驅動元件
60...脈衝產生器
62...延遲電路
64...電路/診斷輸出/NAND閘極
65...電路/功能輸出/NAND閘極
66...反相器
Claims (12)
- 一種狀態儲存電路,其包含:一用於接收輸入資料之操作資料輸入,一用於接收診斷資料之診斷資料輸入及一診斷選擇信號輸入;一儲存元件,其係用於儲存一指示自該操作資料輸入及該診斷資料輸入之一者接收的資料之值;一輸出,其係用於輸出儲存於該儲存元件中之該值;一脈衝產生器,其係用於回應於一時脈信號產生脈衝,該脈衝產生器包含一診斷輸出及一功能輸出,且係回應於一在該診斷選擇信號輸入處之診斷賦能信號的接收以在該診斷輸出處輸出該等產生脈衝,且不在該功能輸出處輸出該等產生脈衝,且係回應於一在該診斷選擇信號輸入處之診斷失能信號的接收以在該功能輸出處輸出該等產生脈衝,且不在該診斷輸出處輸出該等產生脈衝;一操作路徑開關,其係用於自該功能輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該操作資料輸入至該儲存元件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存元件與該操作資料輸入;及一診斷路徑開關,其係用於自該診斷輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該診斷資料輸入至該儲存元件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存元件與該診斷資料輸入。
- 如申請專利範圍第1項所述之狀態儲存電路,其中該操作路徑開關包含插入電路,其回應於來自該功能輸出之該等脈衝的接收以驅動在該操作資料輸入處之該資料至該儲存元件,且係回應於沒有接收脈衝而隔離該儲存元件與該操作資料輸入;及該診斷路徑開關包含插入電路,其回應於來自該診斷輸出之該等脈衝的接收以驅動在該診斷資料輸入處之該資料至該儲存元件,且係回應於沒有接收脈衝而隔離該儲存元件與該診斷資料輸入。
- 如申請專利範圍第2項所述之狀態儲存電路,其中該操作路徑開關包含一三態反相器,其回應於來自該功能輸出之該等脈衝之一者的接收以將在該操作資料輸入處接收的資料驅動至該儲存元件;及該診斷路徑開關包含一三態反相器,其回應於來自該診斷輸出之該等脈衝之一者的接收以將在該診斷資料輸入處接收的資料驅動至該儲存元件。
- 如申請專利範圍第2項所述之狀態儲存電路,其中該操作路徑關關包含一反相器及一傳輸閘極,該傳輸閘極係回應於自該功能輸出所輸出之該等脈衝;及該診斷路徑關關包含一反相器及一傳輸閘極,該傳輸閘極係回應於自該診斷輸出所輸出之該等脈衝。
- 如申請專利範圍第1項所述之狀態儲存電路,其中該該診斷選擇信號輸入包含一診斷賦能信號輸入且該診斷賦能信號係一在該診斷賦能信號輸入處接收及具有一預定邏輯位準之信號,且該診斷失能信號係一在該診斷賦能信號輸入處接收且具有一相反邏輯位準之信號。
- 如申請專利範圍第1項所述之狀態儲存電路,其中該該儲存元件包含一鎖存器電路。
- 如申請專利範圍第6項所述之狀態儲存電路,其中該儲存元件包含一雙重三態反相器,其回應於自該功能及該診斷輸出兩者輸出之脈衝;及一反相器,其係配置在一回授迴路中。
- 如申請專利範圍第1項所述之狀態儲存電路,其中該脈衝產生器包含兩脈衝產生器,該等脈衝產生器之一第一脈衝產生器包含該功能輸出且回應於該時脈信號及該診斷失能信號之接收而產生脈衝,且該等脈衝產生器之一第二脈衝產生器包含該診斷輸出且回應於該時脈信號及該診斷賦能信號之接收而產生脈衝。
- 如申請專利範圍第1項所述之狀態儲存電路,其中該脈衝產生器包含延遲電路,其係用於增加一延遲至該時脈信號;該脈衝產生器包含用於組合該時脈信號及該經延遲之時脈信號以產生該脈衝信號之電路。
- 如申請專利範圍第9項所述之狀態儲存電路,其中用於組合該時脈信號及該經延遲之時脈信號之該電路包含兩AND閘極,一第一AND閘極包含三輸入,其係用於接收該時脈信號、該經延遲之時脈信號及該診斷失能信號之一正指示,且包含一輸出,該輸出包含該脈衝產生器的該功能輸出;及一第二AND閘極包含三輸入,其係用於接收該時脈信號、該經延遲之時脈信號及該診斷賦能信號之一正指示,及包含一輸出,該輸出包含該脈衝產生器的該診斷輸出。
- 一種儲存及輸出操作或診斷資料的方法,該方法包含以下步驟:在一操作資料輸入處接收操作資料;在一診斷資料輸入處接收診斷資料;接收一時脈信號且自其產生脈衝;及回應於一診斷失能信號之接收;輸出該等產生脈衝至一置於該操作資料輸入及一儲存元件間之操作路徑開關,及不輸出所產生之該等脈衝至一置於該診斷資料輸入及該儲存元件間之診斷路徑開關;回應於該等脈衝之各者的接收,該操作路徑開關傳輸在該操作資料輸入處接收之該操作資料至該儲存元件,該儲存元件儲存指示該資料之一值且輸出所儲存之該值,以致在該診斷失能信號之接收期間操作資料被儲存及輸出;及回應於一診斷賦能信號之接收;輸出該等產生脈衝至置於該診斷資料輸入及該儲存元件間之該診斷路徑開關,且不輸出所產生之該等脈衝至置於該操作資料輸入及該儲存元件間之該操作路徑開關;回應於該等脈衝之各者的接收,該診斷路徑開關傳輸在該診斷資料輸入處接收之該診斷資料至該儲存元件,該儲存元件儲存指示該資料之一值且輸出所儲存之該值,以致在該診斷賦能信號之接收期間診斷資料被儲存及輸出。
- 一種用於儲存狀態之裝置,其包含:一用於接收輸入資料之操作資料輸入構件,一用於接收診斷資料之診斷資料輸入構件,及一診斷賦能信號輸入構件;一儲存構件,其係用於儲存指示自該操作資料輸入構件及該診斷資料輸入構件之一者所接收的資料之一值;一輸出構件,其係用於輸出儲存在該儲存元件中之該值;一用於產生脈衝之構件,其回應於一時脈信號,該構件包含一功能輸出及一診斷輸出,且該構件係回應於在該診斷賦能信號輸入構件處之一不作用診斷賦能信號的接收,以在該功能輸出處輸出所產生之脈衝且不在該診斷輸出處輸出該等所產生之脈衝,該構件係回應於在該診斷賦能信號輸入構件處之一作用診斷賦能信號的接收以在該診斷輸出處輸出該等所產生之脈衝且不在該功能輸出處輸出該等所產生之脈衝;一操作路徑開關構件,其係用於自該功能輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該操作資料輸入構件至該儲存構件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存構件與該操作資料輸入構件;及一診斷路徑開關構件,其係用於自該診斷輸出接收該等脈衝且係回應於該等脈衝之各者的接收,以提供一自該診斷資料輸入構件至該儲存構件之傳輸路徑,且係回應於沒有接收脈衝而隔離該儲存構件與該診斷資料輸入構件。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/285,327 US7873896B2 (en) | 2008-10-01 | 2008-10-01 | High performance pulsed storage circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201015856A TW201015856A (en) | 2010-04-16 |
TWI462476B true TWI462476B (zh) | 2014-11-21 |
Family
ID=42058937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098131791A TWI462476B (zh) | 2008-10-01 | 2009-09-21 | 用於高性能脈衝式儲存的電路、方法及裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7873896B2 (zh) |
CN (1) | CN101714398B (zh) |
TW (1) | TWI462476B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893722B2 (en) * | 2008-09-11 | 2011-02-22 | Arm Limited | Clock control of state storage circuitry |
US8269525B2 (en) * | 2009-11-17 | 2012-09-18 | Ati Technologies Ulc | Logic cell having reduced spurious toggling |
US8555121B2 (en) * | 2010-02-16 | 2013-10-08 | Apple Inc. | Pulse dynamic logic gates with LSSD scan functionality |
US8970274B2 (en) * | 2012-06-08 | 2015-03-03 | Mediatek Singapore Pte. Ltd. | Pulse latches |
US20140317462A1 (en) * | 2013-04-18 | 2014-10-23 | Broadcom Corporation | Scannable sequential elements |
US10110232B2 (en) | 2015-06-30 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiplexer and latch system |
US9941867B1 (en) * | 2016-09-20 | 2018-04-10 | Altera Corporation | Circuit and method for universal pulse latch |
CN110212910B (zh) * | 2019-07-11 | 2020-11-27 | 福州大学 | 一种脉冲寄存电路及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794854A (en) * | 1972-11-30 | 1974-02-26 | Rca Corp | Signal sensing and storage circuit |
US5377199A (en) * | 1993-06-30 | 1994-12-27 | Intel Corporation | Boundary test scheme for an intelligent device |
US7221205B2 (en) * | 2004-07-06 | 2007-05-22 | Arm Limited | Circuit and method for storing data in operational, diagnostic and sleep modes |
US7496813B1 (en) * | 2005-11-30 | 2009-02-24 | Arm Limited | Communicating simultaneously a functional signal and a diagnostic signal for an integrated circuit using a shared pin |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408419B1 (ko) * | 2001-12-19 | 2003-12-06 | 삼성전자주식회사 | 반도체 메모리 장치의 동작 타이밍 제어회로 및 동작타이밍 제어 방법 |
KR100500411B1 (ko) * | 2003-06-18 | 2005-07-12 | 주식회사 하이닉스반도체 | 내부 클럭 신호 생성 회로 및 방법 |
US7710798B2 (en) * | 2006-10-31 | 2010-05-04 | Intermec Ip Corp. | State storage with defined retention time |
-
2008
- 2008-10-01 US US12/285,327 patent/US7873896B2/en active Active
-
2009
- 2009-09-21 TW TW098131791A patent/TWI462476B/zh active
- 2009-09-30 CN CN2009101797250A patent/CN101714398B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794854A (en) * | 1972-11-30 | 1974-02-26 | Rca Corp | Signal sensing and storage circuit |
US5377199A (en) * | 1993-06-30 | 1994-12-27 | Intel Corporation | Boundary test scheme for an intelligent device |
US7221205B2 (en) * | 2004-07-06 | 2007-05-22 | Arm Limited | Circuit and method for storing data in operational, diagnostic and sleep modes |
US7496813B1 (en) * | 2005-11-30 | 2009-02-24 | Arm Limited | Communicating simultaneously a functional signal and a diagnostic signal for an integrated circuit using a shared pin |
Also Published As
Publication number | Publication date |
---|---|
US7873896B2 (en) | 2011-01-18 |
TW201015856A (en) | 2010-04-16 |
CN101714398A (zh) | 2010-05-26 |
CN101714398B (zh) | 2013-11-13 |
US20100083062A1 (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI462476B (zh) | 用於高性能脈衝式儲存的電路、方法及裝置 | |
US8427214B2 (en) | Clock state independent retention master-slave flip-flop | |
JP4887024B2 (ja) | 高速低電力クロックゲーテッドロジック回路 | |
US6614276B2 (en) | Flip-flop design | |
US7154319B2 (en) | Pulse-based high-speed low-power gated flip-flop circuit | |
US7358786B2 (en) | Control signal generator, latch circuit, flip flop and method for controlling operations of the flip-flop | |
JP3552972B2 (ja) | スタティッククロックパルス発振器、空間光変調器、およびディスプレイ | |
US20090309641A1 (en) | Dual mode edge triggered flip-flop | |
US20050225372A1 (en) | High speed flip-flops and complex gates using the same | |
US7245150B2 (en) | Combined multiplex or/flop | |
US20120268182A1 (en) | Clock gated circuit and digital system having the same | |
US7782108B2 (en) | Flip-flop device and method for storing and outputting a data value | |
US8791739B2 (en) | Flip-flop having shared feedback and method of operation | |
JP2007028532A (ja) | フリップフロップ回路 | |
US7233184B1 (en) | Method and apparatus for a configurable latch | |
US11239830B2 (en) | Master-slave D flip-flop | |
US6304122B1 (en) | Low power LSSD flip flops and a flushable single clock splitter for flip flops | |
US7893722B2 (en) | Clock control of state storage circuitry | |
JP2001083215A (ja) | 半導体集積回路 | |
US8525566B2 (en) | Glitch hardened flop repeater | |
US20070143647A1 (en) | Pulsed flop with scan circuitry | |
JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
US7319344B2 (en) | Pulsed flop with embedded logic | |
KR100333663B1 (ko) | 저전력 및 안정화된 플립플롭 | |
GB2440460A (en) | Fast dynamic CMOS flip-flops and gates |