JP2005293353A - データ転送回路 - Google Patents
データ転送回路 Download PDFInfo
- Publication number
- JP2005293353A JP2005293353A JP2004109062A JP2004109062A JP2005293353A JP 2005293353 A JP2005293353 A JP 2005293353A JP 2004109062 A JP2004109062 A JP 2004109062A JP 2004109062 A JP2004109062 A JP 2004109062A JP 2005293353 A JP2005293353 A JP 2005293353A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- transmission
- reception
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 送信部10は、送信クロック信号clk1に従って送信データinをレジスタ12に取込んで転送路4に出力すると共に、ストローブ生成カウンタ11で送信クロック信号clk1のカウントを開始する。カウント値が設定値value に達したときにストローブ信号strobeo を出力する。受信部20では、受信クロック信号clk2に従って転送データdataiをレジスタ22に取込む。エッジ検出部21は、ストローブ信号strobei を検出すると、受信クロック信号1周期分のパルス幅の確定信号valid を生成する。レジスタ23では、確定信号valid が与えられているときに、受信クロック信号clk2に従ってレジスタ22から出力されるデータreg2を取込み、受信データreg3として出力する。
【選択図】 図1
Description
図3(a)〜(c)は、従来の非同期インタフェースの問題点を示す説明図である。
このデータ転送回路は、送信部10及び受信部20と、これらの間を接続するストローブ信号用の転送路3及び複数のデータを並列に転送する転送路4とで構成されている。
ストローブ生成カウンタ11は、設定値value と、書込制御信号weと、送信クロック信号clk1が与えられ、ストローブ信号strobeo を出力するものである。このストローブ生成カウンタ11では、書込制御信号weがアクティブになると、次の送信クロック信号clk1の立上がりのタイミングでストローブ信号strobeo をアクティブにして出力し、送信クロック信号clk1のカウントを開始する。そして、そのカウント値が設定値value に達したときに、ストローブ信号strobeo を非アクティブにするものである。ストローブ信号strobeo は、この送信部10に接続された転送路3に出力されるようになっている。
エッジ検出器21は、ストローブ信号strobei と受信クロック信号clk2が与えられ、確定信号valid を出力するものである。このエッジ検出器21では、転送路3から受信したストローブ信号strobeiが非アクティブになった後の、次の受信クロック信号clk2の立上がりのタイミングで、この受信クロック信号clk2の1周期分のパルス幅を有する確定信号valid を出力するようになっている。
図4(a)は、送信クロック信号clk1の周期が受信クロック信号clk2よりも短い場合の動作を示している。
このデータ転送回路は、図1中の受信部20に代えて、構成の異なる受信部20Aを設けたものである。この図5において、図1中の要素と共通の要素には共通の符号が付されている。
このデータ転送回路の動作は、確定信号valid が“H”の期間でのみ、転送データdatai がレジスタ22へ取込まれて受信データreg2の更新が行われることであり、その他の動作は、図1における動作と同じである。
このデータ転送回路は、nビットのデータを並列に転送するもので、送信側には、各データビットに対応した送信部30i(i=1〜n)と、各データビットに共通の取込指示手段(例えば、ストローブ生成器33)を備え、受信側には、各データビットに対応した受信部40iと、各データビットに共通の確定信号生成手段(例えば、確定信号生成器43)を備えている。
この図8は、2ビットの転送データの遅延時間が異なる場合について説明している。
11 ストローブ生成カウンタ
12,22,23,31,41,42 レジスタ
21 エッジ検出器
24 ゲート
30 送信部
32 トグル検出器
33 ストローブ生成器
40 受信部
43 確定信号生成器
Claims (4)
- 送信側と受信側の間で周波数の異なるクロック信号を用いてデータの転送を行うデータ転送回路であって、
送信側は、
書込許可信号が与えられたときに、送信クロック信号のタイミングに従って送信データを取込んで転送路に出力する第1のレジスタと、
前記書込許可信号が与えられたときに、ストローブ信号の送信と前記送信クロック信号のカウントを開始し、該送信クロック信号のカウント値が設定値に達したときに該ストローブ信号の送信を停止するストローブ生成部とを備え、
受信側は、
受信クロック信号のタイミングに従って前記転送路上のデータを取込んで保持する第2のレジスタと、
前記ストローブ信号を受信して該ストローブ信号の停止を検出したときに、前記受信クロック信号の1周期分のパルス幅を有する確定信号を出力するエッジ検出部と、
前記確定信号が与えられているときに、前記受信クロック信号のタイミングに従って前記第2のレジスタに保持されているデータを取込んで受信データとして出力する第3のレジスタとを備えた、
ことを特徴とするデータ転送回路。 - 送信側と受信側の間で周波数の異なるクロック信号を用いてデータの転送を行うデータ転送回路であって、
送信側は、
書込許可信号が与えられたときに、送信クロック信号のタイミングに従って送信データを取込んで転送路に出力する第1のレジスタと、
前記書込許可信号が与えられたときに、ストローブ信号の送信と前記送信クロック信号のカウントを開始し、該送信クロック信号のカウント値が設定値に達したときに該ストローブ信号の送信を停止するストローブ生成部とを備え、
受信側は、
前記ストローブ信号を受信して該ストローブ信号の停止を検出したときに、前記受信クロック信号の1周期分のパルス幅を有する確定信号を出力するエッジ検出部と、
前記確定信号が与えられているときに、前記受信クロック信号を受信タイミング信号として出力するゲートと、
前記受信タイミング信号に従って前記転送路上のデータを取込んで受信データとして出力する第2のレジスタとを備えた、
ことを特徴とするデータ転送回路。 - 前記設定値は任意に設定できることを特徴とする請求項1または2記載のデータ転送回路。
- 送信側と受信側の間で周波数の異なるクロック信号を用いて複数ビットのデータを並列に転送するデータ転送回路であって、
送信側は、
書込許可信号が与えられたときに、送信クロック信号のタイミングに従って複数ビットの送信データを取込んで転送路に並列に送信する並列送信手段と、
前記並列送信手段から並列に送信された信号と受信側から転送されてきた複数ビットの第1の応答信号をビット毎に比較し、全ビットが一致したときに送達信号を出力する送達確認手段と、
前記送達信号が与えられたときに取込指示信号の送信を開始し、第2の応答信号を受信したときに該取込指示信号の送信を停止する取込指示手段とを備え、
受信側は、
受信クロック信号のタイミングに従って前記転送路上のデータを並列に取込んで保持すると共に、該保持したデータを前記第1の応答信号として送信側に転送する並列受信手段と、
前記取込指示信号を受信したときに、前記受信クロック信号の1周期分のパルス幅を有する確定信号を出力すると共に、前記第2の応答信号を送信する確定信号生成手段と、
前記確定信号が与えられているときに、前記受信クロック信号のタイミングに従って前記並列受信手段に保持されているデータを並列に取込んで受信データとして出力する出力手段とを備えた、
ことを特徴とするデータ転送回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004109062A JP4364041B2 (ja) | 2004-04-01 | 2004-04-01 | データ転送回路 |
KR1020040098451A KR101034338B1 (ko) | 2004-04-01 | 2004-11-29 | 데이터 전송회로 |
US10/999,957 US7424059B2 (en) | 2004-04-01 | 2004-12-01 | Data transfer circuit |
CNB2004101020507A CN100449518C (zh) | 2004-04-01 | 2004-12-15 | 数据传送电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004109062A JP4364041B2 (ja) | 2004-04-01 | 2004-04-01 | データ転送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005293353A true JP2005293353A (ja) | 2005-10-20 |
JP4364041B2 JP4364041B2 (ja) | 2009-11-11 |
Family
ID=35049901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004109062A Expired - Fee Related JP4364041B2 (ja) | 2004-04-01 | 2004-04-01 | データ転送回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7424059B2 (ja) |
JP (1) | JP4364041B2 (ja) |
KR (1) | KR101034338B1 (ja) |
CN (1) | CN100449518C (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008068459A (ja) * | 2006-09-13 | 2008-03-27 | Seiko Epson Corp | 画像形成装置および画像形成方法 |
KR100932139B1 (ko) | 2008-04-02 | 2009-12-16 | 주식회사 동부하이텍 | 데이터 수신 장치 |
JP2011097354A (ja) * | 2009-10-29 | 2011-05-12 | Oki Semiconductor Co Ltd | 伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法 |
JP2011107737A (ja) * | 2009-10-19 | 2011-06-02 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
US8156365B2 (en) | 2008-04-02 | 2012-04-10 | Dongbu Hitek Co., Ltd. | Data reception apparatus |
JP2015053638A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社メガチップス | 同期システムおよび分周回路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4841927B2 (ja) * | 2005-10-20 | 2011-12-21 | 富士通株式会社 | 非同期伝送装置、非同期伝送方法 |
DE102008004857B4 (de) | 2008-01-17 | 2013-08-22 | Entropic Communications, Inc. | Verfahren zur Übertragung von Daten zwischen wenigstens zwei Taktdomänen |
KR102138110B1 (ko) * | 2013-10-04 | 2020-07-27 | 삼성전자주식회사 | 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6186860A (ja) | 1984-10-05 | 1986-05-02 | Ricoh Co Ltd | デ−タ送信方法 |
US6308077B1 (en) * | 1992-10-02 | 2001-10-23 | Motorola, Inc. | Apparatus and method for providing synchronization of base-stations in a communication system |
KR100230451B1 (ko) * | 1997-04-08 | 1999-11-15 | 윤종용 | 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법 |
JP2000278252A (ja) | 1999-03-25 | 2000-10-06 | Nec Corp | 非同期信号同期化装置および非同期信号同期化方法 |
JP3461483B2 (ja) * | 2000-02-22 | 2003-10-27 | 埼玉日本電気株式会社 | データ転送方法及び装置 |
JP2002215568A (ja) | 2001-01-23 | 2002-08-02 | Ricoh Co Ltd | 非同期データ転送方法 |
US6728126B1 (en) * | 2002-12-20 | 2004-04-27 | Actel Corporation | Programming methods for an amorphous carbon metal-to-metal antifuse |
JP3998532B2 (ja) * | 2002-08-07 | 2007-10-31 | 株式会社ルネサステクノロジ | データ転送装置 |
US7436918B2 (en) * | 2003-03-21 | 2008-10-14 | D2Audio Corporation | Output stage synchronization |
US7170316B2 (en) * | 2004-11-05 | 2007-01-30 | International Business Machines Corporation | Programmable logic array latch |
-
2004
- 2004-04-01 JP JP2004109062A patent/JP4364041B2/ja not_active Expired - Fee Related
- 2004-11-29 KR KR1020040098451A patent/KR101034338B1/ko active IP Right Grant
- 2004-12-01 US US10/999,957 patent/US7424059B2/en active Active
- 2004-12-15 CN CNB2004101020507A patent/CN100449518C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008068459A (ja) * | 2006-09-13 | 2008-03-27 | Seiko Epson Corp | 画像形成装置および画像形成方法 |
KR100932139B1 (ko) | 2008-04-02 | 2009-12-16 | 주식회사 동부하이텍 | 데이터 수신 장치 |
US8156365B2 (en) | 2008-04-02 | 2012-04-10 | Dongbu Hitek Co., Ltd. | Data reception apparatus |
JP2011107737A (ja) * | 2009-10-19 | 2011-06-02 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
JP2011097354A (ja) * | 2009-10-29 | 2011-05-12 | Oki Semiconductor Co Ltd | 伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法 |
US8804887B2 (en) | 2009-10-29 | 2014-08-12 | Lapis Semiconductor Co., Ltd. | Transmission and receiving apparatus and method having different sending and receiving clocks |
JP2015053638A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社メガチップス | 同期システムおよび分周回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1677377A (zh) | 2005-10-05 |
CN100449518C (zh) | 2009-01-07 |
KR101034338B1 (ko) | 2011-05-16 |
JP4364041B2 (ja) | 2009-11-11 |
US20050220196A1 (en) | 2005-10-06 |
US7424059B2 (en) | 2008-09-09 |
KR20050097449A (ko) | 2005-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3469487B1 (en) | Triple-data-rate technique for a synchronous link | |
US7720089B2 (en) | Serial communication device, method thereof and communication system using the same | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
JP2017516353A (ja) | 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法 | |
US20160239449A1 (en) | Managing single-wire communications | |
WO2018044608A1 (en) | C-phy training pattern for adaptive equalization, adaptive edge tracking and delay calibration | |
JP4364041B2 (ja) | データ転送回路 | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
CN107533533B (zh) | 集成电路之间的通信 | |
AU724688B2 (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
US6232796B1 (en) | Apparatus and method for detecting two data bits per clock edge | |
US20180083800A1 (en) | Aggregation Device, System, And Method Thereof | |
US20210048861A1 (en) | START-AND-STOP DETECTING APPARATUS AND METHOD FOR I+hu 3+l C BUS | |
US8300755B2 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
JPH07288516A (ja) | シリアルデータ送受信回路 | |
CN104412220A (zh) | 时钟域之间的数据传输 | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
CN220820664U (zh) | 一种i2c从设备检测电路 | |
JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
US20240121323A1 (en) | Method for control protocol frame transmission and electronic device | |
JP5378765B2 (ja) | データ転送システム | |
JP2010021950A (ja) | 非同期インターフェース回路、および、非同期インターフェース方法 | |
CN115221097A (zh) | 握手电路 | |
JP5921264B2 (ja) | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4364041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |