CN101351966A - 串行数据通信系统和方法 - Google Patents

串行数据通信系统和方法 Download PDF

Info

Publication number
CN101351966A
CN101351966A CNA2006800502247A CN200680050224A CN101351966A CN 101351966 A CN101351966 A CN 101351966A CN A2006800502247 A CNA2006800502247 A CN A2006800502247A CN 200680050224 A CN200680050224 A CN 200680050224A CN 101351966 A CN101351966 A CN 101351966A
Authority
CN
China
Prior art keywords
signal
clock
serial data
data communication
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800502247A
Other languages
English (en)
Inventor
克莱门斯·布赖特富斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101351966A publication Critical patent/CN101351966A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

一种串行数据通信系统(10)包括：本地时钟发生装置(12)，用于产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)；以及串行数据通信控制装置(14)，用于根据串行数据信号的接收来产生所述控制信号(18)，并且用于由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。

Description

串行数据通信系统和方法
技术领域
本发明涉及串行数据通信，尤其涉及异步串行数据通信。
背景技术
串行数据通信的一个固有成本因素是发送和接收时钟信号所需要的引脚数。另一重要的成本判断依据是串行数据通信系统的装置之间的通信连接上的时钟频率，这是因为时钟频率确定了系统的功耗。
具有多个装置的串行数据通信系统通常使用本地时钟发生器或者从中导出所需要的通信时钟的高频时钟信号。但是，如果要求多个不同的通信时钟来发送和接收数据，高频时钟信号的频率必须是最高通信时钟的很多倍，这样才能得到不同的通信时钟。典型地，该频率必须比最高通信时钟高20至40倍。例如，对于5MBaud的通信时钟，要求频率为100至200MHz的高频时钟信号。必须在引脚上引导这样的高频，这将产生大量功耗。
还可能提供单个装置作为本地时钟发生器，用来产生用于发送和接收数据的不同通信时钟信号。通信时钟信号可能被引导至使用它来与其他数据通信装置串行发送和接收信号的数据通信装置。但是，这要求至少三个从本地时钟发生器到装置的连接线路，用来引导发送时钟信号、接收时钟信号、和用于控制通信的控制信号。因此，写入操作是很复杂的。
发明内容
本发明的一个目的是提供一种串行数据通信系统和方法，其所要求的写入操作比先前所讨论的方案要简单。
为了利用根据本发明的串行数据通信系统来实现上述目的，提供了显著的特征以使得根据本发明的串行数据通信系统的特征可由以下方式定义，即：
本地时钟发生装置，用于产生时钟信号，该时钟信号的占空比取决于控制信号，以及
串行数据通信控制装置，用于根据串行数据信号的接收来产生控制信号，并且用于由从本地时钟发生装置接收到的时钟信号得到发送和接收时钟信号。
为了利用根据本发明的串行数据通信方法来实现上述目的，提供了显著的特征以使得根据本发明的串行数据通信方法的特征可由以下方式定义，即：
本地时钟发生装置产生时钟信号，该时钟信号的占空比取决于控制信号，以及
串行数据通信控制装置根据串行数据信号的接收来产生控制信号，并且由从本地时钟发生装置接收到的时钟信号得到发送和接收时钟信号。
根据本发明的显著的特征提供了这样的优势，即，对于发送时钟信号，本地时钟发生装置和串行数据通信控制器之间仅仅需要单个时钟线路。因此，这两个装置之间的写操作没那么复杂。此外，在集成电路的情况中，在引脚或焊盘上不必引导将增大系统功耗的高频时钟信号，这是因为串行数据通信控制器可通过本地时钟发生装置来控制所需时钟信号的产生。
本地时钟发生装置可用于产生具有预定时钟的时钟信号，如果控制信号包括第一状态，则该预定时钟具有第一占空比，如果控制信号包括第二状态，则该预定时钟具有不同于第一占空比的第二占空比。例如，该控制信号可能是用来控制时钟产生的包括两个状态(逻辑0和逻辑1)的逻辑信号。
对于可靠操作，串行数据通信控制装置可用于在串行数据信号被接收到一段预定时间之后，由从本地时钟发生装置接收到的时钟信号得到发送和接收时钟信号。该预定时间用作滤波器，用来对包含在所接收到的数据信号中的干扰信号进行滤波。由于干扰信号通常很短，即比预定时间短很多，所以它们不能影响发送和接收时钟信号的获取。
在本发明的优选实施例中，串行数据通信控制装置用于在控制信号包括一个相应状态时产生被时钟信号的脉冲的下降沿所触发的接收时钟信号的脉冲。
在本发明的优选实施例中，系统适于根据RS232标准串行地发送和接收数据。
根据另一方面，本发明涉及一种与根据本发明的系统联用的本地时钟发生装置，其中本地时钟发生装置包括：用于产生本地高频时钟信号的振荡器，以及用于由本地高频时钟信号产生时钟信号的时钟发生电路，该时钟信号的占空比取决于控制信号。例如，该装置可被实现为分离的装置或在包括根据本发明的串行数据通信系统的集成电路中实现。
根据另一方面，本发明涉及一种与根据本发明的系统或装置联用的串行数据通信控制装置，其中该串行数据通信控制装置包括发送和接收时钟发生电路，其用于由接收数据信号产生控制信号，该控制信号用于控制时钟信号的产生，该串行数据通信控制装置还包括数据处理电路，用于对从串行数据通信装置接收到的数据和将要发送至串行数据通信装置的数据进行处理。
在一个优选实施例中，该发送和接收时钟发生电路包括具有多路复用器的控制信号发生电路，该多路复用器在它的输入侧对接收数据信号和恒定信号进行接收，该发送和接收时钟发生电路还包括多路复用器控制电路，该多路复用器控制电路包括计数器并且用于根据该计数器的计数来将多路复用器的输入信号之一切换至多路复用器输出端作为控制信号。
附图说明
通过下文中将要描述的示范性实施例，本发明的上述方面和其它方面将变得明显，并且将参考这些示范性实施例来对它们进行解释。
下文将参考一个示例性实施例来更详细地描述本发明。但是，本发明并不限于该示范性实施例。
图1示出了根据本发明的串行数据通信系统的电路原理框图。
图2示出了用来产生用以控制由本地时钟发生装置所产生的时钟信号的占空比的控制信号的电路的实施例。
图3示出了在图1所示的数据通信系统中产生的不同信号的时序图。
具体实施方式
图1示出了串行数据通信系统10的电路原理框图，该系统包括本地时钟发生装置12(在图1中也表示为装置A)和串行数据通信控制装置14(在图1中也表示为装置B)。装置B 14(例如该装置是由异步微处理器实现的)通过串行通信链路24与另一装置C 22(例如个人计算机PC)通信。装置B 14和装置C 22可在串行通信链路24上以较高数据速率串行地发送和接收数据，该串行通信链路24例如可基于RS232标准。但是，应该注意的是，本发明并不限于基于RS232标准的串行通信链路，而是可以适用于所有异步串行通信链路，这些异步串行通信链路中没有指定各自的时钟线路。
例如，本地时钟发生装置12可能是NFC装置，其具有13.56MHz的石英振荡器的NFC装置，该石英振荡器用于产生准确度高和稳定的本地高频时钟信号28。本地高频时钟信号28被提供至时钟发生电路30，该电路产生时钟信号CLK 16，该时钟信号的占空比取决于从串行数据通信控制装置14接收到的控制信号IDLE 18的状态。时钟信号CLK 16在串行数据通信控制装置14中被用来得到接收时钟信号CLK_RX 20，该接收时钟信号用来对包含在从装置C 22接收到的串行数据信号中的数据进行采样。此外，时钟信号CLK 16在串行数据通信控制装置14中作为产生发送时钟信号CLK_TX 21的基准。
串行数据通信控制装置14包括发送和接收时钟发生电路32，发送和接收时钟发生电路32被设计成由接收数据信号RX 34产生控制信号IDLE 18，这将在下文中进行更加详细的描述。此外，发送和接收时钟发生电路32被设计成通过从时钟信号CLK 16得到的时钟信号20和21来产生接收时钟信号CLK_RX 20和发送时钟信号CLK_TX 21。装置B 14还包括数据处理电路36，其用来处理从装置C接收到的数据和将要发送至装置C 22的数据。
图2示出了用于由接收数据信号RX 34产生控制信号IDLE 18的电路。该电路包括多路复用器38，其在它的输入侧对接收数据信号RX 34和逻辑0进行接收。多路复用器38根据多路复用器控制信号40来将它的输入之一切换至它的输出端上，多路复用器控制信号40是由计数器42和比较器44产生的。比较器44将计数器42的计数与0进行比较。如果计数等于0，比较器44则产生多路复用器控制信号40以使得接收数据信号RX 34被切换至多路复用器输出端上。那么，控制信号IDLE 18就是接收数据信号RX 34。如果计数不等于0，比较器44则产生多路复用器控制信号40以使得逻辑0被切换至多路复用器输出端上。那么，控制信号IDLE 18就是逻辑0。
图3示出了在时序图中串行数据通信系统10的信号的波形。下面将就图3中的信号波形来详细描述图1所示的系统10的功能。时序图示出了时钟信号CLK、发送时钟信号CLK_TX、接收时钟信号CLK_RX、以及控制信号IDLE，该控制信号IDLE用来对本地时钟发生装置12所产生的时钟信号CLK进行控制。信号的波形对应于RS232标准协议。
对于装置B 14和装置C 22之间的串行通信，通信装置14和22必须满足以下说明：
a)两个装置都以相同的频率发送串行数据，即一个装置的发送时钟信号CLK_TX必须等于另一装置的接收时钟信号CLK_RX；
b)装置间的串行通信被诸如起始位之类的初始化信号所启动，该初始化信号告知接收装置：将从发送装置发送串行数据至接收装置；
c)在初始化信号之后，发送预定数量的数据位(例如8位或2位)，在预定数量的数据位之后，停止位用信号表示串行数据通信的结束。
在图3的图形中，示出了两个数据流的串行发送，其中每个数据流均包括四位(一个起始位、两个数据位和一个停止位)。根据RS232标准，起始位为逻辑0，而停止位为逻辑1。时序图从时刻t0开始。在装置B 14中，由于没有数据从装置C 22发送至装置B 14，所以接收数据信号RX 34为逻辑1。多路复用器38将接收数据信号RX 34切换至控制信号IDLE 18(参见图2)。本地时钟发生装置12产生时钟信号CLK 16，该时钟信号CLK 16具有大约为50％的预定占空比。时钟信号CLK 16的时钟频率是由时刻t3减去时刻t1的位长(其占空比为时刻t2减去时刻t1)定义的。时钟信号CLK 16的每个上升沿均触发发送和接收时钟发生电路32以使之在时刻t1、t3等产生发送时钟信号CLK_TX 21的脉冲。只要没有接收到串行数据，发送和接收时钟发生电路32就输出逻辑0作为接收时钟信号CLK_RX20。
在时刻t4，装置B 14从装置C 22接收到信号，该信号可能是串行数据发送的起始位，一旦接收到信号，发送和接收时钟发生电路32就将控制信号IDLE 18从逻辑1切换至逻辑0。时钟发生装置12等待一定的时段，并且在该时段后检查控制信号IDLE 18是否仍然为逻辑0(在时刻t5)。该一定的时段对应于将所接收的信号解释为串行数据发送的起始位所需要的位长。应该理解的是，该一定的时段可能比位长的一半长或短。但是，它应该大于从装置C 22接收到的信号中所包含的典型干扰信号的时长，下文中将对此进行详细说明。
在该一定的时段之后，本地时钟发生装置A 12将控制信号IDLE18解释为用来接收串行数据的起始位，并且产生时钟信号CLK 16的下降沿(假设时钟信号CLK 16在时刻t5为逻辑1)。该下降沿触发发送和接收时钟发生电路32以使之产生接收数据信号RX的采样脉冲，用来对所接收到的串行数据RX进行采样。同时，发送和接收时钟发生电路32启动计数器42(参见图2)来为串行发送的预定数据位的时段进行递减计数。在图3所示的时序图中，该时段等于3个数据位。
只要计数器42递减计数，多路复用器控制信号40就将逻辑0切换至多路复用器38的输出端，以使得控制信号IDLE 18在串行发送的数据位的预定时段内仍保持逻辑0。在该时段期间，发送和接收时钟发生电路32在接收时钟信号CLK_RX的时刻t5、t7、t8和t9产生采样脉冲。利用采样脉冲，在时刻t5、t7、t8和t9对所接收到的串行数据进行采样。
在时刻t9，计数器42的计数等于0，因此，多路复用器38将所接收到的串行数据RX切换至它的输出端上，从而控制信号IDLE 18为所接收到的串行数据RX。由于根据RS232标准，在没有发送串行数据时所接收到的串行数据为逻辑1，所以控制信号IDLE 18也从逻辑0切换回逻辑1。这使得本地时钟发生电路12再次产生占空比大约为50％的时钟信号CLK 16，见时刻t10。由于控制信号IDLE 18为逻辑1，所以发送和接收时钟发生电路32再次输出逻辑0作为如由时钟信号CLK 16所得到的接收时钟信号CLK_RX 20。
在时刻t11和t12之间，所接收到的串行数据RX包括干扰脉冲，该干扰脉冲同样出现在控制信号IDLE 18中。但是，这些干扰脉冲比半个周期短，因此不会被装置A 12和装置B 14解释为串行数据发送的起始位。在时刻t13，控制信号IDLE 18的下降沿出现，并且控制信号IDLE 18在一定时段内保持为逻辑0，该一定时段是使时钟发生装置12将控制信号IDLE 18解释为用于接收串行数据的起始位并且使时钟发生装置12再次在时刻t14在时钟信号CLK 16中产生下降沿(假设在时刻t14时，时钟信号CLK 16为逻辑1)所需要的时段。该下降沿触发发送和接收时钟发生电路32使之产生接收时钟信号CLK_RX的采样脉冲以便对所接收的串行数据RX进行采样。并且同时，发送和接收时钟发生电路32启动计数器32(参见图2)使之对串行发送的预定数据位的时段进行递减计数，从而从所接收到的串行数据RX采样出预定数量的位。
根据本发明，装置B 14仅仅在数据被接收或被发送以及数据必须被处理时消耗功率。装置B 14自身对发送至装置C 22或从装置C22接收到的数据进行处理。装置B 14还可能通过更多复合信号(例如通过预定控制协议或者甚至是通过命令)来控制装置A 12。命令可能串行或者并行地从装置B 14发送至装置C 12，并行发送时要求多于单个的控制连接线路。

Claims (9)

1.一种串行数据通信系统(10)，其包括：
-本地时钟发生装置(12)，用于产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)，以及
-串行数据通信控制装置(14)，用于根据串行数据信号的接收来产生所述控制信号(18)，并且用于由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。
2.如权利要求1所述的系统，其中所述本地时钟发生装置(12)用于产生具有预定时钟的时钟信号(16)，如果所述控制信号(18)包括第一状态，则该预定时钟具有第一占空比，如果所述控制信号(18)包括第二状态，则该预定时钟具有不同于第一占空比的第二占空比。
3.如权利要求1所述的系统，其中所述串行数据通信控制装置(14)用于在所述串行数据信号被接收到一段预定时间之后，由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。
4.如权利要求1所述的系统，其中所述串行数据通信控制装置(14)用于在所述控制信号(18)包括一个相应的状态时产生被所述时钟信号(16)的脉冲的下降沿所触发的接收时钟信号(21)的脉冲。
5.如权利要求1所述的系统，其中该系统适于根据RS232标准串行发送和接收数据。
6.一种本地时钟发生装置(12)，其包括：
-振荡器(26)，用于产生本地高频时钟信号(28)，以及
-时钟发生电路(30)，用于由所述本地高频时钟信号(28)产生时钟信号(16)，该时钟信号的占空比取决于控制信号(18)。
7.一种串行数据通信控制装置(14)，其包括
-发送和接收时钟发生电路(32)，用于由接收数据信号(34)产生控制信号(18)，该控制信号(18)用于控制时钟信号(16)的产生，以及
-数据处理电路(36)，用于对从串行数据通信装置(22)接收到的数据和将要发送至串行数据通信装置(22)的数据进行处理。
8.如权利要求7所述的装置，其中所述发送和接收时钟发生电路(32)包括具有多路复用器(38)的控制信号发生电路，该多路复用器(38)在它的输入侧对接收数据信号(34)和恒定信号进行接收，所述发送和接收时钟发生电路(32)还包括多路复用器控制电路(42，44)，该多路复用器控制电路(42，44)包括计数器(42)并且用于根据该计数器(42)的计数来将所述多路复用器(38)的输入信号之一切换至多路复用器输出端作为控制信号。
9.一种串行数据通信方法，其中
-本地时钟发生装置(12)产生时钟信号(16)，该时钟信号(16)的占空比取决于控制信号(18)，以及
-串行数据通信控制装置(14)根据串行数据信号的接收来产生所述控制信号(18)，并且由从所述本地时钟发生装置(12)接收到的所述时钟信号(16)得到发送和接收时钟信号(20，21)。
CNA2006800502247A 2006-01-03 2006-12-14 串行数据通信系统和方法 Pending CN101351966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06100035 2006-01-03
EP06100035.2 2006-01-03

Publications (1)

Publication Number Publication Date
CN101351966A true CN101351966A (zh) 2009-01-21

Family

ID=37989061

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800502247A Pending CN101351966A (zh) 2006-01-03 2006-12-14 串行数据通信系统和方法

Country Status (7)

Country Link
US (1) US8284823B2 (zh)
EP (1) EP1972058B1 (zh)
JP (1) JP2009522902A (zh)
CN (1) CN101351966A (zh)
AT (1) ATE502441T1 (zh)
DE (1) DE602006020778D1 (zh)
WO (1) WO2007077501A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611924A (zh) * 2015-10-21 2017-05-03 天地融科技股份有限公司 一种通信设备、转接装置及通信系统
CN112349255A (zh) * 2019-08-09 2021-02-09 夏普株式会社 液晶显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105523A5 (de) * 2011-08-11 2014-04-30 Balluff Gmbh Messwert-Übertragungsvorrichtung
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9007141B2 (en) 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
US8680690B1 (en) 2012-12-07 2014-03-25 Nxp B.V. Bond wire arrangement for efficient signal transmission
US9467060B2 (en) 2013-04-03 2016-10-11 Nxp B.V. Capacitive level shifter devices, methods and systems
US8896377B1 (en) 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US161068A (en) * 1875-03-23 Improvement in hydraulic engines
US3273033A (en) * 1963-08-29 1966-09-13 Litton Systems Inc Multidielectric thin film capacitors
US4292595A (en) * 1979-11-13 1981-09-29 Burr-Brown Research Corporation Capacitance coupled isolation amplifier and method
US4748419A (en) * 1986-04-28 1988-05-31 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US4800340A (en) 1987-04-22 1989-01-24 Silicon System, Ins. Method and apparatus for generating a data recovery window
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
FR2674385A1 (fr) * 1991-03-22 1992-09-25 Alsthom Gec Dispositif d'isolement galvanique pour signaux electriques continus ou susceptibles de comporter une composante continue.
JP3095462B2 (ja) * 1991-07-18 2000-10-03 ローム株式会社 誘電素子、キャパシタ及びｄｒａｍ
US5187637A (en) * 1992-02-14 1993-02-16 At&T Bell Laboratories Monolithic high-voltage capacitor
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6347395B1 (en) * 1998-12-18 2002-02-12 Koninklijke Philips Electronics N.V. (Kpenv) Method and arrangement for rapid silicon prototyping
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
JP3505467B2 (ja) * 2000-03-30 2004-03-08 株式会社東芝 半導体集積回路
US20020125537A1 (en) 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
US6480029B2 (en) * 2000-07-12 2002-11-12 Texas Instruments Incorporated Three-volt TIA/EIA-485 driver circuit
US6507226B2 (en) * 2000-07-31 2003-01-14 Intersil Americas Inc. Power device driving circuit and associated methods
US6693469B2 (en) * 2001-05-01 2004-02-17 Lucent Technologies Inc. Buffer interface architecture
US6636166B2 (en) * 2001-05-31 2003-10-21 Koninklijke Philips Electronics N.V. Parallel communication based on balanced data-bit encoding
US6859883B2 (en) * 2001-05-31 2005-02-22 Koninklijke Philips Electronics N.V. Parallel data communication consuming low power
US6839862B2 (en) * 2001-05-31 2005-01-04 Koninklijke Philips Electronics N.V. Parallel data communication having skew intolerant data groups
US6920576B2 (en) * 2001-05-31 2005-07-19 Koninklijke Philips Electronics N.V. Parallel data communication having multiple sync codes
US6882046B2 (en) * 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
US6429735B1 (en) * 2001-08-29 2002-08-06 National Semiconductor Corporation High speed output buffer
ITTO20020158A1 (it) * 2002-02-25 2003-08-25 St Microelectronics Srl Pompa di carica per tensioni negative.
US6809569B2 (en) * 2002-02-28 2004-10-26 Rambus Inc. Circuit, apparatus and method having a cross-coupled load with current mirrors
US6664859B1 (en) * 2002-09-13 2003-12-16 Faaday Technology Crop. State machine based phase-lock-loop for USB clock recovery
JP4235433B2 (ja) 2002-10-31 2009-03-11 ザインエレクトロニクス株式会社 受信回路及びそれを備えた差動回路
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
US7298807B2 (en) 2003-02-11 2007-11-20 Rambus Inc. Circuit, apparatus and method for adjusting a duty-cycle of a clock signal in response to incoming serial data
JP4813757B2 (ja) * 2003-02-14 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7400173B1 (en) * 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
US7112867B2 (en) * 2003-12-05 2006-09-26 Intel Corporation Resistive isolation between a body and a body contact
US6933759B1 (en) * 2004-02-05 2005-08-23 Texas Instruments Incorporated Systems and methods of performing duty cycle control
SE528052C2 (sv) * 2004-02-05 2006-08-22 Infineon Technologies Ag Radiofrekvenseffektförstärkare med kaskadkopplade MOS-transistorer
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US7460604B2 (en) * 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7738568B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7376212B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7447492B2 (en) * 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US8169108B2 (en) * 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7421028B2 (en) * 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US7199617B1 (en) * 2004-11-12 2007-04-03 Intel Corporation Level shifter
US7411421B1 (en) * 2005-12-07 2008-08-12 Altera Corporation Apparatus and method for generating differential signal using single-ended drivers
DE112006003383T5 (de) * 2005-12-22 2008-10-23 Nxp B.V. Anordnung von MEMS-Bauelementen mit in Reihe gekoppelten Kondensatoren
WO2007131967A1 (en) * 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
US7732889B2 (en) * 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
US7755400B2 (en) * 2008-05-29 2010-07-13 Texas Instruments Incorporated Systems and methods of digital isolation with AC/DC channel merging
US7952408B2 (en) * 2009-06-26 2011-05-31 University Of Florida Research Foundation, Inc. Embedded phase noise measurement system
EP2278714B1 (en) * 2009-07-02 2015-09-16 Nxp B.V. Power stage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611924A (zh) * 2015-10-21 2017-05-03 天地融科技股份有限公司 一种通信设备、转接装置及通信系统
CN106611924B (zh) * 2015-10-21 2019-08-27 天地融科技股份有限公司 一种通信设备、转接装置及通信系统
CN112349255A (zh) * 2019-08-09 2021-02-09 夏普株式会社 液晶显示装置

Also Published As

Publication number Publication date
US20090010371A1 (en) 2009-01-08
JP2009522902A (ja) 2009-06-11
EP1972058B1 (en) 2011-03-16
ATE502441T1 (de) 2011-04-15
US8284823B2 (en) 2012-10-09
WO2007077501A1 (en) 2007-07-12
EP1972058A1 (en) 2008-09-24
DE602006020778D1 (de) 2011-04-28

Similar Documents

Publication Publication Date Title
CN101351966A (zh) 串行数据通信系统和方法
CN107844445B (zh) 用于非源同步系统的调谐电路系统和操作
US8023602B2 (en) Serial data communication apparatus and methods of using a single line
WO2005083622A1 (en) Test system for integrated circuits with serdes ports
EP2972925B1 (en) Two-wire serial interface and protocol
CN117909280B (zh) Spi主机逻辑电路及spi主机
US7079612B2 (en) Fast bit-error-rate (BER) test
US20060103432A1 (en) Bidirectional deglitch circuit
US6664859B1 (en) State machine based phase-lock-loop for USB clock recovery
CN210428430U (zh) Spi通信控制电路及spi芯片
US7424059B2 (en) Data transfer circuit
US20060121866A1 (en) Squelch circuit and communication apparatus used with the same
US6639436B2 (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
CN114637369B (zh) 数据延迟补偿器电路
CN116800291A (zh) 收发电路
CN104412220A (zh) 时钟域之间的数据传输
US20220302922A1 (en) Method for synchronising analogue data at the output of a plurality of digital/analogue converters
CN109828632B (zh) 一种基于fpga的可调超窄多路同步脉冲发生装置及方法
EP1601131A1 (en) Asynchronous multi-clock system
CN114691583B (zh) 用于将源同步数据路径与未知时钟相位对接的数据桥
CN109074338B (zh) 集成电路装置
CN101821948A (zh) 具有时钟转换能力的时钟电路和方法
US20050209805A1 (en) Method and system for generating test pulses to test electronic elements
US6825705B2 (en) Clock signal generation circuit and audio data processing apparatus
CN101867362A (zh) 降低设置时间的触发器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090121