CN101867362A - 降低设置时间的触发器 - Google Patents

Abstract

一种降低设置时间的触发器。触发器包括第一主闩锁器、第二主闩锁器及从闩锁器。第一主闩锁器经由第一开关接收功能数据。第二主闩锁器经由第二开关接收扫描数据。从闩锁器经由第三开关耦接于第一主要闩锁器。第一、第二及第三开关由时钟信号所控制。第二主闩锁器经由第四开关耦接于第一主闩锁器，其中第四开关由扫描使能信号所控制，以便扫描使能信号能控制是否功能数据或是扫描数据成为从第一主闩锁器至从闩锁器的输出。从闩锁器用以对来自第一主闩锁器的输出进行闩锁以及传送。

Description

降低设置时间的触发器

技术领域

本发明涉及一种触发器(Flip-Flop)，特别涉及一种可改善设置时间(set-up time)的触发器结构。

背景技术

图1A是显示数字电路中传统延迟路径的电路方块图。延迟路径广泛应用于微处理器以及其他数字电路内。触发器102经由组合逻辑单元104耦接于触发器106。在触发器102及触发器106中，D为数据输入端、Q为数据输出端以及CK为时钟信号接收端。触发器102及触发器106由时钟信号所控制。图1B是显示图1A中操作延迟的时钟波形图。同时参考图1A及图1B，在时钟信号的第一正触发期间，触发器102会释放该数据至组合逻辑单元104。此时，在触发器102正确地显示该数据之前，CK-Q(时钟对输出值)延迟时间间隔114会发生。一旦触发器102产生了该数据，该数据会经由组合逻辑单元104被输入至触发器106，其中在组合逻辑单元104内传送该数据所需的时间间隔为传送时间间隔116。此外，设置时间间隔118与触发器106的状态设定有关。因此，延迟(临界时间(critical timing))期间112可视为是CK-Q延迟时间间隔114、传送时间间隔116以及设置时间间隔118的总和。在使用不是多输入就是多闩锁器的多工器的传统结构中，根据该多工器所放置的位置，该多工器的延迟将会恶化延迟时间间隔114或是设置时间间隔118。于是，延迟期间112将会变长。同样地，即使传统结构并未使用到多工器，减少延迟期间112仍是个重要的议题。因此，需要一种具有新结构的触发器以及方法，以减少全部的延迟期间112。

发明内容

本发明提供一种触发器。上述触发器包括：一第一主闩锁器，用以接收一功能数据；一第二主闩锁器，用以接收一扫描数据；以及，一从闩锁器，耦接于上述第一主要闩锁器。上述第二主闩锁器耦接于上述第一主闩锁器，其中根据一扫描使能信号。上述第二主闩锁器与上述第一主闩锁器之间的耦接是控制是否上述功能数据或是上述扫描数据成为从上述第一主闩锁器至上述从闩锁器的一输出。上述从闩锁器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。

再者，本发明提供另一种触发器。上述触发器包括：一第一主闩锁器，用以经由一第一开关接收一功能数据，其中上述第一开关由一时钟信号所控制；一第二主闩锁器，用以经由一第二开关接收一扫描数据，其中上述第二开关由上述时钟信号所控制；以及，一从闩锁器，经由一第三开关耦接于上述第一主要闩锁器，其中上述第三开关由上述时钟信号所控制。上述第二主闩锁器经由一第四开关耦接于上述第一主闩锁器，其中上述第四开关由一扫描使能信号所控制，以便上述触发器根据上述扫描使能信号而控制是否上述功能数据或是上述扫描数据成为从上述第一主闩锁器至上述从闩锁器的一输出。上述从闩锁器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。

再者，本发明提供另一种触发器。上述触发器包括：一第一主闩锁器，用以经由一第一开关接收一功能数据，其中上述第一开关由一时钟信号所控制；一第二主闩锁器，用以经由一第二开关接收一扫描数据，其中上述第二开关由上述时钟信号所控制；以及，一从闩锁器，经由一第三开关耦接于上述第一主要闩锁器，其中上述第三开关由上述时钟信号所控制。上述第二主闩锁器经由一第四开关耦接于上述第一主闩锁器，其中上述第四开关由一扫描使能信号所控制，以便上述触发器根据上述扫描使能信号而控制是否上述功能数据或是上述扫描数据成为从上述第一主闩锁器至上述从闩锁器的一输出。上述从闩锁器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。上述扫描使能信号在上述时钟信号为高相位时进行改变。

附图说明

图1A是显示数字电路中传统延迟路径的电路方块图；

图1B是显示图1A中操作延迟的时钟波形图；

图2是显示根据本发明一实施例所述的触发器结构的方块图；

图3是显示图2中触发器结构的一种实施例；以及

图4是显示图3中触发器结构的扫描使能信号的一种实施例。

并且，上述附图中的附图标记说明如下：

102、106、200～触发器；

104～组合逻辑单元；

202～第一主闩锁器；

204～第二主闩锁器；

206～从闩锁器；

302、304、306、308、310、312、314、316、402、404～开关；

320、322、324、326、328、330、332、334、336、340、342、344、346、348、350、406、408、410、412、414～反相器；

CK、CKB、CKD～时钟信号；

D～功能数据；

Q～输出信号；

QB～反相输出信号；

SE、SEB、SED～扫描使能信号；以及

SI～扫描数据

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：

实施例：

本发明提供一种可降低设置时间的触发器结构。在本发明中，不同的图示及实施例，例如参考标号等，用来表示相似的元件。

图2是显示根据本发明一实施例所述的触发器结构的方块图。可降低设置时间的触发器200包括第一主闩锁器(master latch)202、第二主闩锁器204以及从闩锁器(slave latch)206。功能数据D输入至第一主闩锁器202，而扫描数据SI输入至第二主闩锁器204。第二主闩锁器204耦接于第一主闩锁器202，而第一主闩锁器202耦接于从闩锁器206。扫描数据一般具有低于50MHz的时钟速度以及具有预先设定的样式(pattern)，例如测试模式等。同样地，扫描数据可使用特定逻辑电路来进行预先设定。传统上，功能数据具有高于扫描数据的时钟速度。

在本发明实施例中，可使用两个不同的主闩锁器来分别处理功能数据以及扫描数据，使得触发器不需要达到时钟的一致就可处理功能数据以及扫描数据。当扫描数据的控制信号为使能时，第二主闩锁器204会接收扫描数据SI，并闩锁扫描数据至从闩锁器206。否则，第一主闩锁器202会接收功能数据，并闩锁功能数据至从闩锁器206。因为第二主闩锁器204并未通过多工器来耦接于第一主闩锁器202，于是此结构能降低触发器的设置时间。同样地，由于功能数据以及扫描数据可分别输入至第一主闩锁器202以及第二主闩锁器204，因此不需要使用到用来处理多输入至单一闩锁器的多工器。使用多输入的多工器将会需要较长的设置时间。

图3是显示图2中触发器结构的一种实施例。触发器300包括第一主闩锁器202、第二主闩锁器204、从闩锁器206、开关302、304、306、308、310、312、314和316以及反相器320、322、324、326、328、330、332、334、336、340、342、344、346、348和350。功能数据D通过反相器320以及开关302输入至第一主闩锁器202。第一主闩锁器202包括开关312和314以及反相器344和346。开关312和314可与反相器344和346一起来控制第一主闩锁器202的输出。根据扫描使能信号SE以及时钟信号CK，第一主闩锁器202不是传递功能数据D就是传递扫描数据SI至从闩锁器206。

时钟信号CK会经由反相器324产生时钟信号CKB，然后再经由反相器326产生时钟信号CKD。时钟信号CKB以及时钟信号CKD用来控制开关302、304、308、310、312和316的导通/不导通。扫描使能信号SE会经由反相器328产生扫描使能信号SEB，然后再经由反相器330产生扫描使能信号SED。扫描使能信号SEB以及扫描使能信号SED用来控制开关306和314的导通/不导通。在此实施例中，扫描使能信号SE不会在时钟信号CK为高相位时进行改变(即扫描使能信号SE的状态不会改变)。扫描数据SI通过反相器322以及开关304输入至第二主闩锁器204。第二主闩锁器204包括开关310以及反相器340和342，以及第二主闩锁器204用来闩锁及输出扫描数据SI至第一主闩锁器202。

根据扫描使能信号SE，从第一主闩锁器202经由开关308至从闩锁器206不是闩锁住功能数据D就是闩锁住扫描数据SI。从闩锁器206包括开关316以及反相器348与350。从闩锁器206的输出经由反相器334和336连接至输出信号Q以及反相输出信号QB。

图4是显示图3中触发器结构的扫描使能信号SE的一种实施例。扫描使能信号SEB是由扫描使能信号SE经过包含反相器406、408、410和412以及开关402和404在内的电路所产生。开关402和404由时钟信号CKB与CKD所控制。扫描使能信号SED是由扫描使能信号SEB经过反相器414所产生。相较于图3中的扫描使能信号SW不会在时钟信号CK为高相位时进行改变，图4中的扫描使能信号SE将可在时钟信号CK为高相位时进行改变。使用者的测试方法会决定是否需要使用到图4所显示的机制。假如使用者能确定扫描使能信号SE不会在时钟信号CK为高相位时进行改变，则不需要使用到图4中的机制。于是，触发器的结构可以更简洁。否则，假如扫描使能信号SE会在时钟信号CK为高相位时进行改变的话，则图4中的机制可以保证正确的功能。

虽然本发明已以较佳实施例公开如上，然而其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (12)

1.一种触发器，包括：

一第一主闩锁器，用以接收一功能数据；

一第二主闩锁器，用以接收一扫描数据；以及

一从闩锁器，耦接于上述第一主要闩锁器；

其中上述第二主闩锁器耦接于上述第一主闩锁器，其中根据一扫描使能信号，上述第二主闩锁器与上述第一主闩锁器之间的耦接是控制是否上述功能数据或是上述扫描数据成为从上述第一主闩锁器至上述从闩锁器的一输出，以及上述从闩锁器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。

2.如权利要求1所述的触发器，其中上述第一主闩锁器经由一开关而接收上述功能数据，以及上述开关由一时钟信号所控制。

3.如权利要求1所述的触发器，其中上述第二主闩锁器经由一开关而接收上述扫描数据，以及上述开关由一时钟信号所控制。

4.如权利要求1所述的触发器，其中上述第一主闩锁器经由一开关而耦接于上述从闩锁器，以及上述开关由一时钟信号所控制。

5.如权利要求1所述的触发器，其中上述第二主闩锁器经由一开关而耦接于上述第一主闩锁器，以及上述开关由上述扫描使能信号所控制。

6.如权利要求1所述的触发器，其中上述第一主闩锁器包括：

一第一开关，其中上述第一开关由一时钟信号所控制；

一第二开关，其中上述第二开关由上述扫描使能信号所控制；

一第一反相器；以及

一第二反相器，其中上述第一反相器经由上述第二开关耦接于上述第二反相器；

其中上述触发器用以根据上述扫描使能信号而传递上述功能数据或是上述扫描数据至上述从闩锁器，以及上述第二主闩锁器耦接于上述第一主闩锁器的上述第一开关以及上述第二开关之间。

7.如权利要求6所述的触发器，其中上述第二主闩锁器包括：

一第三开关，其中上述第三开关由上述时钟信号所控制；

一第三反相器；以及

一第四反相器，其中上述第三反相器经由上述第三开关耦接于上述第四反相器；

其中上述触发器用以闩锁以及输出上述扫描数据。

8.如权利要求1所述的触发器，其中上述从闩锁器包括：

一第一开关，其中上述第一开关由一时钟信号所控制；

一第一反相器；以及

一第二反相器，其中上述第一反相器经由上述第一开关耦接于上述第二反相器；

其中上述触发器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。

9.一种触发器，包括：

一第一主闩锁器，用以经由一第一开关接收一功能数据，其中上述第一开关由一时钟信号所控制；

一第二主闩锁器，用以经由一第二开关接收一扫描数据，其中上述第二开关由上述时钟信号所控制；以及

一从闩锁器，经由一第三开关耦接于上述第一主要闩锁器，其中上述第三开关由上述时钟信号所控制；

其中上述第二主闩锁器经由一第四开关耦接于上述第一主闩锁器，其中上述第四开关由一扫描使能信号所控制，以便上述触发器根据上述扫描使能信号而控制是否上述功能数据或是上述扫描数据成为从上述第一主闩锁器至上述从闩锁器的一输出，以及上述从闩锁器用以对来自上述第一主闩锁器的上述输出进行闩锁以及传送。

10.如权利要求9所述的触发器，其中上述第一主闩锁器包括：

一第五开关，其中上述第五开关由上述时钟信号所控制；

一第六开关，其中上述第六开关由上述扫描使能信号所控制；

一第一反相器；以及

一第二反相器，其中上述第一反相器经由上述第六开关耦接于上述第二反相器；

其中上述触发器用以根据上述扫描使能信号而传递上述功能数据或是上述扫描数据至上述从闩锁器，以及上述第二主闩锁器耦接于上述第一主闩锁器的上述第五开关以及上述第六开关之间。

11.如权利要求10所述的触发器，其中上述第二主闩锁器包括：

一第七开关，其中上述第七开关由上述时钟信号所控制；

一第三反相器；以及

一第四反相器，其中上述第三反相器经由上述第七开关耦接于上述第四反相器；

其中上述触发器用以闩锁以及输出上述扫描数据。

12.如权利要求10所述的触发器，其中上述从闩锁器包括：

一第八开关，其中上述第八开关由上述时钟信号所控制；

一第五反相器；以及

一第六反相器，其中上述第一反相器经由上述第八开关耦接于上述第二反相器；

其中上述触发器用以对来自上述第一主闩锁器之上述输出进行闩锁以及传送。

Images