CN101738548A - 时脉检测电路与时脉供应装置 - Google Patents
时脉检测电路与时脉供应装置 Download PDFInfo
- Publication number
- CN101738548A CN101738548A CN200810181620A CN200810181620A CN101738548A CN 101738548 A CN101738548 A CN 101738548A CN 200810181620 A CN200810181620 A CN 200810181620A CN 200810181620 A CN200810181620 A CN 200810181620A CN 101738548 A CN101738548 A CN 101738548A
- Authority
- CN
- China
- Prior art keywords
- type flip
- clock pulse
- flop
- input end
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 63
- 238000005070 sampling Methods 0.000 claims description 34
- 238000009434 installation Methods 0.000 claims description 14
- 230000000712 assembly Effects 0.000 claims description 12
- 238000000429 assembly Methods 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 19
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 19
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 19
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 206010011968 Decreased immune responsiveness Diseases 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时脉检测电路与时脉供应装置，包括多个第一传输组件、多个第一异或门和一第一与门。其中，每一第一传输组件都可以耦接上一级第一传输组件，以接收其输出的数据，并且依据一本地时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端。另外，第一个第一传输组件的输入端，则可以耦接至时脉源，以接收预设时脉信号，而此预设时脉信号的频率小于所述本地时脉信号的频率。此外，第k个第一异或门的第一输入端和第二输入端，可以分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数。
Description
技术领域
本发明涉及一种时脉检测电路，特别是涉及一种用来检测时脉信号是否正常运作的时脉检测电路。
背景技术
图1绘示为传统的一种共享时脉源的系统方块图。请参照图1，传统共享时脉源系统100中，包括装置102、104、106和108，其共同耦接至一时脉源110。藉此，时脉源110就可以同时供给装置102、104、106和108所需的时脉信号，以使其能够正常运作。然而，万一任一装置102、104、106和108无法接收时脉源110的时脉信号时，则这些装置就无法正常运作，仅可使用本身的时脉频率而无法与其它装置沟通。
发明内容
本发明提供一种时脉检测电路，可以检测一时脉源是否正常供应一预设时脉信号。
本发明提供一种时脉供应装置，可以确保一电子装置在外接的时脉源无法提供时脉信号时，仍可以正常的运作。
一种时脉检测电路，包括多个第一传输组件、多个第一异或门和一第一与门。其中，每一第一传输组件都可以耦接上一级第一传输组件，以接收其输出的数据，并且依据一本地时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端。另外，第一个第一传输组件的输入端，则可以耦接至时脉源，以接收预设时脉信号，而此预设时脉信号的频率小于所述本地时脉信号的频率。此外，第k个第一异或门的第一输入端和第二输入端，可以分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数。
在本发明的一实施例中，上述的第一传输组件可以是多个第一D型正反器，分别具有一时脉端，可以接收本地时脉信号。
另外，本发明所提供的时脉检测电路更包括多个多个第二D型正反器，分别具有一时脉端，可以接收本地时脉信号。而这些第二D型正反器可以与第一D型正反器分别利用本地时脉信号的负缘和正缘来触发。本发明的时脉检测电路还包括多个第二异或门、一第二与门和一或门。其中，每一第二D型正反器也可以耦接上一级第二D型正反器的输出端，以接收其输出的数据，并且依据本地时脉信号，而将接收到的数据传送至下一级第二D型正反器的输入端。此外，第一个第二D型正反器的输入端也可以耦接所述时脉源，以接收所述预设时脉信号，而第k个第二D型正反器和第k+1个第二D型正反器的输出端则分别耦接第k个第二异或门的第一输入端和第二输入端。另外，所有互斥或们的输出都可以耦接至第二与门，而第二与门的输出则可以和第一与门分别耦接至或门的输入端。
从另一观点来看，本发明也提供一种时脉供应装置，可以提供一工作时脉信号给一电子装置。本发明的时脉供应装置包括多个第一传输组件、多个第一异或门、一第一与门和一多任务器。其中，每一第一传输组件都可以耦接上一级第一传输组件，以接收其输出的数据，并且依据一本地时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端。另外，第一个第一传输组件的输入端，则可以耦接至时脉源，以接收预设时脉信号，而此预设时脉信号的频率小于所述本地时脉信号的频率。此外，第k个第一异或门的第一输入端和第二输入端，可以分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数。而多任务器则可以耦接外部时脉源和本地时脉源，并且依据第一与门的输出，而选择外部时脉源和本地时脉源二者其中之一当作工作时脉信号，以输出给电子装置。
由于本发明是利用或门来检测时脉源态样(Pattern)，因此本发明可以精确地检测时脉源是否正常运作。另外，本发明所提供的时脉供应装置还配置有多任务器，以分别耦接本地时脉源和外部时脉源。藉此，本发明可以在外部时脉源无法正常运作时，利用本地时脉源来供应电子装置。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示为传统的一种共享时脉源的系统方块图。
图2绘示为依照本发明的一较佳实施例的一种时脉供应装置的电路方块图。
图3绘示为依照本发明的一较佳实施例的一种时脉检测电路的电路图。
图4绘示为依照本发明第一实施例的一种本地时脉信号与外部时脉信号的时序图。
图5绘示为依照本发明第二实施例的一种本地时脉信号与外部时脉信号的时序图。
图6绘示为依照本发明另一实施例的一种时脉供应装置的电路图。
具体实施方式
图2绘示为依照本发明的一较佳实施例的一种时脉供应装置的电路方块图。请参照图2，本实施例所提供的时脉供应装置200，包括时脉检测电路202、多任务器204和本地时脉源。时脉检测电路202可以耦接多任务器204和本地时脉源206。此外，时脉检测电路202还可以耦接外部时脉源212。类似地，多任务器204的输入端也可以耦接本地时脉源206和外部时脉源212，而其输出端则可以耦接一电子装置214。
本地时脉源206可以输出本地时脉信号CLK1及采样时脉信号CLK3，外部时脉源212可以输出外部时脉信号CLK2，给时脉检测电路202和多任务器204。在本实施例中，采样时脉信号CLK3的频率高于外部时脉信号CLK2的频率。换句话说，采样时脉信号CLK3的周期小于外部时脉信号CLK2的周期。藉此，时脉检测电路202就可以依据采样时脉信号CLK3，而对外部时脉信号CLK2进行取样，以检测时脉供应装置200是否接收正常外部时脉信号CLK2。而在本实施例中，本地时脉信号CLK1的频率为外部时脉信号CLK2频率之两倍，本地时脉源206例如将本地时脉信号CLK1经过除频以产生采样时脉信号CLK3。
时脉检测电路202可以依据外部时脉信号CLK2的状态而输出一选择信号SEL给多任务器204。藉此，多任务器204就可以依据选择信号SEL，而选择外部时脉信号CLK2或采样时脉信号CLK3当作工作时脉信号OUT_CLK给电子装置214。实时脉检测电路所接收的采样时脉信号及外部时脉源，例如分别16MHz及8MHz，而最后提供至电子装置的工作时脉信号非取上述的本地时脉信号，而是取1/2倍频的本地时脉信号及外部时脉源皆为8MHz提供至电子装置使用即1/2倍频的本地时脉信号及外部时脉源的频率相同，仅相位不同。
图3绘示为依照本发明的一较佳实施例的一种时脉检测电路的电路图。请参照图3，时脉检测电路202可以包括多个第一传输组件，例如302、304和306。每一第一传输组件302、304和306都可以具有一输入端D和输出端Q。其中，各级第一传输组件的输入端D可以耦接至上一级传输组件的输出端Q，而第一个第一传输组件302的输入端D则接收外部时脉信号CLK2。
另外，时脉检测电路202还可以包括多个第一异或门，例如308和310，以及第一与门312。其中，第k个第一异或门的输入端分别耦接第k个传输组件和第k+1个传输组件的输出端Q。其中，k为大于0而小于传输组件总数的正整数。例如，第一个异或门308的输入端，则分别耦接第一个传输组件302的输出端Q和第二个传输组件304的输出端Q。另外，第一与门312的输入端分别接收异或门308和310的输入端。
在本实施例中，每一第一传输组件302、304和306可以利用D型正反器来实现，然而本发明并不以此为限。另外，每一D型正反器302、304和306都分别具有一时脉端C，并且分别接收采样时脉信号CLK3。藉此，各级D型正反器可以依据采样时脉信号CLK3的状态，而将输入端D所接收到的信号，从输出端Q传送至下一级传输组件的输入端D。在本实施例中，D型正反器302、304和306为正缘触发的正反器。
另外，时脉检测电路202还可以包括处理器322和警示模块324。其中，处理器322可以依据选择信号SEL的状态而控制警示模块324是否产生一警示信息。
图4绘示为依照本发明第一实施例的一种采样时脉信号与外部时脉信号的时序图。请合并参照图3和图4，在本实施中，假设采样时脉信号CLK3是外部时脉信号CLK2的两倍频。另外，假设在时间t0时，采样时脉信号CLK3和外部时脉信号CLK2的状态都为低位，并且被分别送至第一D型正反器302的时脉端C和输入端D。然而，由于第一D型正反器302为正缘触发，因此外部时脉信号CLK2的状态会被拴锁至第一D型正反器302的输入端D。
而在时间t1时，采样时脉信号CLK3从低位元切换至高位，而在本地时脉信号CLK2上造成一正缘状态，以致于第一D型正反器302将输入端D的状态从输出端Q输出至第一D型正反器304的输入端D。此时，第一D型正反器302的输出端Q的状态为低位，而第一D型正反器304和306输出端Q的状态为未知。接着，在t2时，外部时脉信号CLK2从低位元切换至高位，而采样时脉信号CLK3则是从高位切换回低位元。此时，第一D型正反器302和304都不会有动作。
而在t3时，采样时脉信号CLK3又从低位元切换至高位，致使第一D型正反器302和304会分别将输入端的状态传送至下一级的第一D型正反器。此时，第一D型正反器302和304的输出端Q的状态分别为高位和低位元，而第一D型正反器306输出端Q的状态为未知。而在t4时，采样时脉信号CLK3和外部时脉信号CLK2都从高位切回低位元，因此第一D型正反器302、304和306都不会有动作。
接着，在t5时，采样时脉信号CLK3又从低位元切换至高位，此时第一D型正反器302、304和306都分别将输入端D的状态从输出端Q输出。此时，第一D型正反器302、304和306输出端Q的状态分别为低位元、高位和低位，也代表异或门308和310的每一输入端都是不同的状态。因此，异或门308和310都的输入端都是高位的状态，以致于与门的状态312也是高位的状态。此时，选择信号SEL就可以是高位的状态。藉此，图2中的多任务器204就可选择外部时脉信号CLK2当作工作时脉信号OUT_CLK而送给电子装置214。另外，处理器322也会因为选择信号SEL为高位状态，而使警示模块324在禁能的状态。
相对地，若是外部时脉信号CLK2失能时，则异或门308和310至少有其中之一的输出为低位的状态，导致与门312的输出也会是低位的状态。此时，选择信号SEL的状态也会连带是低位，使得多任务器204选择本地时脉信号CLK1当作工作时脉信号OUT_CLK送给电子装置214。藉此，电子装置214并不会因为外部时脉源212无法正常运作而连带着停摆。另一方面，处理器322也可以依据选择信号SEL在低位，而控制警示模块324产生警示信息告知使用者。在本实施例中，警示模块324所产生的警示信息可以是声音或是亮光。
图5则绘示为依照本发明第二实施例的一种本地时脉信号与外部时脉信号的时序图。请合并参照图5，在一些实施例中，采样时脉信号CLK3可能会因为噪声或是抖动的影响，而导致时脉检测电路202错误的运作。例如，在时间t6和t7，采样时脉信号CLK3都是处于正缘的状态，但是所取样到的外部时脉信号CLK2则都是高位的状态。这代表异或门308和310二者其中之一的输入会是相同，导致与门312的输出为低位。此时，选择信号SEL连带会产生错误的状态。
请继续参照图3，为确保选择信号SEL的状态维持正确，在一些实施例中，时脉检测电路202还包括多个第二传输组件，例如332、334和336。这些传输组件332、334和336也可以利用D型正反器来实现，并且耦接方式也可以参照传输组件302、304和306。不同的是，在本实施例中，这些第二D型正反器302、304和306为负缘触发。
相对应地，时脉检测电路202还可以包括多个第二异或门，例如338和340，以及第二与门342。其中，第二异或门338、340、以及第二与门342的耦接关系，可以参照第一异或门308、310、以及第一与门312，本发明不再为文赘述。另外，或门344的输入端则分别耦接与门312和342的输入端。
由于第一D型正反器302、304和306，以及第二D型正反器332、334和336分别为正缘触发和负缘触发。因此，即便采样时脉信号CLK3因为噪声或是抖动而造成相位或是时间周期漂动，然而时脉检测电路202还是可以对外部时脉信号CLK2进行正确的取样。例如，在图5中，虽然第一D型正反器302、304和306会取样错误，但是第二D型正反器332、334和336会因为是负缘触发而仍然可以取样到正确的态样。而在本实施例中，只要与门312和342二者其中之一的输出状态为正确，或门344就可以输出正确的选择信号SEL。藉此，就可以确保选择信号SEL保持在正确的状态。
图6绘示为依照本发明另一实施例的一种时脉供应装置的电路图。请参照图6，本实施例与图3的实施例不同处在于，本实施例利用D型正反器602、604和606来取代D型正反器332、334和336当作第二传输组件。其中，D型正反器602、604和606可以是正缘触发。另外，在本实施例中，时脉检测电路202还可以包括反向器608，其输入端可以耦接D型正反器302的时脉端，以接收采样时脉信号CLK3，而反向器608的输出端则可以耦接D型正反器602、604和606的时脉端C。藉此，本实施例所提供的时脉检测电路202也可以与图3中的时脉检测电路202具有相同的功能。
综上所述，由于发明例可以利用D型正反器对外部时脉信号取样，并且利用异或门来进行样态的判断。因此，本发明可以精确地检测外部时脉信号的状态。另外，本发明还可以包括多任务器，并且可以依据选择信号而选择外部时脉信号或是本地时脉信号当作工作时脉信号。因此，本发明可以让电子装置在外部时脉信号使能时仍然可以正常运作。
此外，在本发明中由于可以配置有正缘触发和负缘触发的D型正反器，因此本发明可以排除本地时脉信号因为噪声或是抖动而造成的错误动作。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。
Claims (12)
1.一种时脉检测电路，适于检测一时脉源是否正常供应一预设时脉信号，其特征在于，所述时脉检测电路包括：
多个第一传输组件，而每一所述多个第一传输组件都耦接上一级第一传输组件，以接收其输出的数据，并依据一采样时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端，且所述多个第一传输组件的第一个第一传输组件的输入端，则是耦接至所述时脉源，以接收所述预设时脉信号，其中所述预设时脉信号的频率小于所述采样时脉信号的频率；
多个第一异或门，其中第k个第一异或门的第一输入端和第二输入端，分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数；以及
一第一与门，接收所述多个第一异或门的输出。
2.根据权利要求1所述的时脉检测电路，其特征在于，其中所述多个第一传输组件为多个第一D型正反器，分别具有一时脉端，用以接收所述采样时脉信号。
3.根据权利要求2所述的时脉检测电路，其特征在于，其中每一所述多个第一D型正反器皆由所述采样时脉信号的正缘所触发，而将接收的数据传送至下一级第一D型正反器。
4.根据权利要求1所述的时脉检测电路，其特征在于，所述时脉检测电路还包括：
多个第二D型正反器，分别具有一时脉端，用以接收所述采样时脉信号，且每一所述多个第二D型正反器还耦接上一级第二D型正反器的输出端，以接收其输出的数据，并依据所述采样时脉信号，而将接收到的数据传送至下一级第二D型正反器的输入端，其中所述多个第二D型正反器的第一个第二D型正反器的输入端则是耦接所述时脉源，以接收所述预设时脉信号；
多个第二异或门，其中第k个第二异或门的第一输入端和第二输入端，分别耦接第k个第二D型正反器和第k+1个第二D型正反器的输出端；
一第二与门，接收所述多个第二异或门的输出；
一或门，接收所述第一与门和所述第二与门的输出；
一处理器，耦接所述或门的输出；以及
一警示模块，耦接所述处理器，
其中所述处理器依据所述或门的状态，而决定是否控制所述警示模块发出一警示信息。
5.根据权利要求4所述的时脉检测电路，其特征在于，其中每一所述多个第二D型正反器皆由所述采样时脉信号的负缘所触发，而将接收到的数据传送至下一级第二D型正反器。
6.根据权利要求4所述的时脉检测电路，其特征在于，更包括一反向器，其输入端接收所述采样时脉信号，而其输出端则耦接至所述多个第二D型正反器的时脉端。
7.一种时脉供应装置，适于提供一工作时脉信号给一电子装置，其特征在于，所述供应装置包括：
多个第一传输组件，而每一所述多个第一传输组件都耦接上一级第一传输组件，以接收其输出的数据，并依据一采样时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端，且所述多个第一传输组件的第一个第一传输组件的输入端，则是耦接至一外部时脉源，其中所述外部时脉源的频率小于所述采样时脉信号的频率；
多个第一异或门，其中第k个第一异或门的第一输入端和第二输入端，分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数；
一第一与门，接收所述多个第一异或门的输出；以及
一多任务器，耦接所述外部时脉源和一本地时脉源，并依据所述第一与门的输出，而选择所述外部时脉源和所述本地时脉源二者其中之一当作所述工作时脉信号，以输出给所述电子装置，所述外部时脉源的频率等于所述本地时脉源的频率。
8.根据权利要求7所述的时脉供应装置，其特征在于，其中所述多个第一传输组件为多个第一D型正反器，分别具有一时脉端，用以耦接所述采样时脉源。
9.根据权利要求8所述的时脉供应装置，其特征在于，其中每一所述多个第一D型正反器皆由所述时脉信号的正缘所触发，而将接收的数据传送至下一级第一D型正反器。
10.根据权利要求7所述的时脉供应装置，其特征在于，所述时脉检测电路更包括：
多个第二D型正反器，分别具有一时脉端，耦接所述采样时脉端，且每一所述多个第二D型正反器还耦接上一级第二D型正反器的输出端，以接收其输出的数据，并依据所述采样时脉端的信号，而将接收到的数据传送至下一级第二D型正反器的输入端，其中所述多个第二D型正反器的第一个第二D型正反器的输入端则是耦接所述外部时脉源；
多个第二异或门，其中第k个第二异或门的第一输入端和第二输入端，分别耦接第k个第二D型正反器和第k+1个第二D型正反器的输出端，而k为大于0且小于所述多个第一传输组件总数的整数；
一第二与门，接收所述多个第二异或门的输出；以及
一或门，接收所述第一与门和所述第二与门的输出，而所述或门的输出则耦接至所述多任务器，以控制所述多任务器选择所述外部时脉源和所述本地时脉源二者其中之一当作所述工作时脉信号给所述电子装置。
11.根据权利要求10所述的时脉供应装置，其特征在于，其中每所述多个第二D型正反器皆由所述时脉信号的负缘所触发，而将
收到的数据传送至下一级第二D型正反器。
12.根据权利要求10所述的时脉供应装置，其特征在于，还包括一反向器，其输入端接收所述本地时脉信号，而其输出端则耦接至所述多个第二D型正反器的时脉端。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101816204A CN101738548B (zh) | 2008-11-27 | 2008-11-27 | 时脉检测电路与时脉供应装置 |
| US12/468,248 US8351557B2 (en) | 2008-11-27 | 2009-05-19 | Circuit for detecting clock and apparatus for providing clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101816204A CN101738548B (zh) | 2008-11-27 | 2008-11-27 | 时脉检测电路与时脉供应装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101738548A true CN101738548A (zh) | 2010-06-16 |
| CN101738548B CN101738548B (zh) | 2012-06-13 |
Family
ID=42196254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101816204A Expired - Fee Related CN101738548B (zh) | 2008-11-27 | 2008-11-27 | 时脉检测电路与时脉供应装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8351557B2 (zh) |
| CN (1) | CN101738548B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103807195A (zh) * | 2012-11-07 | 2014-05-21 | 英业达科技有限公司 | 风扇控制装置 |
| CN110320406A (zh) * | 2018-03-30 | 2019-10-11 | 和硕联合科技股份有限公司 | 频率测量系统及其测量方法 |
| CN111211774A (zh) * | 2018-11-21 | 2020-05-29 | 英业达科技有限公司 | 除弹跳电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI645719B (zh) * | 2017-01-17 | 2018-12-21 | 瑞昱半導體股份有限公司 | 取樣時脈測試電路與取樣時脈測試方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642380A (en) * | 1992-06-03 | 1997-06-24 | Data Radio Inc. | Data communication system and modem therefor |
| US5539786A (en) * | 1995-07-31 | 1996-07-23 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for generating a clock signal |
| US5799048A (en) * | 1996-04-17 | 1998-08-25 | Sun Microsystems, Inc. | Phase detector for clock synchronization and recovery |
| US6538504B1 (en) * | 2000-05-19 | 2003-03-25 | Jam Technologies, Llc | Switching amplifier crossover distortion reduction technique |
| JP4000001B2 (ja) * | 2002-04-22 | 2007-10-31 | 松下電器産業株式会社 | クロック制御装置およびクロック制御方法 |
| JP4886276B2 (ja) * | 2005-11-17 | 2012-02-29 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
-
2008
- 2008-11-27 CN CN2008101816204A patent/CN101738548B/zh not_active Expired - Fee Related
-
2009
- 2009-05-19 US US12/468,248 patent/US8351557B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103807195A (zh) * | 2012-11-07 | 2014-05-21 | 英业达科技有限公司 | 风扇控制装置 |
| CN110320406A (zh) * | 2018-03-30 | 2019-10-11 | 和硕联合科技股份有限公司 | 频率测量系统及其测量方法 |
| CN111211774A (zh) * | 2018-11-21 | 2020-05-29 | 英业达科技有限公司 | 除弹跳电路 |
| CN111211774B (zh) * | 2018-11-21 | 2023-12-26 | 英业达科技有限公司 | 除弹跳电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8351557B2 (en) | 2013-01-08 |
| CN101738548B (zh) | 2012-06-13 |
| US20100128831A1 (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476643B2 (en) | Asynchronous circuit for detecting and correcting soft error and implementation method thereof | |
| US6107841A (en) | Synchronous clock switching circuit for multiple asynchronous clock source | |
| US9058134B2 (en) | Signal synchronizing device | |
| CN110311659B (zh) | 一种触发器及集成电路 | |
| CN101738548B (zh) | 时脉检测电路与时脉供应装置 | |
| US9990329B2 (en) | Interface for a communication device and related methods | |
| CN114280454B (zh) | 芯片测试方法、装置、芯片测试机及存储介质 | |
| CN101047380B (zh) | 共用输入/输出端子控制电路 | |
| US11762017B2 (en) | Performing scan data transfer inside multi-die package with SERDES functionality | |
| US9024661B2 (en) | Glitch free clock multiplexer | |
| US8578074B2 (en) | First in first out device and method thereof | |
| CN103812472A (zh) | 抗单粒子瞬态效应的触发器 | |
| US20090116601A1 (en) | Clock data recovery circuit and method for operating the same | |
| US9362899B2 (en) | Clock regenerator | |
| TWI381644B (zh) | 時脈偵測電路與時脈供應裝置 | |
| KR101515360B1 (ko) | 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공 | |
| CN101751115A (zh) | 一种解决dsp与低速输出设备数据传输匹配的方法 | |
| CN112148655B (zh) | 多位数据跨时钟域的处理方法及装置 | |
| US20070130395A1 (en) | Bus processing apparatus | |
| EP2367315B1 (en) | System for synchronizing operation of a circuit with a control signal, and corresponding integrated circuit | |
| CN108631808B (zh) | 用于数字信号传输的装置和方法 | |
| US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
| CN114169273B (zh) | 一种芯片模式设置电路和方法 | |
| US5703507A (en) | Device for switching among clock signals allocated to a plurality of users | |
| KR101454802B1 (ko) | 비동기식 파이프라인 시스템, 스테이지 및 데이터 전송 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180920 Address after: No. 5191 Huaishang Road, Huaishang District, Bengbu, Anhui Patentee after: ANHUI WANKONG SET EQUIPMENT MANUFACTURING CO., LTD. Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66 Patentee before: Inventec Corporation |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120613 Termination date: 20181127 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |