CN1331321C - 电路结构 - Google Patents

电路结构 Download PDF

Info

Publication number
CN1331321C
CN1331321C CNB021545472A CN02154547A CN1331321C CN 1331321 C CN1331321 C CN 1331321C CN B021545472 A CNB021545472 A CN B021545472A CN 02154547 A CN02154547 A CN 02154547A CN 1331321 C CN1331321 C CN 1331321C
Authority
CN
China
Prior art keywords
finite state
state machine
storage element
signal
asynchronous storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021545472A
Other languages
English (en)
Other versions
CN1417970A (zh
Inventor
H·-J·格尔克
S·加皮施
S·科赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1417970A publication Critical patent/CN1417970A/zh
Application granted granted Critical
Publication of CN1331321C publication Critical patent/CN1331321C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

一种电路结构，用于将信号从以第一时钟速率运行的有限状态机传输到以第二时钟速率运行的有限状态机，信号能够通过连接于两者之间的异步存储元件与同步存储元件从发送有限状态机传输到接收有限状态机，该接收有限状态机用于在信号传输之后将复位信号传输到异步存储元件。

Description

电路结构
技术领域
本发明涉及一种电路结构，用于将信号从以第一时钟速率运行的有限状态机传输到以第二时钟速率运行的有限状态机。
“有限状态机”在本文中一般是指数字电路，根据输入信号，条件和事件，该电路可以假设有限数目的状态。
背景技术
由于硅技术领域中半导体芯片小型化的发展，在一个芯片上可以集成几个有限状态机，每一个表示一个独立的系统。正确选择能量消耗与计算容量之间的关系也变得越来越重要。因此，许多设备具有几个有限状态机，它们以不同的时钟速率运行。例如，在移动发送接收机中，数字语音处理器(DSP)能够以高时钟速率运行，而在其它事件其间承担键盘扫描的系统控制器能够以较低的时钟速率运行。但是，这些以不同时钟速率运行的系统必须能够互相通信，能够传送或交换信号。因此有必要将信号同步。
在不同时钟速率的信号之间进行通信的过程中，有这样的风险，即信号从较快的系统发送出来，没有被较慢的系统识别，因为较慢系统的采样速率太低。为弥补这一缺陷，在已知系统中通常在有限状态机之间使用两个同步级。但是，每一个同步级导致延迟和速度损耗。
能够以不同时钟速率运行的系统是已知的。问题在于，它不能被明确地预测两个有限状态机中哪一个是更快的。因此，在这些情况下，同步级必须提供给两个方向，以便于信号传输能够以握手方法执行。这种变化必然提高了结构成本，并且导致进一步的性能的损耗。
发明内容
因此，本发明的目的是公开一种电路结构，用于信号在两个异步有限状态机之间传输，以避免上述缺点，同时改善性能。
为实现这一目的，在开头一段所提到的这种电路结构中，根据本发明，其提供了能够通过与两个有限状态机相连的一个异步存储元件及一个同步存储元件，将信号从发送有限状态机传输到接收有限状态机，接收有限状态机的结构被设计成在信号传输之后，将复位信号传输到异步存储元件。
根据本发明的电路结构所表示出的优点是仅需要一个同步级。通过发送有限状态机信号被异步的存储在存储元件中，并且通过同步存储元件到达接收有限状态机。这有一个很大的优势，即信号能够由接收有限状态机立即处理，而异步存储元件由接收有限状态机发送的复位信号复位。仅需要一个同步级，而接收有限状态机立即承担第二同步级。省去了有关的昂贵的握手方法导致了速度优势。根据本发明的电路结构，信号传输可以是异步的(例如，不依赖特定的时钟速率)。
本发明提供了一种电路结构，用于将信号从以第一时钟速率运行的有限状态机传输到以第二时钟速率运行的有限状态机，所述两种有限状态机异步运行，其中信号能够通过异步存储元件和与该异步存储元件相连的同步存储元件从发送有限状态机传输到接收有限状态机，其中接收有限状态机被设计成使得在信号传输之后将复位信号传输到异步存储元件，并且其中同步存储元件能够以等于接收有限状态机的时钟速率的第二时钟速率运行，并且其中所述异步存储元件能够被以第一时钟速率(运行的有限状态机的信号控制或者由第二时钟速率控制，而门用来测试所述电路结构，所述门提供了将异步存储元件转换到第二时钟速率的可能性。
如果在接收有限状态机中为将被传输到异步存储元件的复位信号提供了内部寄存器，这将获得更大的故障安全性。这能有效地避免过早的复位。
根据本发明的电路结构的异步存储元件适合于闭锁类型。因此，该存储元件能够表示状态“0”或“1”，在这两个状态之间发生转换，就像触发器中的一样。该存储元件每次由接收有限状态机发送的复位信号复位。
根据本发明，同步存储元件能够以接收有限状态机的时钟速率运行。这一存储元件表示第一同步级。
对该发明思想进行扩展，根据本发明，在电路结构中可以提供能够以第一或第二时钟速率运行的异步存储元件。该电路特别适合检测同步。
此外，本发明涉及电子设备，尤其是移动电话，个人数字助理(PDA)，GPS系统，或者导航系统，这些设备使用所描述的电路结构。
附图说明
本发明将参考附图中所示的实施例进行进一步的描述，但是，本发明不仅限于此。附图为示意图，其中：
图1给出了根据本发明的电路结构，用于在两个具有不同时钟速率的有限状态机之间进行信号传输；
图2给出了异步存储元件的时钟速率能够被转换的电路结构；
图3给出了较快系统与较慢系统相同步的信号流；
图4给出了较慢系统与较快系统相同步的信号流。
具体实施方式
图1中所示的电路结构包括以第一时钟速率CLK1运行第一有限状态机(FSM)1。图1左边的虚线表示以第一时钟速率CLK1运行的电路结构的整个部分。
信号从第一有限状态机1传输到异步存储元件3。该信号存储在异步存储元件3中，并从这里发送到同步存储元件4。同步存储元件4以第二时钟速率CLK2运行，该速率可能比时钟速率1高或者低。同步存储元件4和有限状态机2具有相同的时钟速率(CLK2)，即，它们互相同步。图1右边虚线部分表示以时钟速率CLK2运行的电路结构部分。
信号从同步存储元件4到有限状态机2，有限状态机2作为第二同步级。该信号在有限状态机2中可以立即进行进一步处理，因为不必再有第二外部同步级。因此避免了由握手方法产生的时间损耗。同时，有限状态机2将复位信号(CLR)发送到异步存储元件3中，异步存储元件3因此复位。复位以后，异步存储元件3对信号传输仍然有效。
图1中所示的电路结构能够实现完全异步运行，其不取决于各个时钟速率。
图2表示一个实施例，其中异步存储元件的时钟速率可以转换。与图1相同的组件使用相同的附图标记。
异步存储元件3由来自未在图2中示出的有限状态机的信号SIG驱动和转换。信号被转发到同步存储元件4并且在那里实现同步；来自同步存储元件4的输出信号SUOT被发送到有限状态机2。当它的信号已经被有限状态机2识别出来的时候，有限状态机2将复位信号CLK发送到异步存储元件3以将其复位。有限状态机2具有寄存器5，用于复位信号CLK的临时存储，并且既可以是一个内部寄存器也可以是外部寄存器。寄存器5防止异步存储元件3在不稳定的状态下过早的复位。必须选择独立寄存器的逻辑芯片，以便于由它们导致的时间延迟尽可能的小。
为了在复位之后将异步存储元件3转换到特定的状态，信号RST通过OR门连接到复位信号CLR上。异步存储元件3的输入D连接到信号RST上，使得异步存储元件3的复位状态能够被检测。
为了测试电路结构的同步，异步存储元件3的时钟速率可以通过门7利用信号TE转换到时钟速率CLK2。
图3表示较快系统与较慢系统相同步的信号流。独立的信号流表示在时间轴上。如图3中所表示的，第一条线所表示的有限状态机1的时钟速率CLK1高于第二条线所表示的有限状态机2的时钟速率CLK2。信号传输始于有限状态机1，其将第三条线所表示的信号SIG经异步存存储元件3发送到同步存储元件4。同步存储元件4以时钟速率CLK2运行，以便于第四条线所表示的同步存储元件4的输出信号SOUT与有限状态机FSM2的时钟速率同步。信号SOUT在CLK2的新时钟周期开始处表示上升沿。信号到达有限状态机2，按照顺序，在CLK2的下一个时钟周期开始处，发送图3中的底线所表示的CLR信号，以将异步存储元件3复位。不久以后，信号SOUT也复位。
类似地，图4表示较慢系统与较快系统相同步的信号流。在这一实施例中，时钟速率CLK1比时钟速率CLK2低。在第三条线所表示的信号SIG由有限状态机1激活之后，信号SIG以上述记载的方式转换，在经过一定的时间之后，产生第四条线所表示的信号SOUT的上升沿。类似于前面的例子，在下一个周期，复位信号CLR(底线)被有限状态机2激活，并且信号SOUT因此再次复位。具有较慢时钟速率CLK1的有限状态机1因此与较快的有限状态机2同步。
所描述的电路结构特别适于其中使用几个时钟速率的系统，例如移动发送接收机，个人数字助理(PDA)，GPS系统，汽车导航系统，以及类似的系统。

Claims (6)

1.一种电路结构，用于将信号从以第一时钟速率(CLK1)运行的有限状态机传输到以第二时钟速率(CLK2)运行的有限状态机，所述两种有限状态机(1，2)异步运行，其中信号能够通过异步存储元件(3)和与该异步存储元件(3)相连的同步存储元件(4)从发送有限状态机(1)传输到接收有限状态机(2)，其中接收有限状态机(2)被设计成使得在信号传输之后将复位信号传输到异步存储元件(3)，并且其中同步存储元件(4)能够以等于接收有限状态机(2)的时钟速率的第二时钟速率(CLK2)运行，并且其中所述异步存储诸元件(3)能够被以第一时钟速率(CLK1)运行的有限状态机(1)的信号(SIG)控制或者由第二时钟速率(CLK2)控制，而门(7)用来测试所述电路结构，所述门提供了将异步存储元件转换到第二时钟速率(CLK2)的可能性。
2.根据权利要求1所述的电路结构，其特征在于，在接收有限状态机(2)中为将被传输到异步存储元件(3)的复位信号提供了内部寄存器(5)，其中寄存器(5)用作复位信号(CLR)的中间存储元件。
3.根据权利要求1所述的电路结构，其特征在于，异步存储元件(3)为锁存器类型。
4.根据前述任何权利要求之一所述的电路结构，其特征在于，异步存储元件(3)能够以接收有限状态机(2)的时钟速率运行。
5.根据权利要求1、2或3所述的电路结构，其特征在于，异步存储元件(3)能够以第一或第二时钟速率运行。
6.一种电子设备，实现为一种移动电话、个人数字助理PDA、GPS系统或者导航系统，其特征在于，其中包括如权利要求1至3任何之一所述的电路结构。
CNB021545472A 2001-10-23 2002-10-19 电路结构 Expired - Fee Related CN1331321C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10152195.2 2001-10-23
DE10152195A DE10152195A1 (de) 2001-10-23 2001-10-23 Schaltungsanordnung

Publications (2)

Publication Number Publication Date
CN1417970A CN1417970A (zh) 2003-05-14
CN1331321C true CN1331321C (zh) 2007-08-08

Family

ID=7703384

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021545472A Expired - Fee Related CN1331321C (zh) 2001-10-23 2002-10-19 电路结构

Country Status (7)

Country Link
US (1) US20030081708A1 (zh)
EP (1) EP1306747B1 (zh)
JP (1) JP2003203046A (zh)
KR (1) KR20030033973A (zh)
CN (1) CN1331321C (zh)
AT (1) ATE320627T1 (zh)
DE (2) DE10152195A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY137746A (en) * 2004-12-06 2009-03-31 Intel Corp System, apparatus, and method to increase information transfer across clock domains
US8222874B2 (en) 2007-06-26 2012-07-17 Vishay-Siliconix Current mode boost converter using slope compensation
IT1399965B1 (it) * 2010-03-15 2013-05-09 St Microelectronics Srl "sistema per sincronizzare il funzionamento di un circuito con un segnale di controllo, e relativo circuito integrato"
GB2503472A (en) * 2012-06-27 2014-01-01 Nordic Semiconductor Asa Data transfer between clock domains following clock transition in destination domain
US9223960B1 (en) * 2014-07-31 2015-12-29 Winbond Electronics Corporation State-machine clock tampering detection
FR3134462A1 (fr) * 2022-04-12 2023-10-13 Stmicroelectronics (Rousset) Sas Procédé de transfert de données entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309561A (en) * 1990-09-28 1994-05-03 Tandem Computers Incorporated Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations
US5502661A (en) * 1992-10-15 1996-03-26 Siemens Aktiengesellschaft Checking design for testability rules with a VHDL simulator
US5548620A (en) * 1994-04-20 1996-08-20 Sun Microsystems, Inc. Zero latency synchronized method and apparatus for system having at least two clock domains
US5555213A (en) * 1995-06-29 1996-09-10 Rockwell International Corporation Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
CN1199967A (zh) * 1997-05-08 1998-11-25 日本电气株式会社 用于控制异步电路间数据传输的同步电路控制器
US6064626A (en) * 1998-07-31 2000-05-16 Arm Limited Peripheral buses for integrated circuit
US6289480B1 (en) * 1998-04-24 2001-09-11 National Semiconductor Corporation Circuitry for handling high impedance busses in a scan implementation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070443A (en) * 1989-09-11 1991-12-03 Sun Microsystems, Inc. Apparatus for write handshake in high-speed asynchronous bus interface
US5834957A (en) * 1996-12-20 1998-11-10 Hewlett-Packard Company Implementing asynchronous sequential circuits using synchronous design techniques and modules
WO1999066392A1 (en) * 1998-06-17 1999-12-23 Nokia Networks Oy An interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface
US6779145B1 (en) * 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
ATE376211T1 (de) * 2000-02-09 2007-11-15 Texas Instruments Inc Gerät zur signalsynchronisierung zwischen zwei taktbereichen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309561A (en) * 1990-09-28 1994-05-03 Tandem Computers Incorporated Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations
US5502661A (en) * 1992-10-15 1996-03-26 Siemens Aktiengesellschaft Checking design for testability rules with a VHDL simulator
US5548620A (en) * 1994-04-20 1996-08-20 Sun Microsystems, Inc. Zero latency synchronized method and apparatus for system having at least two clock domains
US5555213A (en) * 1995-06-29 1996-09-10 Rockwell International Corporation Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds
CN1199967A (zh) * 1997-05-08 1998-11-25 日本电气株式会社 用于控制异步电路间数据传输的同步电路控制器
US6289480B1 (en) * 1998-04-24 2001-09-11 National Semiconductor Corporation Circuitry for handling high impedance busses in a scan implementation
US6064626A (en) * 1998-07-31 2000-05-16 Arm Limited Peripheral buses for integrated circuit

Also Published As

Publication number Publication date
KR20030033973A (ko) 2003-05-01
US20030081708A1 (en) 2003-05-01
CN1417970A (zh) 2003-05-14
JP2003203046A (ja) 2003-07-18
EP1306747A1 (de) 2003-05-02
DE10152195A1 (de) 2003-04-30
DE50206071D1 (de) 2006-05-11
EP1306747B1 (de) 2006-03-15
ATE320627T1 (de) 2006-04-15

Similar Documents

Publication Publication Date Title
EP0905610B1 (en) Dual port buffer
US6819140B2 (en) Self-synchronous logic circuit having test function and method of testing self-synchronous logic circuit
US8520464B2 (en) Interface circuit and semiconductor device incorporating same
CN101320362A (zh) 支持异步传输的阵列处理系统及其时钟管理方法
CN101599053A (zh) 支持多种传输协议的串行接口控制器及控制方法
CN100535826C (zh) 时钟脉冲切换电路
CN1331321C (zh) 电路结构
JP2008071151A (ja) 非同期データ保持回路
US20060149989A1 (en) Method and apparatus for generating a second signal having a clock based on a second clock from a first signal having a first clock
EP0411759B1 (en) Synchronizer using clock phase extrapolation
JPH08111675A (ja) 同期回路
US8510485B2 (en) Low power digital interface
US5537557A (en) Interface between unsynchronised devices
CN101300773A (zh) 数据接口及寻求同步的方法
WO2024108795A1 (zh) 功耗控制装置、方法及高速互连接口
US20050220196A1 (en) Data transfer circuit
KR100617999B1 (ko) 메모리 장치 내의 데이터 캡처를 위한 방법 및 장치
US8254187B2 (en) Data transfer apparatus, and method, and semiconductor circuit
US6016521A (en) Communication control device
US20030048690A1 (en) Semiconductor device having simplified internal data transfer
TWI687815B (zh) 資料發送方法、具有序列周邊介面之從屬裝置及資訊處理裝置
US7103071B1 (en) Communication protocol for the broadcast of first/last event detection over a single communication channel
JP3950661B2 (ja) データ伝達装置
CN101661448B (zh) 数据排序装置及方法
KR100416799B1 (ko) 슬래이브 모드 소자간 유토피아 인터페이스방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20181019

CF01 Termination of patent right due to non-payment of annual fee