JP2002033723A - データ送受信装置 - Google Patents
データ送受信装置Info
- Publication number
- JP2002033723A JP2002033723A JP2000218564A JP2000218564A JP2002033723A JP 2002033723 A JP2002033723 A JP 2002033723A JP 2000218564 A JP2000218564 A JP 2000218564A JP 2000218564 A JP2000218564 A JP 2000218564A JP 2002033723 A JP2002033723 A JP 2002033723A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- write
- data
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ライト動作またはリード動作を可及的に短時
間で行うことを可能にする。 【解決手段】 制御信号用バス３２上でＷＲＩＴＥ信号
が活性状態から不活性状態に変化したときスレーブ部４
０のフリップフロップ５１，５２がリセットされ、これ
によりＲＥＡＤＹ信号を直ちに不活性状態にする。これ
によりＷＲＩＴＥ信号が不活性状態になってからＲＥＡ
ＤＹ信号が不活性状態になるまでの時間を短縮する。
間で行うことを可能にする。 【解決手段】 制御信号用バス３２上でＷＲＩＴＥ信号
が活性状態から不活性状態に変化したときスレーブ部４
０のフリップフロップ５１，５２がリセットされ、これ
によりＲＥＡＤＹ信号を直ちに不活性状態にする。これ
によりＷＲＩＴＥ信号が不活性状態になってからＲＥＡ
ＤＹ信号が不活性状態になるまでの時間を短縮する。
Description
【０００１】
【発明の属する技術分野】本発明は動作クロック周波数
が異なるマスタ部とスレーブ部間でハンドシェークによ
ってデータを送受信するデータ送受信装置に関する。
が異なるマスタ部とスレーブ部間でハンドシェークによ
ってデータを送受信するデータ送受信装置に関する。
【０００２】
【従来の技術】動作クロック周波数が異なるマスタ部と
スレーブ部間でハンドシェークによってデータを送受信
する、従来のデータ送受信装置の構成を図６に示す。こ
の従来のデータ送受信装置は、マスタ部からスレーブ部
にデータを送信するものであって、マスタ側ライト制御
回路２およびフリップフロップ回路２１〜２４を有する
マスタ部と、スレーブ側ライト制御回路４２およびフリ
ップフロップ回路６１〜６５を有するスレーブ部と、制
御信号用バス３２，３６と、データバス３４と、を備え
ている。
スレーブ部間でハンドシェークによってデータを送受信
する、従来のデータ送受信装置の構成を図６に示す。こ
の従来のデータ送受信装置は、マスタ部からスレーブ部
にデータを送信するものであって、マスタ側ライト制御
回路２およびフリップフロップ回路２１〜２４を有する
マスタ部と、スレーブ側ライト制御回路４２およびフリ
ップフロップ回路６１〜６５を有するスレーブ部と、制
御信号用バス３２，３６と、データバス３４と、を備え
ている。
【０００３】フリップフロップ回路２１はマスタ側の動
作クロック信号でＷＲＩＴＥ信号を同期化して制御信号
用バス３２を介してフリップフロップ回路６１に送出す
る。フリップフロップ回路６１は制御信号用バス３２を
介して送られてきたＷＲＩＴＥ信号を、スレーブ側の動
作クロック信号で同期化してフリップフロップ回路６２
に送出する。フリップフロップ回路６２はフリップフロ
ップ回路６１の出力を、スレーブ側の動作クロック信号
で同期化してスレーブ側ライト制御回路４２に送出す
る。
作クロック信号でＷＲＩＴＥ信号を同期化して制御信号
用バス３２を介してフリップフロップ回路６１に送出す
る。フリップフロップ回路６１は制御信号用バス３２を
介して送られてきたＷＲＩＴＥ信号を、スレーブ側の動
作クロック信号で同期化してフリップフロップ回路６２
に送出する。フリップフロップ回路６２はフリップフロ
ップ回路６１の出力を、スレーブ側の動作クロック信号
で同期化してスレーブ側ライト制御回路４２に送出す
る。
【０００４】フリップフロップ回路２２はライトデータ
ＷＲＩＴＥＤＡＴＡをマスタ側の動作クロック信号で同
期化してデータバス３４を介してフリップフロップ回路
６３に送出する。フリップフロップ回路６３は、データ
バス３４を介して送られてきたライトデータＷＲＩＴＥ
ＤＡＴＡをスレーブ側の動作クロック信号で同期化して
フリップフロップ回路６４に送出する。フリップフロッ
プ回路６４は、フリップフロップ回路６３の出力をスレ
ーブ側の動作クロック信号で同期化してスレーブ側ライ
ト制御回路４２に送出する。
ＷＲＩＴＥＤＡＴＡをマスタ側の動作クロック信号で同
期化してデータバス３４を介してフリップフロップ回路
６３に送出する。フリップフロップ回路６３は、データ
バス３４を介して送られてきたライトデータＷＲＩＴＥ
ＤＡＴＡをスレーブ側の動作クロック信号で同期化して
フリップフロップ回路６４に送出する。フリップフロッ
プ回路６４は、フリップフロップ回路６３の出力をスレ
ーブ側の動作クロック信号で同期化してスレーブ側ライ
ト制御回路４２に送出する。
【０００５】フリップフロップ回路６５はデータの書込
みを許可するＲＥＡＤＹ信号を、スレーブ側の動作クロ
ック信号で同期化して制御信号用バス３６を介してフリ
ップフロップ回路２３に送出する。フリップフロップ回
路２３は制御信号用バス３６を介して送られてくるＲＥ
ＡＤＹ信号をマスタ側の動作クロック信号で同期化して
フリップフロップ回路２４に送出する。フリップフロッ
プ回路２４はフリップフロップ回路２３の出力を、マス
タ側の動作クロック信号で同期化してマスタ側ライト制
御回路２に送出する。
みを許可するＲＥＡＤＹ信号を、スレーブ側の動作クロ
ック信号で同期化して制御信号用バス３６を介してフリ
ップフロップ回路２３に送出する。フリップフロップ回
路２３は制御信号用バス３６を介して送られてくるＲＥ
ＡＤＹ信号をマスタ側の動作クロック信号で同期化して
フリップフロップ回路２４に送出する。フリップフロッ
プ回路２４はフリップフロップ回路２３の出力を、マス
タ側の動作クロック信号で同期化してマスタ側ライト制
御回路２に送出する。
【０００６】次にこの従来のデータ送受信装置の動作を
図７（ａ）を参照して説明する。
図７（ａ）を参照して説明する。
【０００７】１）マスタ側ライト制御回路２はスレーブ
側ライト制御回路４２からフリップフロップ回路６５お
よび制御信号用バス３６を介して送られてくるＲＥＡＤ
Ｙ信号を２段のフリップフロップ回路２３，２４を用い
てマスタ側動作クロック信号で同期化している。そして
この同期化したＲＥＡＤＹ信号の値が「０」になってい
るときに書込み動作（ライト動作）を開始する。ライト
動作を開始するときは、マスタ側ライト制御回路２はラ
イトデータＷＲＩＴＥＤＡＴＡをフリップフロップ２２
を介してデータバス３４に送出するとともにＷＲＩＴＥ
信号の値を「１」にし、フリップフロップ回路２１を介
して制御用バス３２に送出する（図７（ａ）のタイミン
グＴ１参照）。
側ライト制御回路４２からフリップフロップ回路６５お
よび制御信号用バス３６を介して送られてくるＲＥＡＤ
Ｙ信号を２段のフリップフロップ回路２３，２４を用い
てマスタ側動作クロック信号で同期化している。そして
この同期化したＲＥＡＤＹ信号の値が「０」になってい
るときに書込み動作（ライト動作）を開始する。ライト
動作を開始するときは、マスタ側ライト制御回路２はラ
イトデータＷＲＩＴＥＤＡＴＡをフリップフロップ２２
を介してデータバス３４に送出するとともにＷＲＩＴＥ
信号の値を「１」にし、フリップフロップ回路２１を介
して制御用バス３２に送出する（図７（ａ）のタイミン
グＴ１参照）。
【０００８】２）スレーブ側ライト制御回路４２は、制
御用バス３２を介して送られてきて２段のフリップフロ
ップ回路６１，６２で同期化されたＷＲＩＴＥ信号の値
が「１」になっているのを検出すると、データバス３４
を介して送られてきて２段のフリップフロップ６３，６
４で同期化されたライトデータＷＲＩＴＥＤＡＴＡを取
込む。そして、ライトデータＷＲＩＴＥＤＡＴＡの取込
みが完了すると、ＲＥＡＤＹ信号の値を「１」にし、フ
リップフロップ回路６５を介して制御信号用バス３６に
送出する（図７（ａ）のタイミングＴ２参照）。
御用バス３２を介して送られてきて２段のフリップフロ
ップ回路６１，６２で同期化されたＷＲＩＴＥ信号の値
が「１」になっているのを検出すると、データバス３４
を介して送られてきて２段のフリップフロップ６３，６
４で同期化されたライトデータＷＲＩＴＥＤＡＴＡを取
込む。そして、ライトデータＷＲＩＴＥＤＡＴＡの取込
みが完了すると、ＲＥＡＤＹ信号の値を「１」にし、フ
リップフロップ回路６５を介して制御信号用バス３６に
送出する（図７（ａ）のタイミングＴ２参照）。
【０００９】３）マスタ側ライト制御回路２は２段のフ
リップフロップ回路２３，２４で同期化されたＲＥＡＤ
Ｙ信号の値が「１」になったのを検出すると、ライトデ
ータＷＲＩＴＥＤＡＴＡが受信されたことを知り、ＷＲ
ＩＴＥ信号の値を「０」にし、フリップフロップ回路２
１を介して制御信号用バス３２に送出する（図７（ａ）
のタイミングＴ３参照）。
リップフロップ回路２３，２４で同期化されたＲＥＡＤ
Ｙ信号の値が「１」になったのを検出すると、ライトデ
ータＷＲＩＴＥＤＡＴＡが受信されたことを知り、ＷＲ
ＩＴＥ信号の値を「０」にし、フリップフロップ回路２
１を介して制御信号用バス３２に送出する（図７（ａ）
のタイミングＴ３参照）。
【００１０】４）スレーブ側ライト制御回路４２は、制
御信号用バス３２およびフリップフロップ６１，６２を
介して受信したＷＲＩＴＥ信号の値が「０」になってい
るのを検出すると、ＲＥＡＤＹ信号の値を「０」にし、
フリップフロップ回路６５を介して制御信号用バス３６
に送出する（図７（ａ）のタイミングＴ４参照）。
御信号用バス３２およびフリップフロップ６１，６２を
介して受信したＷＲＩＴＥ信号の値が「０」になってい
るのを検出すると、ＲＥＡＤＹ信号の値を「０」にし、
フリップフロップ回路６５を介して制御信号用バス３６
に送出する（図７（ａ）のタイミングＴ４参照）。
【００１１】５）ライト動作が行われていないときはＷ
ＲＩＴＥ信号とＲＥＡＤＹ信号の値は共に「０」になっ
ている（図７（ａ）のタイミングＴ５参照）。
ＲＩＴＥ信号とＲＥＡＤＹ信号の値は共に「０」になっ
ている（図７（ａ）のタイミングＴ５参照）。
【００１２】以上の１）〜５）の手順を行うことによ
り、１回の書込み動作が行われる。そして再び書込み動
作を行う場合は、１）〜５）の手順を繰り返す。
り、１回の書込み動作が行われる。そして再び書込み動
作を行う場合は、１）〜５）の手順を繰り返す。
【００１３】次にマスタ部がスレーブ部からデータを受
け取るとき、つまりリード動作を行うときの従来のデー
タ送受信装置の構成を図８に示す。この従来のデータ送
受信装置は、マスタ側リード制御回路３およびフリップ
フロップ回路２５〜２９を有するマスタ部と、スレーブ
側リード制御回路４３およびフリップフロップ回路６６
〜６９を有するスレーブ部と、制御信号用バス３３，３
７と、データバス３５とを備えている。
け取るとき、つまりリード動作を行うときの従来のデー
タ送受信装置の構成を図８に示す。この従来のデータ送
受信装置は、マスタ側リード制御回路３およびフリップ
フロップ回路２５〜２９を有するマスタ部と、スレーブ
側リード制御回路４３およびフリップフロップ回路６６
〜６９を有するスレーブ部と、制御信号用バス３３，３
７と、データバス３５とを備えている。
【００１４】マスタ側リード制御回路３はＲＥＡＤ信号
をマスタ側動作クロック信号を用いてフリップフロップ
回路２５で同期化し、制御信号用バス３３に送出する。
この制御信号用バス３３を介して送られてきたＲＥＡＤ
信号は、スレーブ側動作クロック信号を用いてフリップ
フロップ回路６６，６７において同期化され、スレーブ
側リード制御回路４３に取り込まれる。
をマスタ側動作クロック信号を用いてフリップフロップ
回路２５で同期化し、制御信号用バス３３に送出する。
この制御信号用バス３３を介して送られてきたＲＥＡＤ
信号は、スレーブ側動作クロック信号を用いてフリップ
フロップ回路６６，６７において同期化され、スレーブ
側リード制御回路４３に取り込まれる。
【００１５】スレーブ側リード制御回路４３は、リード
データＲＥＡＤＤＡＴＡを、フリップフロップ回路６８
においてスレーブ側動作クロック信号で同期化し、デー
タバス３５に送出する。
データＲＥＡＤＤＡＴＡを、フリップフロップ回路６８
においてスレーブ側動作クロック信号で同期化し、デー
タバス３５に送出する。
【００１６】データバス３５を介して送られてきたリー
ドデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信
号を用いてフリップフロップ回路２６，２７において同
期化され、マスタ側リード制御回路３に取り込まれる。
ドデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信
号を用いてフリップフロップ回路２６，２７において同
期化され、マスタ側リード制御回路３に取り込まれる。
【００１７】また、スレーブリード制御回路４３はＲＥ
ＡＤＹ信号を、フリップフロップ回路６９においてスレ
ーブ側動作クロック信号で同期化し、制御信号用バス３
７に送出する。
ＡＤＹ信号を、フリップフロップ回路６９においてスレ
ーブ側動作クロック信号で同期化し、制御信号用バス３
７に送出する。
【００１８】制御信号用バス３７に送られてきたＲＥＡ
ＤＹ信号は、マスタ側動作クロック信号を用いてフリッ
プフロップ回路２８，２９において同期化され、マスタ
側リード制御回路３に取り込まれる。
ＤＹ信号は、マスタ側動作クロック信号を用いてフリッ
プフロップ回路２８，２９において同期化され、マスタ
側リード制御回路３に取り込まれる。
【００１９】次に図８に示す従来のデータ送受信装置の
動作を図７（ｂ）を参照して説明する。
動作を図７（ｂ）を参照して説明する。
【００２０】ａ）マスタ側リード制御回路３は、スレー
ブ側リード制御回路４３から、フリップフロップ回路６
９，制御信号用バス３７、およびフリップフロップ回路
２８，２９を介して送られてくるＲＥＡＤＹ信号の値が
「０」になっていることを確認し、ＲＥＡＤ信号の値を
「１」にしてリード動作を開始し、ＲＥＡＤ信号をフリ
ップフロップ回路２５を介して制御信号用バス３３に送
出する（図７（ｂ）のタイミングＴ１参照）。
ブ側リード制御回路４３から、フリップフロップ回路６
９，制御信号用バス３７、およびフリップフロップ回路
２８，２９を介して送られてくるＲＥＡＤＹ信号の値が
「０」になっていることを確認し、ＲＥＡＤ信号の値を
「１」にしてリード動作を開始し、ＲＥＡＤ信号をフリ
ップフロップ回路２５を介して制御信号用バス３３に送
出する（図７（ｂ）のタイミングＴ１参照）。
【００２１】ｂ）スレーブ側リード制御回路４３はフリ
ップフロップ回路６６，６７を介して受信したＲＥＡＤ
信号の値が「１」になっている、すなわちリード要求が
あったことを検出し、リードデータの準備をする。リー
ドデータの用意が整うと、リードデータＲＥＡＤＤＡＴ
Ａをフリップフロップ回路６８を介してデータバス３５
に送出するとともに、ＲＥＡＤＹ信号の値を「１」に
し、このＲＥＡＤＹ信号をフリップフロップ回路６９を
介して制御信号用バス３７に送出する（図７（ｂ）のタ
イミングＴ２参照）。
ップフロップ回路６６，６７を介して受信したＲＥＡＤ
信号の値が「１」になっている、すなわちリード要求が
あったことを検出し、リードデータの準備をする。リー
ドデータの用意が整うと、リードデータＲＥＡＤＤＡＴ
Ａをフリップフロップ回路６８を介してデータバス３５
に送出するとともに、ＲＥＡＤＹ信号の値を「１」に
し、このＲＥＡＤＹ信号をフリップフロップ回路６９を
介して制御信号用バス３７に送出する（図７（ｂ）のタ
イミングＴ２参照）。
【００２２】ｃ）マスタ側リード制御回路３は、フリッ
プフロップ回路２８，２９を介して送られてきたＲＥＡ
ＤＹ信号の値が「１」になっている、すなわちリードデ
ータＲＥＡＤＤＡＴＡが送信されてきていることを確認
し、フリップフロップ回路２６，２７を介してリードデ
ータＲＥＡＤＤＡＴＡの値を取り込み、この取り込みが
完了すると、ＲＥＡＤ信号の値を「０」にし、フリップ
フロップ回路２５を介して制御信号用バス３３に送出す
る（図７（ｂ）のタイミングＴ３参照）。
プフロップ回路２８，２９を介して送られてきたＲＥＡ
ＤＹ信号の値が「１」になっている、すなわちリードデ
ータＲＥＡＤＤＡＴＡが送信されてきていることを確認
し、フリップフロップ回路２６，２７を介してリードデ
ータＲＥＡＤＤＡＴＡの値を取り込み、この取り込みが
完了すると、ＲＥＡＤ信号の値を「０」にし、フリップ
フロップ回路２５を介して制御信号用バス３３に送出す
る（図７（ｂ）のタイミングＴ３参照）。
【００２３】ｄ）スレーブ側リード制御回路４３は、フ
リップフロップ回路６６，６７を介して受信したＲＥＡ
Ｄ信号の値が「０」になっていることを確認し、ＲＥＡ
ＤＹ信号の値を「０」にし、このＲＥＡＤＹ信号をフリ
ップフロップ回路６９を介して制御信号用バス３７に送
出する（図７（ｂ）のタイミングＴ４参照）。
リップフロップ回路６６，６７を介して受信したＲＥＡ
Ｄ信号の値が「０」になっていることを確認し、ＲＥＡ
ＤＹ信号の値を「０」にし、このＲＥＡＤＹ信号をフリ
ップフロップ回路６９を介して制御信号用バス３７に送
出する（図７（ｂ）のタイミングＴ４参照）。
【００２４】ｅ）リード動作が行われていないときはＲ
ＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」になっ
ている（図７（ｂ）のタイミングＴ５参照）。
ＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」になっ
ている（図７（ｂ）のタイミングＴ５参照）。
【００２５】以上のａ）〜ｅ）の手順を行うことにより
１回の読込み動作が行われる。そして再び読込み動作を
行う場合は、ａ）〜ｅ）の手順を繰り返す。
１回の読込み動作が行われる。そして再び読込み動作を
行う場合は、ａ）〜ｅ）の手順を繰り返す。
【００２６】
【発明が解決しようとする課題】上述の図６や図８に示
す従来のデータ送受信装置においては、ＷＲＩＴＥ信号
やＲＥＡＤ信号などの制御信号を同期化するための期間
や、受信データを同期化するための期間が存在する。受
信データを同期化するための期間は、正しいデータを受
けとるために本質的に必要であるが、その後に制御信号
を同期化するための期間は、データ送受信が行われてい
ないので、無駄に時間を消費していることになる。複数
回のリード・ライトを繰り返す場合、その回数だけ多く
の時間を消費することになる。
す従来のデータ送受信装置においては、ＷＲＩＴＥ信号
やＲＥＡＤ信号などの制御信号を同期化するための期間
や、受信データを同期化するための期間が存在する。受
信データを同期化するための期間は、正しいデータを受
けとるために本質的に必要であるが、その後に制御信号
を同期化するための期間は、データ送受信が行われてい
ないので、無駄に時間を消費していることになる。複数
回のリード・ライトを繰り返す場合、その回数だけ多く
の時間を消費することになる。
【００２７】本発明は上記事情を考慮してなされたもの
であって、リード動作またはライト動作を可及的に短時
間で行うことのできるデータ送受信装置を提供すること
を目的をする。
であって、リード動作またはライト動作を可及的に短時
間で行うことのできるデータ送受信装置を提供すること
を目的をする。
【００２８】
【課題を解決するための手段】本発明によるデータ送受
信装置の第１の態様は、ＲＥＡＤＹ信号を第１のクロッ
ク信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不
活性状態のときに書き込み要求を示すＷＲＩＴＥ信号お
よびライトデータを前記第１のクロック信号で同期化し
て制御信号用バスおよびデータバスにそれぞれ送出し、
前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化し
たことを検出した場合に前記ＷＲＩＴＥ信号を不活性状
態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１の
クロック信号で同期化して前記制御信号用バスに送出す
るマスタ側ライト制御回路を有するマスタ部と、前記Ｗ
ＲＩＴＥ信号を前記第１のクロック信号と周波数が異な
る第２のクロック信号で同期化して取り込み、前記ＷＲ
ＩＴＥ信号が活性状態のときに前記第２のクロック信号
で同期化された前記ライトデータを取り込み、前記ライ
トデータの取り込みが完了したときに前記ＲＥＡＤＹ信
号を活性状態にして出力するスレーブ側ライト制御回路
と、前記制御信号用バス上で前記ＷＲＩＴＥ信号が活性
状態から不活性状態に変化するときにリセットされ、か
つ前記スレーブ側ライト制御回路から出力された前記Ｒ
ＥＡＤＹ信号を前記第２のクロック信号で同期化して取
り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バス
を介して前記マスタ側ライト制御回路に送出するフリッ
プフロップ回路とを有するスレーブ部と、を備えたこと
を特徴とする。
信装置の第１の態様は、ＲＥＡＤＹ信号を第１のクロッ
ク信号で同期化して取り込み、前記ＲＥＡＤＹ信号が不
活性状態のときに書き込み要求を示すＷＲＩＴＥ信号お
よびライトデータを前記第１のクロック信号で同期化し
て制御信号用バスおよびデータバスにそれぞれ送出し、
前記ＲＥＡＤＹ信号が不活性状態から活性状態に変化し
たことを検出した場合に前記ＷＲＩＴＥ信号を不活性状
態にしてこの不活性状態のＷＲＩＴＥ信号を前記第１の
クロック信号で同期化して前記制御信号用バスに送出す
るマスタ側ライト制御回路を有するマスタ部と、前記Ｗ
ＲＩＴＥ信号を前記第１のクロック信号と周波数が異な
る第２のクロック信号で同期化して取り込み、前記ＷＲ
ＩＴＥ信号が活性状態のときに前記第２のクロック信号
で同期化された前記ライトデータを取り込み、前記ライ
トデータの取り込みが完了したときに前記ＲＥＡＤＹ信
号を活性状態にして出力するスレーブ側ライト制御回路
と、前記制御信号用バス上で前記ＷＲＩＴＥ信号が活性
状態から不活性状態に変化するときにリセットされ、か
つ前記スレーブ側ライト制御回路から出力された前記Ｒ
ＥＡＤＹ信号を前記第２のクロック信号で同期化して取
り込みこの取り込んだＲＥＡＤＹ信号を制御信号用バス
を介して前記マスタ側ライト制御回路に送出するフリッ
プフロップ回路とを有するスレーブ部と、を備えたこと
を特徴とする。
【００２９】このように構成された本発明によるデータ
送受信装置によれば、制御信号用バス上でＷＲＩＴＥ信
号が活性状態から不活性状態に変化したときにスレーブ
部のフリップフロップ回路がリセットされ、これにより
ＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の
場合に比べて、ＷＲＩＴＥ信号が不活性状態になってか
らＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮
することが可能となり、ライト動作を可及的に短時間で
行うことができる。
送受信装置によれば、制御信号用バス上でＷＲＩＴＥ信
号が活性状態から不活性状態に変化したときにスレーブ
部のフリップフロップ回路がリセットされ、これにより
ＲＥＡＤＹ信号が直ちに不活性状態になるため、従来の
場合に比べて、ＷＲＩＴＥ信号が不活性状態になってか
らＲＥＡＤＹ信号が不活性状態になるまでの期間を短縮
することが可能となり、ライト動作を可及的に短時間で
行うことができる。
【００３０】また、本発明によるデータ送受信装置の第
２の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同
期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態の
ときにリード要求を示すＲＥＡＤ信号を前記第１のクロ
ック信号で同期化して制御信号用バスに送出し、前記Ｒ
ＥＡＤＹ信号が不活性状態から活性状態に変化したこと
を検出した場合に前記第１のクロック信号で同期化され
たリードデータを取り込み、このリードデータの取り込
みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの
不活性状態のＲＥＡＤ信号を前記第１のクロック信号で
同期化して前記制御信号用バスに送出するマスタ側リー
ド制御回路を有するマスタ部と、前記ＲＥＡＤ信号を前
記第１のクロック信号と周波数が異なる第２のクロック
信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状
態のときに前記リードデータを前記第２のクロック信号
で同期化してデータバスに送出し、前記リードデータの
送信が完了したときに前記ＲＥＡＤＹ信号を活性状態に
して送出するスレーブ側リード制御回路と、前記制御信
号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状
態に変化するときにリセットされ、かつ前記スレーブ側
リード制御回路から出力された前記ＲＥＡＤＹ信号を前
記第２のクロック信号で同期化して取り込みこの取り込
んだＲＥＡＤＹ信号を制御信号用バスを介して前記マス
タ側リード制御回路に送出するフリップフロップ回路と
を有するスレーブ部と、を備えたことを特徴とする。
２の態様は、ＲＥＡＤＹ信号を第１のクロック信号で同
期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態の
ときにリード要求を示すＲＥＡＤ信号を前記第１のクロ
ック信号で同期化して制御信号用バスに送出し、前記Ｒ
ＥＡＤＹ信号が不活性状態から活性状態に変化したこと
を検出した場合に前記第１のクロック信号で同期化され
たリードデータを取り込み、このリードデータの取り込
みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの
不活性状態のＲＥＡＤ信号を前記第１のクロック信号で
同期化して前記制御信号用バスに送出するマスタ側リー
ド制御回路を有するマスタ部と、前記ＲＥＡＤ信号を前
記第１のクロック信号と周波数が異なる第２のクロック
信号で同期化して取り込み、前記ＲＥＡＤ信号が活性状
態のときに前記リードデータを前記第２のクロック信号
で同期化してデータバスに送出し、前記リードデータの
送信が完了したときに前記ＲＥＡＤＹ信号を活性状態に
して送出するスレーブ側リード制御回路と、前記制御信
号用バス上で前記ＲＥＡＤ信号が活性状態から不活性状
態に変化するときにリセットされ、かつ前記スレーブ側
リード制御回路から出力された前記ＲＥＡＤＹ信号を前
記第２のクロック信号で同期化して取り込みこの取り込
んだＲＥＡＤＹ信号を制御信号用バスを介して前記マス
タ側リード制御回路に送出するフリップフロップ回路と
を有するスレーブ部と、を備えたことを特徴とする。
【００３１】このように構成された本発明によるデータ
送受信装置によれば、制御信号用バス上でＲＥＡＤ信号
が活性状態から不活性状態に変化したときにスレーブ部
のフリップフロップ回路がリセットされ、これによりＲ
ＥＡＤＹ信号が直ちに不活性状態になるため、従来の場
合に比べて、ＲＥＡＤ信号が不活性状態になってからＲ
ＥＡＤＹ信号が不活性状態になるまでの期間を短縮する
ことが可能となり、リード動作を可及的に短時間で行う
ことができる。
送受信装置によれば、制御信号用バス上でＲＥＡＤ信号
が活性状態から不活性状態に変化したときにスレーブ部
のフリップフロップ回路がリセットされ、これによりＲ
ＥＡＤＹ信号が直ちに不活性状態になるため、従来の場
合に比べて、ＲＥＡＤ信号が不活性状態になってからＲ
ＥＡＤＹ信号が不活性状態になるまでの期間を短縮する
ことが可能となり、リード動作を可及的に短時間で行う
ことができる。
【００３２】
【発明の実施の形態】本発明によるデータ送受信装置の
実施の形態を図面を参照して説明する。
実施の形態を図面を参照して説明する。
【００３３】（第１の実施の形態）本発明によるデータ
送受信装置の第１の実施の形態の構成を図１に示す。こ
の実施の形態のデータ送受信装置は、マスタ部１と、ス
レーブ部４０と、制御信号用バス３２，３６と、データ
バス３４とを備え、マスタ部１からスレーブ部４０にデ
ータを送信するものである。マスタ部１はマスタ側ライ
ト制御回路２と、フリップフロップ回路１１〜１４とを
有している。スレーブ部４０はスレーブ側ライト制御回
路４２と、フリップフロップ回路５１〜５５とを有して
いる。
送受信装置の第１の実施の形態の構成を図１に示す。こ
の実施の形態のデータ送受信装置は、マスタ部１と、ス
レーブ部４０と、制御信号用バス３２，３６と、データ
バス３４とを備え、マスタ部１からスレーブ部４０にデ
ータを送信するものである。マスタ部１はマスタ側ライ
ト制御回路２と、フリップフロップ回路１１〜１４とを
有している。スレーブ部４０はスレーブ側ライト制御回
路４２と、フリップフロップ回路５１〜５５とを有して
いる。
【００３４】マスタ側ライト制御回路２は、ライト要求
を示すＷＲＩＴＥ信号を、マスタ側動作クロック信号を
用いてフリップフロップ回路１１で同期化し、制御信号
用バス３２に送出する。この同期化されたＷＲＩＴＥ信
号はスレーブ側動作クロック信号を用いてフリップフロ
ップ回路５１，５２において同期化され、スレーブ側ラ
イト制御回路４２に取り込まれる。なお、フリップフロ
ップ回路５１，５２はフリップフロップ回路１１によっ
て同期化された値が「０」のＷＲＩＴＥ信号によってリ
セットされる。
を示すＷＲＩＴＥ信号を、マスタ側動作クロック信号を
用いてフリップフロップ回路１１で同期化し、制御信号
用バス３２に送出する。この同期化されたＷＲＩＴＥ信
号はスレーブ側動作クロック信号を用いてフリップフロ
ップ回路５１，５２において同期化され、スレーブ側ラ
イト制御回路４２に取り込まれる。なお、フリップフロ
ップ回路５１，５２はフリップフロップ回路１１によっ
て同期化された値が「０」のＷＲＩＴＥ信号によってリ
セットされる。
【００３５】また、マスタ側ライト制御回路２はライト
データＷＲＩＴＥＤＡＴＡをマスタ側動作クロック信号
を用いてフリップフロップ回路１２において同期化し、
データバス３４に送出する。この同期化されたライトデ
ータＷＲＩＴＥＤＡＴＡは、スレーブ側動作クロック信
号を用いてフリップフロップ回路５３，５４において同
期化され、スレーブ側ライト制御回路４２に取り込まれ
る。
データＷＲＩＴＥＤＡＴＡをマスタ側動作クロック信号
を用いてフリップフロップ回路１２において同期化し、
データバス３４に送出する。この同期化されたライトデ
ータＷＲＩＴＥＤＡＴＡは、スレーブ側動作クロック信
号を用いてフリップフロップ回路５３，５４において同
期化され、スレーブ側ライト制御回路４２に取り込まれ
る。
【００３６】なお、フリップフロップ回路１２，５３，
５４はフリップフロップ回路１１によって同期化された
値が「０」のＷＲＩＴＥ信号によってリセットされる。
５４はフリップフロップ回路１１によって同期化された
値が「０」のＷＲＩＴＥ信号によってリセットされる。
【００３７】スレーブ側ライト制御回路４２は、ＲＥＡ
ＤＹ信号を、スレーブ側動作クロック信号を用いてフリ
ップフロップ回路５５において同期化し、制御信号用バ
ス３６に送出する。このＲＥＡＤＹ信号はマスタ側動作
クロック信号を用いて２段のフリップフロップ回路１
３，１４において同期化され、マスタ側ライト制御回路
２に取り込まれる。なお、フリップフロップ回路１３，
１４，５５は、フリップフロップ回路１１によって同期
化された値が「０」のＷＲＩＴＥ信号によってリセット
される。
ＤＹ信号を、スレーブ側動作クロック信号を用いてフリ
ップフロップ回路５５において同期化し、制御信号用バ
ス３６に送出する。このＲＥＡＤＹ信号はマスタ側動作
クロック信号を用いて２段のフリップフロップ回路１
３，１４において同期化され、マスタ側ライト制御回路
２に取り込まれる。なお、フリップフロップ回路１３，
１４，５５は、フリップフロップ回路１１によって同期
化された値が「０」のＷＲＩＴＥ信号によってリセット
される。
【００３８】次に本実施の形態の動作を図２を参照して
説明する。
説明する。
【００３９】１）マスタ側ライト制御回路２はフリップ
フロップ回路１３，１４によって同期化されたＲＥＡＤ
Ｙ信号の値が「０」になっていることを確認し、ライト
データＷＲＩＴＥＤＡＴＡをフリップフロップ回路１２
によって同期化し、データバス３４に送出するととも
に、ＷＲＩＴＥ信号の値を「１」にし、フリップフロッ
プ回路１１を介して制御信号用バス３２に送出する（図
２（ａ）のタイミングｔ１参照）。
フロップ回路１３，１４によって同期化されたＲＥＡＤ
Ｙ信号の値が「０」になっていることを確認し、ライト
データＷＲＩＴＥＤＡＴＡをフリップフロップ回路１２
によって同期化し、データバス３４に送出するととも
に、ＷＲＩＴＥ信号の値を「１」にし、フリップフロッ
プ回路１１を介して制御信号用バス３２に送出する（図
２（ａ）のタイミングｔ１参照）。
【００４０】２）スレーブ側ライト制御回路４２はフリ
ップフロップ回路５１，５２によって同期化されたＷＲ
ＩＴＥ信号の値が「１」になったこと、すなわちライト
要求されていることを検出し、ライトデータＷＲＩＴＥ
ＤＡＴＡをフリップフロップ回路５３，５４を介して取
り込む。そしてライトデータＷＲＩＴＥＤＡＴＡの取り
込みが完了すると、ＲＥＡＤＹ信号の値を「１」にして
フリップフロップ回路５５を介して制御信号用バス３６
に送出する（図２（ａ）のタイミングｔ２参照）。
ップフロップ回路５１，５２によって同期化されたＷＲ
ＩＴＥ信号の値が「１」になったこと、すなわちライト
要求されていることを検出し、ライトデータＷＲＩＴＥ
ＤＡＴＡをフリップフロップ回路５３，５４を介して取
り込む。そしてライトデータＷＲＩＴＥＤＡＴＡの取り
込みが完了すると、ＲＥＡＤＹ信号の値を「１」にして
フリップフロップ回路５５を介して制御信号用バス３６
に送出する（図２（ａ）のタイミングｔ２参照）。
【００４１】３）マスタ側ライト制御回路２は、フリッ
プフロップ回路１３，１４によって同期化されたＲＥＡ
ＤＹ信号の値が「１」になること、すなわちライトデー
タＷＲＩＴＥＤＡＴＡが受信されたことを検出すると、
ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回
路１１に送出する（図２（ａ）のタイミングｔ３参
照）。
プフロップ回路１３，１４によって同期化されたＲＥＡ
ＤＹ信号の値が「１」になること、すなわちライトデー
タＷＲＩＴＥＤＡＴＡが受信されたことを検出すると、
ＷＲＩＴＥ信号の値を「０」にし、フリップフロップ回
路１１に送出する（図２（ａ）のタイミングｔ３参
照）。
【００４２】４）すると、値が「０」のＷＲＩＴＥ信号
はマスタ側動作クロック信号を用いてフリップフロップ
回路１１によって同期化され、制御信号用バス３２に送
出される。そして、このＷＲＩＴＥ信号によってスレー
ブ側のフリップフロップ回路５１〜５５が全てリセット
される。すなわちフリップフロップ回路５５の出力であ
るＲＥＡＤＹ信号の値は「０」となる（図２（ａ）のタ
イミングｔ４参照）。
はマスタ側動作クロック信号を用いてフリップフロップ
回路１１によって同期化され、制御信号用バス３２に送
出される。そして、このＷＲＩＴＥ信号によってスレー
ブ側のフリップフロップ回路５１〜５５が全てリセット
される。すなわちフリップフロップ回路５５の出力であ
るＲＥＡＤＹ信号の値は「０」となる（図２（ａ）のタ
イミングｔ４参照）。
【００４３】５）ライト動作が行われていないときは、
ＷＲＩＴＥ信号とＲＥＡＤＹ信号の値はともに「０」と
なっている（図２（ａ）のタイミングｔ５参照）。
ＷＲＩＴＥ信号とＲＥＡＤＹ信号の値はともに「０」と
なっている（図２（ａ）のタイミングｔ５参照）。
【００４４】なお、図２（ｂ）には上記タイミングｔ１
〜ｔ５に対応する従来のデータ送受信装置のライト動作
のタイミングＴ１〜Ｔ５を比較のために並記している。
〜ｔ５に対応する従来のデータ送受信装置のライト動作
のタイミングＴ１〜Ｔ５を比較のために並記している。
【００４５】この図２に示すタイミングチャートから分
かるように、本実施の形態のデータ送受信装置において
は、値が「０」のＷＲＩＴＥ信号によってスレーブ側の
フリップフロップ５１、５２、５５が同時にリセットさ
れるため、従来の場合に比べて、ＷＲＩＴＥ信号の値を
「０」にしてからＲＥＡＤＹ信号の値が「０」になるま
での期間を短縮することが可能となり、ライト動作を可
及的に短時間で行うことができる。
かるように、本実施の形態のデータ送受信装置において
は、値が「０」のＷＲＩＴＥ信号によってスレーブ側の
フリップフロップ５１、５２、５５が同時にリセットさ
れるため、従来の場合に比べて、ＷＲＩＴＥ信号の値を
「０」にしてからＲＥＡＤＹ信号の値が「０」になるま
での期間を短縮することが可能となり、ライト動作を可
及的に短時間で行うことができる。
【００４６】（第２の実施の形態）次に、本発明による
データ送受信装置の第２の実施の形態の構成を図３に示
す。この実施の形態のデータ送受信装置は、マスタ部１
Ａと、スレーブ部４０Ａと、制御信号用バス３３，３７
と、データバス３５とを備え、マスタ部１Ａがスレーブ
部４０Ａからデータを受信するものである。マスタ部１
Ａはマスタ側リード制御回路３と、フリップフロップ回
路１５〜１９とを有している。スレーブ部４０Ａはスレ
ーブ側リード制御回路４３と、フリップフロップ回路５
６〜５９とを有している。
データ送受信装置の第２の実施の形態の構成を図３に示
す。この実施の形態のデータ送受信装置は、マスタ部１
Ａと、スレーブ部４０Ａと、制御信号用バス３３，３７
と、データバス３５とを備え、マスタ部１Ａがスレーブ
部４０Ａからデータを受信するものである。マスタ部１
Ａはマスタ側リード制御回路３と、フリップフロップ回
路１５〜１９とを有している。スレーブ部４０Ａはスレ
ーブ側リード制御回路４３と、フリップフロップ回路５
６〜５９とを有している。
【００４７】マスタ側リード制御回路３は、リード要求
を示すＲＥＡＤ信号を、マスタ側動作クロック信号を用
いてフリップフロップ回路１５で同期化し、制御信号用
バス３３に送出する。この同期化されたＲＥＡＤ信号は
スレーブ側動作クロック信号を用いてフリップフロップ
回路５６，５７において同期化され、スレーブ側リード
制御回路４３に取り込まれる。なお、フリップフロップ
回路５６，５７はフリップフロップ回路１５によって同
期化された、値が「０」のＲＥＡＤ信号によってリセッ
トされる。
を示すＲＥＡＤ信号を、マスタ側動作クロック信号を用
いてフリップフロップ回路１５で同期化し、制御信号用
バス３３に送出する。この同期化されたＲＥＡＤ信号は
スレーブ側動作クロック信号を用いてフリップフロップ
回路５６，５７において同期化され、スレーブ側リード
制御回路４３に取り込まれる。なお、フリップフロップ
回路５６，５７はフリップフロップ回路１５によって同
期化された、値が「０」のＲＥＡＤ信号によってリセッ
トされる。
【００４８】また、スレーブ側リード制御回路４３はリ
ードデータＲＥＡＤＤＡＴＡをスレーブ側動作クロック
信号を用いてフリップフロップ回路５８において同期化
し、データバス３５に送出する。この同期化されたリー
ドデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信
号を用いてフリップフロップ回路１６，１７において同
期化され、マスタ側リード制御回路３に取り込まれる。
ードデータＲＥＡＤＤＡＴＡをスレーブ側動作クロック
信号を用いてフリップフロップ回路５８において同期化
し、データバス３５に送出する。この同期化されたリー
ドデータＲＥＡＤＤＡＴＡは、マスタ側動作クロック信
号を用いてフリップフロップ回路１６，１７において同
期化され、マスタ側リード制御回路３に取り込まれる。
【００４９】なお、フリップフロップ回路１６，１７，
５８はフリップフロップ回路１５によって同期化され
た、値が「０」のＲＥＡＤ信号によってリセットされ
る。
５８はフリップフロップ回路１５によって同期化され
た、値が「０」のＲＥＡＤ信号によってリセットされ
る。
【００５０】スレーブ側リード制御回路４３は、ＲＥＡ
ＤＹ信号を、スレーブ側動作クロック信号を用いてフリ
ップフロップ回路５９において同期化し、制御信号用バ
ス３７に送出する。このＲＥＡＤＹ信号はマスタ側動作
クロック信号を用いて２段のフリップフロップ回路１
８，１９において同期化され、マスタ側リード制御回路
３に取り込まれる。なお、フリップフロップ回路１８，
１９，５９は、フリップフロップ回路１５によって同期
化された、値が「０」のＲＥＡＤ信号によってリセット
される。
ＤＹ信号を、スレーブ側動作クロック信号を用いてフリ
ップフロップ回路５９において同期化し、制御信号用バ
ス３７に送出する。このＲＥＡＤＹ信号はマスタ側動作
クロック信号を用いて２段のフリップフロップ回路１
８，１９において同期化され、マスタ側リード制御回路
３に取り込まれる。なお、フリップフロップ回路１８，
１９，５９は、フリップフロップ回路１５によって同期
化された、値が「０」のＲＥＡＤ信号によってリセット
される。
【００５１】次に本実施の形態の動作を図４を参照して
説明する。
説明する。
【００５２】１）マスタ側リード制御回路３はフリップ
フロップ回路１８，１９によって同期化されたＲＥＡＤ
Ｙ信号の値が「０」になっていることを確認し、リード
動作を開始する。このリード動作の開始はＲＥＡＤ信号
の値を「１」にすることによって行い、このＲＥＡＤ信
号をフリップフロップ回路１５を介して制御信号用バス
３３に送出する（図４（ａ）のタイミングｔ１参照）。
フロップ回路１８，１９によって同期化されたＲＥＡＤ
Ｙ信号の値が「０」になっていることを確認し、リード
動作を開始する。このリード動作の開始はＲＥＡＤ信号
の値を「１」にすることによって行い、このＲＥＡＤ信
号をフリップフロップ回路１５を介して制御信号用バス
３３に送出する（図４（ａ）のタイミングｔ１参照）。
【００５３】２）スレーブ側リード制御回路４３はフリ
ップフロップ回路５６，５７によって同期化されたＲＥ
ＡＤ信号の値が「１」になったこと、すなわちリード要
求されていることを検出し、リードデータＲＥＡＤＤＡ
ＴＡをフリップフロップ回路５８によって同期化し、デ
ータバス３５に送出するとともに、ＲＥＡＤＹ信号の値
を「１」にしてフリップフロップ回路５９を介して制御
信号用バス３７に送出する（図４（ａ）のタイミングｔ
２参照）。
ップフロップ回路５６，５７によって同期化されたＲＥ
ＡＤ信号の値が「１」になったこと、すなわちリード要
求されていることを検出し、リードデータＲＥＡＤＤＡ
ＴＡをフリップフロップ回路５８によって同期化し、デ
ータバス３５に送出するとともに、ＲＥＡＤＹ信号の値
を「１」にしてフリップフロップ回路５９を介して制御
信号用バス３７に送出する（図４（ａ）のタイミングｔ
２参照）。
【００５４】３）マスタ側リード制御装置３は、フリッ
プフロップ回路１８，１９によって同期化されたＲＥＡ
ＤＹ信号の値が「１」になること、すなわちリードデー
タＲＥＡＤＤＡＴＡが送信されたことを検出すると、リ
ードデータＲＥＡＤＤＡＴＡを直ちに取り込み、このリ
ードデータの取り込みが完了するとＲＥＡＤ信号の値を
「０」にし、フリップフロップ回路１５に送出する（図
４（ａ）のタイミングｔ３参照）。
プフロップ回路１８，１９によって同期化されたＲＥＡ
ＤＹ信号の値が「１」になること、すなわちリードデー
タＲＥＡＤＤＡＴＡが送信されたことを検出すると、リ
ードデータＲＥＡＤＤＡＴＡを直ちに取り込み、このリ
ードデータの取り込みが完了するとＲＥＡＤ信号の値を
「０」にし、フリップフロップ回路１５に送出する（図
４（ａ）のタイミングｔ３参照）。
【００５５】４）すると、値が「０」のＲＥＡＤ信号は
マスタ側動作クロック信号を用いてフリップフロップ回
路１５によって同期化され、制御信号用バス３３に送出
される。そして、このＲＥＡＤ信号によってスレーブ側
のフリップフロップ回路５６〜５９が全てリセットされ
る。すなわちフリップフロップ回路５９の出力であるＲ
ＥＡＤＹ信号の値は「０」となる（図４（ａ）のタイミ
ングｔ４参照）。
マスタ側動作クロック信号を用いてフリップフロップ回
路１５によって同期化され、制御信号用バス３３に送出
される。そして、このＲＥＡＤ信号によってスレーブ側
のフリップフロップ回路５６〜５９が全てリセットされ
る。すなわちフリップフロップ回路５９の出力であるＲ
ＥＡＤＹ信号の値は「０」となる（図４（ａ）のタイミ
ングｔ４参照）。
【００５６】５）リード動作が行われていないときは、
ＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」とな
っている（図４（ａ）のタイミングｔ５参照）。
ＲＥＡＤ信号とＲＥＡＤＹ信号の値はともに「０」とな
っている（図４（ａ）のタイミングｔ５参照）。
【００５７】なお、図４（ｂ）には上記タイミングｔ１
〜ｔ５に対応する従来のデータ送受信装置のリード動作
のタイミングＴ１〜Ｔ５を比較のために並記している。
〜ｔ５に対応する従来のデータ送受信装置のリード動作
のタイミングＴ１〜Ｔ５を比較のために並記している。
【００５８】この図４（ａ）に示すタイミングチャート
から分かるように、本実施の形態のデータ送受信装置に
おいては、値が「０」のＲＥＡＤ信号によってスレーブ
側のフリップフロップ５６、５７、５８、５９が同時に
リセットされるため、従来の場合に比べて、ＲＥＡＤ信
号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」
になるまでの期間を短縮することが可能となり、リード
動作を可及的に短時間で行うことができる。
から分かるように、本実施の形態のデータ送受信装置に
おいては、値が「０」のＲＥＡＤ信号によってスレーブ
側のフリップフロップ５６、５７、５８、５９が同時に
リセットされるため、従来の場合に比べて、ＲＥＡＤ信
号の値を「０」にしてからＲＥＡＤＹ信号の値が「０」
になるまでの期間を短縮することが可能となり、リード
動作を可及的に短時間で行うことができる。
【００５９】（第３の実施の形態）次に、本発明による
データ送受信装置の第３の実施の形態を説明する。この
第３の実施の形態のデータ送受信装置は、第１の実施の
形態のデータ送受信装置と、第２の実施の形態のデータ
送受信装置とを備えた構成となっている。この第３の実
施の形態のデータ送受信装置は、リード動作及びライト
動作を可及的に短時間で行うことができることは言うま
でもない。なお、この第３の実施の形態においては、ラ
イト用およびリード用それぞれにＲＥＡＤＹ信号が存在
している。これらの２つのＲＥＡＤＹ信号を、１つにま
とめた場合を第４の実施の形態として説明する。
データ送受信装置の第３の実施の形態を説明する。この
第３の実施の形態のデータ送受信装置は、第１の実施の
形態のデータ送受信装置と、第２の実施の形態のデータ
送受信装置とを備えた構成となっている。この第３の実
施の形態のデータ送受信装置は、リード動作及びライト
動作を可及的に短時間で行うことができることは言うま
でもない。なお、この第３の実施の形態においては、ラ
イト用およびリード用それぞれにＲＥＡＤＹ信号が存在
している。これらの２つのＲＥＡＤＹ信号を、１つにま
とめた場合を第４の実施の形態として説明する。
【００６０】（第４の実施の形態）本発明によるデータ
送受信装置の第４の実施の形態の構成を図５に示す。こ
の第４の実施の形態のデータ送受信装置は、マスタ部１
Ｂと、スレーブ部４０Ｂと、制御信号用バス３２，３
３，３６と、データバス３４，３５とを、備えている。
マスタ部１Ｂは、マスタ側制御部５と、フリップフロッ
プ回路１１〜１７と、ＯＲ回路２０と、を備えている。
マスタ側制御部５は、マスタ側ライト制御回路２と、マ
スタ側リード制御回路３とを有している。スレーブ部４
０Ｂは、スレーブ側制御部４５と、フリップフロップ回
路５１〜５８と、ＯＲ回路６０とを備えている。スレー
ブ側制御部４５は、スレーブ側ライト制御回路４２と、
スレーブ側リード制御回路４３と、ＯＲ回路４４と、を
有している。
送受信装置の第４の実施の形態の構成を図５に示す。こ
の第４の実施の形態のデータ送受信装置は、マスタ部１
Ｂと、スレーブ部４０Ｂと、制御信号用バス３２，３
３，３６と、データバス３４，３５とを、備えている。
マスタ部１Ｂは、マスタ側制御部５と、フリップフロッ
プ回路１１〜１７と、ＯＲ回路２０と、を備えている。
マスタ側制御部５は、マスタ側ライト制御回路２と、マ
スタ側リード制御回路３とを有している。スレーブ部４
０Ｂは、スレーブ側制御部４５と、フリップフロップ回
路５１〜５８と、ＯＲ回路６０とを備えている。スレー
ブ側制御部４５は、スレーブ側ライト制御回路４２と、
スレーブ側リード制御回路４３と、ＯＲ回路４４と、を
有している。
【００６１】ＯＲ回路２０は、ＷＲＩＴＥ信号とＲＥＡ
Ｄ信号との論理和をフリップフロップ回路１３，１４の
リセット端子に送出する。したがって、ライト動作のと
きには、ＷＲＩＴＥ信号が「１」から「０」に遷移する
ことによってフリップフロップ回路１３，１４がリセッ
トされ、リード動作のときには、ＲＥＡＤ信号が「１」
から「０」に遷移することによってフリップフロップ回
路１３，１４がリセットされ、第１および第２の実施の
形態の場合と同様な動作をするように構成されているこ
とになる。
Ｄ信号との論理和をフリップフロップ回路１３，１４の
リセット端子に送出する。したがって、ライト動作のと
きには、ＷＲＩＴＥ信号が「１」から「０」に遷移する
ことによってフリップフロップ回路１３，１４がリセッ
トされ、リード動作のときには、ＲＥＡＤ信号が「１」
から「０」に遷移することによってフリップフロップ回
路１３，１４がリセットされ、第１および第２の実施の
形態の場合と同様な動作をするように構成されているこ
とになる。
【００６２】ＯＲ回路４４は、スレーブ側ライト制御回
路４２またはスレーブ側リード制御回路４３からＲＥＡ
ＤＹ信号をフリップフロップ回路５５に送出する。
路４２またはスレーブ側リード制御回路４３からＲＥＡ
ＤＹ信号をフリップフロップ回路５５に送出する。
【００６３】ＯＲ回路６０は、ＷＲＩＴＥ信号とＲＥＡ
Ｄ信号との論理和をフリップフロップ回路５５のリセッ
ト端子に送出する。ライト動作のときには、ＷＲＩＴＥ
信号が「１」から「０」に遷移することによってフリッ
プフロップ回路５５がリセットされ、リード動作のとき
には、ＲＥＡＤ信号が「１」から「０」に遷移すること
によってフリップフロップ回路５５がリセットされ、第
１および第２の実施の形態の場合と同様な動作をするよ
うに構成されていることになる。
Ｄ信号との論理和をフリップフロップ回路５５のリセッ
ト端子に送出する。ライト動作のときには、ＷＲＩＴＥ
信号が「１」から「０」に遷移することによってフリッ
プフロップ回路５５がリセットされ、リード動作のとき
には、ＲＥＡＤ信号が「１」から「０」に遷移すること
によってフリップフロップ回路５５がリセットされ、第
１および第２の実施の形態の場合と同様な動作をするよ
うに構成されていることになる。
【００６４】他の構成要素は、第１および第２の実施の
形態で説明したと同様な動作をする。
形態で説明したと同様な動作をする。
【００６５】この実施の形態のデータ送受信装置もライ
ト動作およびリード動作を可及的に短時間で行うことが
できる。また、ＲＥＡＤＹ信号を共通化したことによ
り、ハードウエア資源を節約することができる。
ト動作およびリード動作を可及的に短時間で行うことが
できる。また、ＲＥＡＤＹ信号を共通化したことによ
り、ハードウエア資源を節約することができる。
【００６６】上記第１乃至第４の実施の形態において
は、マスタ部およびスレーブ部のいずれも受信信号を、
それぞれの動作クロック信号の立ち上がりエッジを用い
て２個のフリップフロップ回路で同期化していたが、上
記２個のフリップフロップ回路のうち、１個のフリップ
フロップ回路を上記クロック信号の立ち上がりエッジで
動作させ、他のフリップフロップ回路を上記クロック信
号の立ち下がりエッジで動作させる（例えば上記他のフ
リップフロップ回路にインバータ回路を介して上記クロ
ック信号を入力する）ように、構成しても良い。このよ
うに構成すると同期化の期間を上記実施の形態の場合よ
り平均して０．５クロック期間短くすることができる。
は、マスタ部およびスレーブ部のいずれも受信信号を、
それぞれの動作クロック信号の立ち上がりエッジを用い
て２個のフリップフロップ回路で同期化していたが、上
記２個のフリップフロップ回路のうち、１個のフリップ
フロップ回路を上記クロック信号の立ち上がりエッジで
動作させ、他のフリップフロップ回路を上記クロック信
号の立ち下がりエッジで動作させる（例えば上記他のフ
リップフロップ回路にインバータ回路を介して上記クロ
ック信号を入力する）ように、構成しても良い。このよ
うに構成すると同期化の期間を上記実施の形態の場合よ
り平均して０．５クロック期間短くすることができる。
【００６７】
【発明の効果】以上述べたように、本発明によれば、ラ
イト動作またはリード動作を可及的に短時間で行うこと
ができる。
イト動作またはリード動作を可及的に短時間で行うこと
ができる。
【図１】本発明によるデータ送受信装置の第１の実施の
形態の構成を示すブロック図。
形態の構成を示すブロック図。
【図２】第１の実施の形態の動作を説明するタイミング
チャート。
チャート。
【図３】本発明によるデータ送受信装置の第２の実施の
形態の構成を示すブロック図。
形態の構成を示すブロック図。
【図４】第２の実施の形態の動作を説明するタイミング
チャート。
チャート。
【図５】本発明によるデータ送受信装置の第４の実施の
形態の構成を示すブロック図。
形態の構成を示すブロック図。
【図６】従来のデータ送受信装置の構成を示すブロック
図。
図。
【図７】従来のデータ送受信装置の動作を説明するタイ
ミングチャート。
ミングチャート。
【図８】従来のデータ送受信装置の構成を示すブロック
図。
図。
１ マスタ部 ２ マスタ側ライト制御回路 ３ マスタ側リード制御回路 ５ マスタ側制御部 １１〜１９ フリップフロップ回路 ３２，３３，３６，３７ 制御信号用バス ３４，３５ データバス ４０ スレーブ部 ４２ スレーブ側ライト制御回路 ４３ スレーブ側リード制御回路 ４５ スレーブ側制御部 ５１〜５９ フリップフロップ回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B077 GG02 GG13 MM02 5K034 AA02 AA11 EE10 HH01 HH02 HH45 KK12 KK28 NN13 NN22 PP03 5K047 AA02 AA15 JJ03 MM02 MM11 MM28
Claims (5)
- 【請求項１】ＲＥＡＤＹ信号を第１のクロック信号で同
期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態の
ときに書き込み要求を示すＷＲＩＴＥ信号およびライト
データを前記第１のクロック信号で同期化して制御信号
用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡ
ＤＹ信号が不活性状態から活性状態に変化したことを検
出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこ
の不活性状態のＷＲＩＴＥ信号を前記第１のクロック信
号で同期化して前記制御信号用バスに送出するマスタ側
ライト制御回路を有するマスタ部と、 前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数
が異なる第２のクロック信号で同期化して取り込み、前
記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロッ
ク信号で同期化された前記ライトデータを取り込み、前
記ライトデータの取り込みが完了したときに前記ＲＥＡ
ＤＹ信号を活性状態にして出力するスレーブ側ライト制
御回路と、前記制御信号用バス上で前記ＷＲＩＴＥ信号
が活性状態から不活性状態に変化するときにリセットさ
れ、かつ前記スレーブ側ライト制御回路から出力された
前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化
して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号
用バスを介して前記マスタ側ライト制御回路に送出する
フリップフロップ回路とを有するスレーブ部と、 を備えたことを特徴とするデータ送受信装置。 - 【請求項２】マスタ部は、前記制御信号用バスを介して
送られてくる前記ＲＥＡＤＹ信号を前記第１のクロック
信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信
号を前記マスタ側ライト制御回路に送出する縦続接続さ
れた２個のフリップフロップ回路を有し、前記２個のフ
リップフロップ回路は前記ＷＲＩＴＥ信号が活性状態か
ら不活性状態に変化するときにリセットされることを特
徴とする請求項１記載のデータ送受信装置。 - 【請求項３】ＲＥＡＤＹ信号を第１のクロック信号で同
期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態の
ときにリード要求を示すＲＥＡＤ信号を前記第１のクロ
ック信号で同期化して制御信号用バスに送出し、前記Ｒ
ＥＡＤＹ信号が不活性状態から活性状態に変化したこと
を検出した場合に前記第１のクロック信号で同期化され
たリードデータを取り込み、このリードデータの取り込
みが完了すると前記ＲＥＡＤ信号を不活性状態にしこの
不活性状態のＲＥＡＤ信号を前記第１のクロック信号で
同期化して前記制御信号用バスに送出するマスタ側リー
ド制御回路を有するマスタ部と、 前記ＲＥＡＤ信号を前記第１のクロック信号と周波数が
異なる第２のクロック信号で同期化して取り込み、前記
ＲＥＡＤ信号が活性状態のときに前記リードデータを前
記第２のクロック信号で同期化してデータバスに送出
し、前記リードデータの送信が完了したときに前記ＲＥ
ＡＤＹ信号を活性状態にして送出するスレーブ側リード
制御回路と、前記制御信号用バス上で前記ＲＥＡＤ信号
が活性状態から不活性状態に変化するときにリセットさ
れ、かつ前記スレーブ側リード制御回路から出力された
前記ＲＥＡＤＹ信号を前記第２のクロック信号で同期化
して取り込みこの取り込んだＲＥＡＤＹ信号を制御信号
用バスを介して前記マスタ側リード制御回路に送出する
フリップフロップ回路とを有するスレーブ部と、を備え
たことを特徴とするデータ送受信装置。 - 【請求項４】マスタ部は、前記制御信号用バスを介して
送られてくる前記ＲＥＡＤＹ信号を前記第１のクロック
信号で同期化して取り込みこの取り込んだＲＥＡＤＹ信
号を前記マスタ側リード制御回路に送出する縦続接続さ
れた２個のフリップフロップ回路を有し、前記２個のフ
リップフロップ回路は前記ＲＥＡＤ信号が活性状態から
不活性状態に変化するときにリセットされることを特徴
とする請求項３記載のデータ送受信装置。 - 【請求項５】ＲＥＡＤＹ信号を第１のクロック信号で同
期化して取り込み、前記ＲＥＡＤＹ信号が不活性状態の
ときに書き込み要求を示すＷＲＩＴＥ信号およびライト
データを前記第１のクロック信号で同期化して制御信号
用バスおよびデータバスにそれぞれ送出し、前記ＲＥＡ
ＤＹ信号が不活性状態から活性状態に変化したことを検
出した場合に前記ＷＲＩＴＥ信号を不活性状態にしてこ
の不活性状態のＷＲＩＴＥ信号を前記第１のクロック信
号で同期化して前記制御信号用バスに送出するマスタ側
ライト制御回路と、前記ＲＥＡＤＹ信号を前記第１のク
ロック信号で同期化して取り込み、前記ＲＥＡＤＹ信号
が不活性状態のときにリード要求を示すＲＥＡＤ信号を
前記第１のクロック信号で同期化して制御信号用バスに
送出し、前記ＲＥＡＤＹ信号が不活性状態から活性状態
に変化したことを検出した場合に前記第１のクロック信
号で同期化されたリードデータを取り込み、このリード
データの取り込みが完了すると前記ＲＥＡＤ信号を不活
性状態にしこの不活性状態のＲＥＡＤ信号を前記第１の
クロック信号で同期化して前記制御信号用バスに送出す
るマスタ側リード制御回路と、を有するマスタ部と、 前記ＷＲＩＴＥ信号を前記第１のクロック信号と周波数
が異なる第２のクロック信号で同期化して取り込み、前
記ＷＲＩＴＥ信号が活性状態のときに前記第２のクロッ
ク信号で同期化された前記ライトデータを取り込み、前
記ライトデータの取り込みが完了したときに前記ＲＥＡ
ＤＹ信号を活性状態にして出力するスレーブ側ライト制
御回路と、前記ＲＥＡＤ信号を前記第２のクロック信号
で同期化して取り込み、前記ＲＥＡＤ信号が活性状態の
ときに前記リードデータを前記第２のクロック信号で同
期化してデータバスに送出し、前記リードデータの送信
が完了したときに前記ＲＥＡＤＹ信号を活性状態にして
送出するスレーブ側リード制御回路と、前記制御信号用
バス上で前記ＲＥＡＤ信号が活性状態から不活性状態に
変化するときにリセットされ、かつ前記スレーブ側リー
ド制御回路から出力された前記ＲＥＡＤＹ信号を前記第
２のクロック信号で同期化して取り込みこの取り込んだ
ＲＥＡＤＹ信号を制御信号用バスを介して前記マスタ側
リード制御回路に送出するフリップフロップ回路とを有
するスレーブ部と、 備えたことを特徴とするデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218564A JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218564A JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033723A true JP2002033723A (ja) | 2002-01-31 |
| JP3580763B2 JP3580763B2 (ja) | 2004-10-27 |
Family
ID=18713489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218564A Expired - Fee Related JP3580763B2 (ja) | 2000-07-19 | 2000-07-19 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580763B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7590146B2 (en) | 2004-01-30 | 2009-09-15 | Panasonic Corporation | Information processing unit |
-
2000
- 2000-07-19 JP JP2000218564A patent/JP3580763B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7590146B2 (en) | 2004-01-30 | 2009-09-15 | Panasonic Corporation | Information processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3580763B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041417A (en) | Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system | |
| JP4565459B2 (ja) | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 | |
| JP4272515B2 (ja) | 位相補正回路 | |
| JPH06324977A (ja) | データ転送方法 | |
| JP6413724B2 (ja) | データ通信装置 | |
| JP2006059100A (ja) | シリアル通信システム装置 | |
| JP2002033723A (ja) | データ送受信装置 | |
| EP2847665B1 (en) | Data transfer between clock domains | |
| JP3523181B2 (ja) | 非同期バスインタフェース回路及びマイクロコンピュータ | |
| JP2005293353A (ja) | データ転送回路 | |
| KR20150037898A (ko) | 클록 도메인 간의 데이터 전송 | |
| JP2738229B2 (ja) | シリアル・データ通信制御装置 | |
| JP2008122374A (ja) | シリアライザ／デシリアライザ・バスコントローラ・インターフェース | |
| EP1128272B1 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
| JP2002164873A (ja) | デジタル・オーディオ装置 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| JP4498048B2 (ja) | データ送受信システム及びデータ送受信方法 | |
| US7519789B1 (en) | Method and system for dynamically selecting a clock edge for read data recovery | |
| JP3408402B2 (ja) | 磁気カードリーダのデータ処理方法 | |
| JPH05108564A (ja) | データ転送バスシステム | |
| JP3906373B2 (ja) | クロック同期型バス用ボード | |
| JP2000010917A (ja) | クロック同期式シリアルインターフェース回路 | |
| JP3335926B2 (ja) | リードアンドクリア回路 | |
| JP2000201198A (ja) | インタフェ―ス装置、通信制御方法及び記憶媒体 | |
| JP3127891B2 (ja) | 情報応答方法、その装置および通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |