JP3408402B2 - 磁気カードリーダのデータ処理方法 - Google Patents
磁気カードリーダのデータ処理方法Info
- Publication number
- JP3408402B2 JP3408402B2 JP16377497A JP16377497A JP3408402B2 JP 3408402 B2 JP3408402 B2 JP 3408402B2 JP 16377497 A JP16377497 A JP 16377497A JP 16377497 A JP16377497 A JP 16377497A JP 3408402 B2 JP3408402 B2 JP 3408402B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- card reader
- magnetic card
- cpu
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、同期用クロックと
データを出力する磁気カードリーダのデータ処理方法に
関する。
データを出力する磁気カードリーダのデータ処理方法に
関する。
【０００２】
【従来の技術】従来方式の一例が、実開昭６０−０３９
１３号公報に記載されている。この公報に記載されてい
る内容は、インタフェース部にシリアル通信用ＬＳＩを
使用し、図４の構成で作られている。このＬＳＩは、磁
気カードリーダのデータを磁気カードリーダからデータ
といっしょに出力される同期クロックによりデータを処
理する方式であり、同期クロックを使用しない調歩同期
通信用ＬＳＩで磁気カードリーダのデータを処理する方
法とは異なる処理方法である。
１３号公報に記載されている。この公報に記載されてい
る内容は、インタフェース部にシリアル通信用ＬＳＩを
使用し、図４の構成で作られている。このＬＳＩは、磁
気カードリーダのデータを磁気カードリーダからデータ
といっしょに出力される同期クロックによりデータを処
理する方式であり、同期クロックを使用しない調歩同期
通信用ＬＳＩで磁気カードリーダのデータを処理する方
法とは異なる処理方法である。
【０００３】
【発明が解決しようとする課題】従来の技術においてク
ロックに同期したシリアルデータの処理には専用にシフ
トレジスタを利用したシリアルパラレル変換回路を接続
するか、この回路を内蔵したＬＳＩを利用する場合がほ
とんどであった。現在、情報処理機器の小型軽量化が進
み、１つのＬＳＩでＣＰＵに周辺回路を取り込んだもの
が利用されるようになった。しかしながら内蔵されるの
は調歩同期シリアルインタフェースであり、クロックに
同期したシリアルデータ処理用の機能は盛り込まれてい
ない。
ロックに同期したシリアルデータの処理には専用にシフ
トレジスタを利用したシリアルパラレル変換回路を接続
するか、この回路を内蔵したＬＳＩを利用する場合がほ
とんどであった。現在、情報処理機器の小型軽量化が進
み、１つのＬＳＩでＣＰＵに周辺回路を取り込んだもの
が利用されるようになった。しかしながら内蔵されるの
は調歩同期シリアルインタフェースであり、クロックに
同期したシリアルデータ処理用の機能は盛り込まれてい
ない。
【０００４】それは、最近、クロック同期式のシリアル
データ処理はあまり使われなくなってきたため、汎用性
を要求されるＬＳＩには搭載されないためである。
データ処理はあまり使われなくなってきたため、汎用性
を要求されるＬＳＩには搭載されないためである。
【０００５】また、磁気カードリーダに調歩同期式のも
のを採用すれば実現できるが、当社で現状使われている
カードリーダは、調歩同期式ではないため、使用するこ
とができない。
のを採用すれば実現できるが、当社で現状使われている
カードリーダは、調歩同期式ではないため、使用するこ
とができない。
【０００６】本発明の目的は、小型、低価格化で、本来
なら専用のＬＳＩを作るか、専用の通信回路を増設しな
ければならないが、本発明により専用のＬＳＩや回路が
必要なくなる磁気カードリーダのデータ処理方法を提供
することにある。
なら専用のＬＳＩを作るか、専用の通信回路を増設しな
ければならないが、本発明により専用のＬＳＩや回路が
必要なくなる磁気カードリーダのデータ処理方法を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は、データ通知方
式として同期用クロックとデータを出力する磁気カード
リーダ装置を接続するインタフェースとして調歩同期シ
リアルインタフェースである調歩同期通信用ＬＳＩを使
用し、ＣＰＵが、磁気カードリーダのデータを前記調歩
同期通信用ＬＳＩの制御線Ｉ／Ｏから読み込んで処理す
ることを特徴とする。
式として同期用クロックとデータを出力する磁気カード
リーダ装置を接続するインタフェースとして調歩同期シ
リアルインタフェースである調歩同期通信用ＬＳＩを使
用し、ＣＰＵが、磁気カードリーダのデータを前記調歩
同期通信用ＬＳＩの制御線Ｉ／Ｏから読み込んで処理す
ることを特徴とする。
【０００８】また、本発明は、前記調歩同期通信用ＬＳ
Ｉが、前記ＣＰＵを内部に含むＣＰＵ周辺一体型ＬＳＩ
であることを特徴とする。
Ｉが、前記ＣＰＵを内部に含むＣＰＵ周辺一体型ＬＳＩ
であることを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１０】図１は、本発明の磁気カードリーダのデー
タ処理方式の実施の形態を示すブロック図である。図１
に示すデータ処理方式は、大きなブロックとしては、磁
気カードリーダ１と調歩同期通信ＬＳＩ４とＣＰＵ５と
により構成されている。
タ処理方式の実施の形態を示すブロック図である。図１
に示すデータ処理方式は、大きなブロックとしては、磁
気カードリーダ１と調歩同期通信ＬＳＩ４とＣＰＵ５と
により構成されている。
【００１１】磁気カードリーダ１から読み出されたデー
タは、調歩同期通信ＬＳＩ４にある制御線Ｉ／Ｏ７に通
知され、ＣＰＵ５で処理される。調歩同期通信ＬＳＩ４
に内蔵されるシリアル−パラレル変換回路６は、本構成
では未使用である。
タは、調歩同期通信ＬＳＩ４にある制御線Ｉ／Ｏ７に通
知され、ＣＰＵ５で処理される。調歩同期通信ＬＳＩ４
に内蔵されるシリアル−パラレル変換回路６は、本構成
では未使用である。
【００１２】次に、本発明の一実施例について説明す
る。図２は、本発明の一実施例を示すブロック図であ
り、図３は、磁気カードリーダにカードを通した際に出
力される信号波形を示す図である。
る。図２は、本発明の一実施例を示すブロック図であ
り、図３は、磁気カードリーダにカードを通した際に出
力される信号波形を示す図である。
【００１３】図２に示すデータ処理方式は、大きなブロ
ックとしては、磁気カードリーダ１とＣＰＵ周辺一体型
ＬＳＩ１０とにより構成されている。
ックとしては、磁気カードリーダ１とＣＰＵ周辺一体型
ＬＳＩ１０とにより構成されている。
【００１４】ＣＰＵ周辺一体型ＬＳＩ１０は、図１に示
す調歩同期通信ＬＳＩ４とＣＰＵ５を１つのＬＳＩにし
たものである。ＣＰＵ周辺一体型ＬＳＩ１０は、他にも
いろいろな機能があるが、本発明に関係するところのみ
抜粋している。
す調歩同期通信ＬＳＩ４とＣＰＵ５を１つのＬＳＩにし
たものである。ＣＰＵ周辺一体型ＬＳＩ１０は、他にも
いろいろな機能があるが、本発明に関係するところのみ
抜粋している。
【００１５】同期クロック出力式磁気カードリーダのイ
ンタフェースは、通常、図４の回路構成で実現されてい
る。磁気カードリーダは、クロックに同期した図３のよ
うなデータ出力をするため、クロック同期対応通信ＬＳ
Ｉで処理することが可能である。しかしながら、図１お
よび図２で使用される調歩同期通信ブロックのデータ入
力端子に接続することは通信ブロック内部のクロックと
磁気カードリーダのクロックが同期されていないために
不可能であるため、通常は使用できない。しかしなが
ら、制御線Ｉ／Ｏを使用すればＣＰＵでデータの状態を
監視することができる。本実施例では、ＣＰＵにて図３
に示される磁気カードリーダのデータを調歩同期通信Ｌ
ＳＩの制御線Ｉ／Ｏから読み込み、データを処理する。
ンタフェースは、通常、図４の回路構成で実現されてい
る。磁気カードリーダは、クロックに同期した図３のよ
うなデータ出力をするため、クロック同期対応通信ＬＳ
Ｉで処理することが可能である。しかしながら、図１お
よび図２で使用される調歩同期通信ブロックのデータ入
力端子に接続することは通信ブロック内部のクロックと
磁気カードリーダのクロックが同期されていないために
不可能であるため、通常は使用できない。しかしなが
ら、制御線Ｉ／Ｏを使用すればＣＰＵでデータの状態を
監視することができる。本実施例では、ＣＰＵにて図３
に示される磁気カードリーダのデータを調歩同期通信Ｌ
ＳＩの制御線Ｉ／Ｏから読み込み、データを処理する。
【００１６】磁気カードリーダ１から読み込まれる信号
には、図２および図３に示すように、データ信号（ＤＡ
ＴＡ）２と同期クロック信号（ＣＬＫ）３がある。デー
タの読み込み手順として、なにもしないときは、同期ク
ロック信号は０のままで、データがくると、１つのデー
タで３０μＳのパルスが生成され、このパルスが０から
１になる変化点をＣＰＵがとらえ、１から０になるのを
検知したらデータを読み込む。すべてのデータがリード
されると、再び同期クロック信号は０に戻るので、ＣＰ
Ｕは処理を終了する。
には、図２および図３に示すように、データ信号（ＤＡ
ＴＡ）２と同期クロック信号（ＣＬＫ）３がある。デー
タの読み込み手順として、なにもしないときは、同期ク
ロック信号は０のままで、データがくると、１つのデー
タで３０μＳのパルスが生成され、このパルスが０から
１になる変化点をＣＰＵがとらえ、１から０になるのを
検知したらデータを読み込む。すべてのデータがリード
されると、再び同期クロック信号は０に戻るので、ＣＰ
Ｕは処理を終了する。
【００１７】
【発明の効果】以上説明したように本発明は、通常なら
クロック同期通信ＬＳＩを使用するか、磁気カードリー
ダ側で調歩同期に変換する回路を入れる必要があるが、
専用のＬＳＩを開発することなしに調歩同期通信ＬＳＩ
で同期クロック式のシリアルデータを処理することがで
きるという効果を有する。
クロック同期通信ＬＳＩを使用するか、磁気カードリー
ダ側で調歩同期に変換する回路を入れる必要があるが、
専用のＬＳＩを開発することなしに調歩同期通信ＬＳＩ
で同期クロック式のシリアルデータを処理することがで
きるという効果を有する。
【図１】本発明の磁気カードリーダのデータ処理方式の
実施の形態を示すブロック図である。
実施の形態を示すブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】磁気カードリーダの信号波形を示す図である。
【図４】従来方式を示すブロック図である。
１ 磁気力一ドリーダ
２ データ信号（ＤＡＴＡ）
３ 同期クロック信号（ＣＬＫ）
４ 通信ＬＳＩ
５ ＣＰＵ
６ シリアル−パラレル変換回路
７ 制御線Ｉ／Ｏ
８ クロック生成回路
９ クロック切り替え
１０ ＣＰＵ周辺一体型ＬＳＩ
１１ ＲＸＤ（シリアルデータ信号）
１２ ＤＳＲ（Ｄａｔａ Ｓｅｔ Ｒｅａｄｙ）
１３ ＣＴＳ（Ｃｌｅａｒ Ｔｏ Ｓｅｎｄ）
Claims (3)
- 【請求項１】データ通知方式として同期用クロックとデ
ータを出力する磁気カードリーダ装置を接続するインタ
フェースとして調歩同期シリアルインタフェースである
調歩同期通信用ＬＳＩを使用し、ＣＰＵが、磁気カード
リーダのデータを前記調歩同期通信用ＬＳＩの制御線Ｉ
／Ｏから読み込んで処理することを特徴とする磁気カー
ドリーダのデータ処理方法。 - 【請求項２】前記調歩同期通信用ＬＳＩが、前記ＣＰＵ
を内部に含むＣＰＵ周辺一体型ＬＳＩであることを特徴
とする請求項１に記載の磁気カードリーダのデータ処理
方法。 - 【請求項３】前記磁気カードリーダからデータが前記制
御線Ｉ／Ｏに通知されると、１つのデータで１つのパル
スを生成し、前記パルスが０から１になる変化点を前記
ＣＰＵがとらえ、１から０になるのを検知したときにデ
ータを読み込むことを特徴とする請求項１または２に記
載の磁気カードリーダのデータ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16377497A JP3408402B2 (ja) | 1997-06-20 | 1997-06-20 | 磁気カードリーダのデータ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16377497A JP3408402B2 (ja) | 1997-06-20 | 1997-06-20 | 磁気カードリーダのデータ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117772A JPH1117772A (ja) | 1999-01-22 |
| JP3408402B2 true JP3408402B2 (ja) | 2003-05-19 |
Family
ID=15780471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16377497A Expired - Fee Related JP3408402B2 (ja) | 1997-06-20 | 1997-06-20 | 磁気カードリーダのデータ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408402B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622368B2 (ja) * | 2004-07-29 | 2011-02-02 | パナソニック株式会社 | 情報読取装置および情報読取システム |
-
1997
- 1997-06-20 JP JP16377497A patent/JP3408402B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117772A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100434833B1 (ko) | 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기 | |
| US6496879B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
| JP2004110255A (ja) | Ｐｃカード制御装置、当該ｐｃカード制御装置を備えるコンピュータシステム及びｐｃカード識別方法 | |
| JPH09237251A (ja) | 同期転送データの処理方法、ｓｃｓｉ同期転送データの処理方法、同期転送データ処理装置及びｓｃｓｉプロトコルコントローラ | |
| JP3408402B2 (ja) | 磁気カードリーダのデータ処理方法 | |
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| JP3191701B2 (ja) | 伝送フレームフォーマット変換回路 | |
| WO2006056904A2 (en) | Globally asynchronous locally synchronous systems | |
| US5625843A (en) | Audio data input device for multi-media computer | |
| GB2290203A (en) | Communication circuit for performing data transfer | |
| JP3011157B2 (ja) | 画像読取方法及び装置 | |
| JP3580763B2 (ja) | データ送受信装置 | |
| JP2658887B2 (ja) | プリンタコントローラ | |
| KR0125149Y1 (ko) | 전자교환기의 후크상태 탐지선 공유회로 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP4032471B2 (ja) | プリンタ制御回路 | |
| JPH0219957A (ja) | インタフェース装置 | |
| JP2001177689A (ja) | 画像処理装置 | |
| JP3335926B2 (ja) | リードアンドクリア回路 | |
| JPH05108564A (ja) | データ転送バスシステム | |
| KR100200567B1 (ko) | 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법 | |
| JP3844024B2 (ja) | 印刷装置 | |
| KR890002144Y1 (ko) | 레이저 프린터의 그래픽용 메모리 보오드 | |
| JPH09147584A (ja) | プログラム転送方式 | |
| JP3133696B2 (ja) | Ｄｒａｍ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |