CN112003817B - 一种信号转换方法、芯片以及家用电器 - Google Patents
一种信号转换方法、芯片以及家用电器 Download PDFInfo
- Publication number
- CN112003817B CN112003817B CN202010621714.XA CN202010621714A CN112003817B CN 112003817 B CN112003817 B CN 112003817B CN 202010621714 A CN202010621714 A CN 202010621714A CN 112003817 B CN112003817 B CN 112003817B
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- bit
- pin
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
Abstract
本申请公开了一种信号转换方法、运行软件的集成电路以及存储介质,其中,该信号转换方法包括:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。通过上述方式,一方面简化了电路结构,降低了电路功耗,另一方面降低了集成电路设计难度。
Description
技术领域
本申请涉及数据传输技术领域,特别是涉及一种信号转换方法、芯片以及家用电器。
背景技术
在信号传输技术领域,大部分的信号都要通过至少两根信号线进行传输,即时钟信号线和数据信号线,在主设备连接多个从设备,且从设备的数量过多或者主设备和从设备之间的传输距离过远时,双线传输显得过于麻烦,信号线冗余且增加了信号传输成本。
以串行双线调试接口(Serial Wire Debug,SWD)为例,SWD是ARM(Advanced RISCMachines)标准的双向有线协议,广泛应用于ARM系列处理器的仿真器接口。SWD在调试器和目标系统之间用一种高效标准的方式互相传送数据。SWD简单可靠,不仅速度可以与JTAG(Joint Test Action Group,联合测试工作组)媲美,而且使用的调试线少,仅用两根线。
工业界上还有很多其它串行调试接口标准,这些大多需要比较多的连线,很容易做到和SWD兼容。但是,一般的单线传输信号,与SWD是不兼容的。
发明内容
为解决上述问题,本申请提供了一种信号转换方法、芯片以及家用电器,一方面简化了电路结构,降低了电路功耗,另一方面降低了集成电路设计难度。
本申请采用的一个技术方案是:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。
其中,转换数据帧为数据接口的数据引脚对应的数据,包括:检测并确认数据帧的数据值为设定数据值,转换数据帧为数据引脚对应的比特1数据;或检测并确认数据帧的数据值不为设定数据值,转换数据帧为数据引脚对应的比特0数据。
其中,设定数据值为0xFF、0xFE、0xFC、0xF8或0xF0。
其中,转换数据帧为数据接口的数据引脚对应的数据,包括:检测并确认数据帧的数据值为第一设定数据值,转换数据帧为数据引脚对应的比特1数据;或检测并确认数据帧的数据值为第二设定数据值,转换数据帧为数据引脚对应的比特0数据。
其中,第一设定数据值为0xFE,第二设定数据值为0x80。
其中,转换数据帧为数据接口的数据引脚对应的数据之后,还包括:检测并确认数据引脚对应的数据为比特1,将数据引脚对应的数据标记为起始位。
其中,输入信号为采用异步串口通信协议的信号。
其中,数据接口为串行双线调试接口。
本申请采用的另一个技术方案是:提供一种信号转换方法,该方法包括:获取数据接口的数据引脚输出的数据信号;转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。
其中,获取数据接口的数据引脚输出的数据信号,包括:根据数据使能信号,读取数据引脚的初始数据信号;根据数据使能信号,输入时钟脉冲至数据接口的时钟引脚,读取数据引脚的数据信号。
其中,转换数据信号为数据帧,包括:转换数据信号为数据帧,包括:检测并确认数据信号为比特1,转换数据信号为0xFE;或检测并确认数据信号为比特0,转换数据信号为0x80。
本申请采用的另一个技术方案是:提供一种芯片,该芯片被配置为执行如上述的方法。
本申请采用的另一个技术方案是:提供一种家用电器,该家用电器包括如上述的芯片。
本申请提供的信号转换方法包括:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。通过上述方式,一方面利用单线进行信号传输,简化了电路结构,降低了电路功耗,另一方面通过协议转换,可以使外部设备和内核无需进行改进,且可以保留现有的双线传输接口,只需要增加一个协议转换器即可,降低了集成电路设计难度。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请提供的运行软件的集成电路一实施例的结构示意图;
图2a是SWD信号读传输帧的示意图;
图2b是SWD信号写传输帧的示意图;
图3是本申请提供的信号转换方法第一实施例的流程示意图;
图4是本申请提供的信号转换方法第二实施例的流程示意图;
图5是本申请提供的信号转换方法第三实施例的流程示意图;
图6是本申请数据帧与一位数据的对应关系示意图;
图7是本申请提供的UART帧与SWD信号的转换示意图;
图8是本申请提供的信号转换方法第四实施例的流程示意图;
图9是本申请提供的SWD信号与UART帧的转换示意图;
图10是本申请提供的运行软件的集成电路另一实施例的结构示意图;
图11是本申请提供的芯片一实施例的结构示意图;
图12是本申请提供的计算机可读存储介质一实施例的结构示意图;
图13是本申请提供的家用电器一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
在信号传输技术领域,大部分的信号都要通过至少两根信号线进行传输,即时钟信号线和数据信号线,在主设备连接多个从设备,且从设备的数量过多或者主设备和从设备之间的传输距离过远时,双线传输显得过于麻烦,信号线冗余且增加了信号传输成本。
串行双线调试接口(Serial Wire Debug,SWD)是ARM(Advanced RISC Machines)标准的双向有线协议,广泛应用于ARM系列处理器的仿真器接口。SWD在调试器和目标系统之间用一种高效标准的方式互相传送数据。SWD简单可靠,不仅速度可以与JTAG(JointTest Action Group,联合测试工作组)媲美,而且使用的调试线少,仅用两根线。
工业界上还有很多其它串行调试接口标准,这些大多需要比较多的连线,很容易做到和SWD兼容。但是,一般的单线传输信号,与SWD是不兼容的。
参阅图1,图1是本申请提供的运行软件的集成电路一实施例的结构示意图,该集成电路100包括协议转换器10、SW-DP(Serial Wire Debug Port)接口20和内核30。
其中,协议转换器10用于连接外部设备,以将外部设备发送的单线传输信号转换为SWD信号,并输入至SW-DP接口20;或将SW-DP接口20输出的信号转换为单线传输信号,并输出至外部设备。
串行双线调试接口(Serial Wire Debug,SWD)是ARM(Advanced RISC Machines)标准的双向有线协议,广泛应用于ARM系列处理器的仿真器接口。SWD在调试器和目标系统之间用一种高效标准的方式互相传送数据。SWD简单可靠,不仅速度可以与JTAG(JointTest Action Group,联合测试工作组)媲美,而且使用的调试线少,仅用两根线。
其中,SW-DP接口20包括SWDCLK引脚和SWDIO引脚,SWDCLK引脚用于输入时钟信号,SWDIO引脚用于进行SWD数据的输入输出。下面对SWD信号进行介绍。
参阅图2a和图2b,图2a是SWD信号读传输帧的示意图,图2b是SWD信号写传输帧的示意图。整个传输帧需要46个时钟周期,传输帧分为三个部分:标头,确认(ACK,Acknowledge character)和数据。主机(即外部设备)发出8位标头,以开始向目标(即内核30)的传输请求。它包含有关传输的信息,例如目标地址和传输方向。插入一个奇偶校验位作为标头的一部分,以保护标头的数据完整性。
目标通过发送回ACK进行响应。在标头和ACK之间,必须插入一个转向周期(turn-around cycle)以允许更改数据线的方向。目标使用ACK表示其准备处理请求的传输。ACK之后是32位数据。从标头的传输的方向决定了驱动传输数据阶段的哪一侧。在写传输中,主机驱动数据,必须添加另一个转向周期,以允许数据线所有权切换回主机。32位写数据后是1位奇偶校验。对于读取操作,数据由目标驱动。由于目标驱动了ACK和读取数据,因此没有添加转向周期。在读数据的末尾添加一个奇偶校验位。通过添加一个转向周期来完成读取传输,以允许主机驱动标头进行下一次传输。
SWD协议的三个部分,即标头,确认(ACK)和数据,分别对应于大小为8、3和33的UART帧。通常在单条信号线上进行双向通信时需要转向,以防止信号线暂时争用。
下面通过几种实施例对信号转换方式进行说明。
参阅图3,图3是本申请提供的信号转换方法第一实施例的流程示意图,本实施例主要用于将单线信号转换为双线信号,该方法包括:
步骤31:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧。
可选地,在一实施例中,该单线传输信号可以是将时钟信号和数据信号进行编码后在一条信号线上传输的信号。例如,该信号的一个周期传输时钟信号,下一个周期传输数据信号,在解码时,对相邻两个周期的信号进行处理并得到转换后的一个周期的信号。
可选地,在另一实施例中,该单线传输信号可以仅传输数据信号。例如,信号发送设备和信号接收设备预先建立时钟同步,信号发送设备在发送信号时,仅发送数据信号,信号接收设备在接收到数据信号后,采用预先同步的时钟信号进行处理,得到转换后的双线信号。
其中,由于外部设备与主机之间通过单线信号传输,简化了电路结构,并可以降低电路的功耗。
步骤32:转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。
其中,在一实施例中,可以在每接收到一个数据帧时,就产生一个时钟信号,时钟信号的幅值和频率可以根据预先设定的值来确定,或者根据接收到的数据帧的周期来确定。
其中,在一实施例中,在将数据帧转化为一位数据时,可以采用预先建立的映射关系。其中,每一个数据帧表示一位数据,可以根据该数据确定数据接口的数据引脚对应的数据。例如,若该数据帧表示比特1,则确定数据接口的数据引脚对应的数据为比特1数据(高电平数据),若该数据帧表示比特0,则确定数据接口的数据引脚对应的数据为比特0数据(低电平数据)。可以理解地,一位数据包括比特1和比特0,在进行数据转化时,可以根据数据帧的长度、大小等因素转换为对应的一位数据。
可以理解地,将上述的时钟信号和数据信号分别输入至数据接口的时钟引脚和数据引脚,以得到需要的双线传输信号。
区别于现有技术,本实施例提供的信号转换方法包括:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。通过上述方式,一方面利用单线进行信号传输,简化了电路结构,降低了电路功耗,另一方面通过协议转换,可以使外部设备和内核无需进行改进,且可以保留现有的双线传输接口,只需要增加一个协议转换器即可,降低了集成电路设计难度。
参阅图4,图4是本申请提供的信号转换方法第二实施例的流程示意图,本实施例主要用于将单线信号转换为双线信号,该方法包括:
步骤41:获取输入信号;其中,所述输入信号为单线传输信号,所述输入信号包括至少一个数据帧,所述一个数据帧包括多位数据。
可选地,在一实施例中,该单线传输信号可以是将时钟信号和数据信号进行编码后在一条信号线上传输的信号。例如,该信号的一个周期传输时钟信号,下一个周期传输数据信号,在解码时,对相邻两个周期的信号进行处理并得到转换后的一个周期的信号。
可选地,在另一实施例中,该单线传输信号可以仅传输数据信号。例如,信号发送设备和信号接收设备预先建立时钟同步,信号发送设备在发送信号时,仅发送数据信号,信号接收设备在接收到数据信号后,采用预先同步的时钟信号进行处理,得到转换后的双线信号。
其中,由于外部设备与主机之间通过单线信号传输,简化了电路结构,并可以降低电路的功耗。
步骤42:确定所述数据帧的数据值对应的一位数据。
其中,在一实施例中,可以在每接收到一个数据帧时,就产生一个时钟信号,时钟信号的幅值和频率可以根据预先设定的值来确定,或者根据接收到的数据帧的周期来确定。
其中,在一实施例中,在确定所述数据帧的数据值对应的一位数据时,可以采用预先建立的映射关系。可以理解地,一位数据包括比特1和比特0,可以根据数据帧的长度、大小等因素转换为对应的一位数据。
可选地,以长度为例,在步骤42中,可以确定数据帧的长度,当数据帧的长度大于预设长度时,确定所述数据帧的数据值对应的一位数据为比特1,当数据帧的长度小于预设长度时,确定所述数据帧的数据值对应的一位数据为比特0。
可选地,以大小为例,在步骤42中,可以确定数据帧的数据值,当数据帧的数据帧满足预设条件时,确定所述数据帧的数据值对应的一位数据为比特1,当数据帧的数据帧不满足预设条件时,确定所述数据帧的数据值对应的一位数据为比特0。
具体地,可以将数据帧的数据值与预设数据值进行比较,当数据帧的数据值大于预设数据值时,确定所述数据帧的数据值对应的一位数据为比特1,当数据帧的数据帧小于预设数据值时,确定所述数据帧的数据值对应的一位数据为比特0。
例如,8个数据位从最小的“00000000”至最大的“11111111”取中间值作为预设数据值。即,在数据随机的情况下,对于每一个数据帧,有一半的几率确定为比特1,有一半的几率确定为比特0。
其中,该预设数据值可以设置为“01111111”,因此,当数据帧的数据值大于“01111111”时,确定所述数据帧的数据值对应的一位数据为比特1,当数据帧的数据帧小于“01111111”时,确定所述数据帧的数据值对应的一位数据为比特0。
进一步可选地,依然以数据帧是8位数据为例,可以直接检测该8位数据的第一位的数据值,在第一位的数据值为“1”时,确定所述数据帧的数据值对应的一位数据为比特1,在第一位的数据值为“0”时,确定所述数据帧的数据值对应的一位数据为特别0。
步骤43:根据所述一位数据确定数据信号和时钟信号,根据所述数据信号和所述时钟信号确定转换后的信号。
其中,对于数据信号来说,数据信号可以与一位数据的数据值相对应,例如,若该一位数据的数据值为比特1,则确定数据信号为高电平信号,若该一位数据的数据值为比特0,则确定数据信号为低电平信号。
其中,对于时钟信号来说,时钟信号可以按照设定频率产生,即每收到一个数据帧时,同步产生一个时钟信号。
在本实施例中,可以将上述的数据信号输入至信号传输线、时钟信号输入至时钟传输线,形成转换后的双线传输信号。
进一步,上述的双线信号的接收可以通过一个数据接口,该数据接口包括一时钟引脚和一数据引脚,可以将上述的数据信号输入至数据引脚,上述的时钟信号输入至时钟引脚。
区别于现有技术,本实施例提供的信号转换方法包括:获取输入信号;其中,输入信号为单线传输信号,输入信号包括至少一个数据帧,一个数据帧包括多位数据;确定所述数据帧的数据值对应的一位数据;根据一位数据确定数据信号和时钟信号,得到转换后的信号。通过上述方式,一方面利用单线进行信号传输,简化了电路结构,降低了电路功耗,另一方面通过协议转换,可以使外部设备和内核无需进行改进,且可以保留现有的双线传输接口,只需要增加一个协议转换器即可,降低了集成电路设计难度。
参阅图5,图5是本申请提供的信号转换方法第三实施例的流程示意图,本实施例主要用于将UART信号转换为SWD信号,该方法包括:
步骤51:获取输入信号;其中,输入信号为单线传输信号,输入信号包括至少一个数据帧。
其中,该单线传输信号可以是UART(Universal Asynchronous Receiver/Transmitter,通用异步收发传输)信号,是一种单线串行信号。UART信号包括多个UART帧,UART帧由1个起始位,8个数据位和1个停止位组成。
其中,起始位:先发出一个逻辑”0”信号,表示传输字符的开始;数据位:可以是5~8位逻辑”0”或”1”;如ASCII码(7位),扩展BCD码(8位);小端传输,即LSB(leastsignificant bit,最低有效位)先发,MSB(Most Significant Bit,最高有效位)后发;停止位:它是一个字符数据的结束标志。可以是1位、1.5位、2位的高电平(用于双方同步,停止位时间间隔越长,容错能力越强)。
其中,由于外部设备与主机之间通过单线信号传输,简化了电路结构,并可以降低电路的功耗。
步骤52:确定所述数据帧的数据值对应的一位数据。
可选地,在一实施例中,可以根据每个数据帧的数据值来确定对应的一位数据。例如,当数据帧的数据值大于设定阈值时,确定对应的一位数据为比特1,当数据帧的数据值小于设定阈值,确定对应的一位数据为比特0。
例如,8个数据位从最小的“00000000”至最大的“11111111”取中间值作为设定阈值。即,在数据随机的情况下,对于每一个数据帧,有一半的几率转化为比特1,有一半的几率转化为比特0。
下面以数据帧为UART帧进行举例说明:
可选地,在另一实施例中,可以预先规定数据帧和一位数据之间的对应关系,如图6所示,图6是本申请数据帧与一位数据的对应关系示意图,例如,数据值为0xFE的UART帧对应比特1,数据值为0x80的UART帧对应比特0。一般,这种信息传输方法通常部署在要求高度容忍,权衡冗余和效率的传输信道中。
可选地,在另一实施例中,可以允许在协议转换时有一定的错误余量,如果UART帧的数据值为0xFF,0xFE,0xFC,0xF8或0xF0,则该帧将转换为比特1。否则,该帧将被转换为被比特0。通过这种编码解码机制,与普通的UART传输相比,传输速度更高。由于允许误差,接收器无需执行过采样即可获得非常准确的数据。
步骤53:根据一位数据确定数据信号和时钟信号。
其中,将接收到的数据的每一位转换为一个SWD时钟周期。具体地,生成一个时钟脉冲来驱动SWDCLK引脚,并将数据位驱动到SWDIO引脚。
如图7所示,图7是本申请提供的UART帧与SWD信号的转换示意图。图7显示了UART帧到SWD周期的转换。即,当数据为比特1时,WSDIO驱动为高电平,当数据为比特0时,WSDIO驱动为低电平。通过这种机制,传输协议可以遵循与普通SWD访问完全相同的顺序。通过发送一个UART帧来代表数据1,主机可以开始传输。当接收到数据1时,它将被标记为起始位。主机可以继续传输SWD信号的APnDP位、RnW位等。
步骤54:采用时钟信号驱动时钟引脚,将数据信号输入至数据引脚。
区别于现有技术,本实施例提供的信号转换方法包括:获取输入信号;其中,输入信号为单线传输信号,输入信号包括至少一个数据帧;根据每个数据帧的数据值,将每个数据帧转换为对应的一位数据;根据每个一位数据确定SWD数据和时钟脉冲;采用时钟脉冲驱动SWD时钟引脚,并将SWD数据输入至SWD数据引脚。通过上述方式,一方面利用单线进行信号传输,简化了电路结构,降低了电路功耗,另一方面通过协议转换,可以使外部设备和内核无需进行改进,且可以保留SW-DP接口,只需要增加一个协议转换器即可,降低了集成电路设计难度。
参阅图8,图8是本申请提供的信号转换方法第四实施例的流程示意图,本实施例主要用于将双线信号转换为单线信号,该方法包括:
步骤81:获取数据接口的数据引脚输出的数据信号。
其中,以SWD接口为例,SWD接口至少包括时钟引脚和数据引脚,时钟引脚被配置为输出/输入时钟信号,数据引脚被配置为输出/输入数据信号。
步骤82:转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。
其中,将双线数据转换为数据帧与上述实施例中的将数据帧转换为数据信号是相反的过程。
如,检测并确认数据信号的数据值为比特1,将数据信号转换为0xFE;或检测并确认数据信号的数据值为比特0,将数据信号转换为0x80。
以SWD信号为例,在一实施例中,将SWD信号转换为UART信号,UART信号包括多个数据帧,每个数据帧包括8位数据。
可选地,在另一实施例中,可以预先规定数据帧和一位数据之间的对应关系,结合上述图6,图6是本申请数据帧与一位数据的对应关系示意图,例如,数据值为0xFE的UART帧对应比特1,数据值为0x80的UART帧对应比特0。一般,这种信息传输方法通常部署在要求高度容忍,权衡冗余和效率的传输信道中。
可选地,在另一实施例中,可以允许在协议转换时有一定的错误余量,如果数据信号的数据值为比特1,则对应可以转化为的UART帧的数据值为0xFF,0xFE,0xFC,0xF8或0xF0。如果数据信号的数据值为比特0,则对应可以转化为的UART帧的数据值为除上述的0xFF,0xFE,0xFC,0xF8或0xF0之外的8位数据。通过这种编码解码机制,与普通的UART传输相比,传输速度更高。由于允许误差,接收器无需执行过采样即可获得非常准确的数据。
具体地,数据接口响应于数据使能信号,读取数据引脚的初始数据信号,在获取到初始数据信号之后,响应于数据使能信号,输入时钟脉冲至数据接口的时钟引脚,由于时钟脉冲的输入,可以继续读取数据引脚的数据信号。
其中,协议转换器将一个时钟脉冲驱动到SWDCLK引脚。如果输出使能信号SWDIOEN保持为高电平,则协议转换器将继续驱出代表SWDIO输出引脚上的值的UART帧。
如图9所示,图9是本申请提供的SWD信号与UART帧的转换示意图。具体地,在内核准备好返回主机数据时(例如在ACK或数据读取阶段),输出使能信号SWDIOEN被置为高电平。然后,协议转换器读取SWDIO输出引脚,并使用它来确定UART帧发送回主机。在这段时间中,主机应释放该线路以允许协议转换器驱动它。
区别于现有技术,本实施例提供的信号转换方法包括:获取数据接口的数据引脚输出的数据信号;转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。通过上述方式,一方面利用单线进行信号传输,简化了电路结构,降低了电路功耗,另一方面通过协议转换,可以使外部设备和内核无需进行改进,且可以保留双线数据接口,只需要增加一个协议转换器即可,降低了集成电路设计难度。
参阅图10,图10是本申请提供的运行软件的集成电路另一实施例的结构示意图,该集成电路100包括协议转换器10、SW-DP接口20和内核30。
其中,协议转换器10具体包括协议转换电路和时钟控制电路,其中,时钟控制电路连接内核30中的时钟产生电路。
下面通过两种具体的过程进行说明:
1、单线信号输入。
单线信号通过ser_in输入至协议转换电路,协议转换电路利用上述实施例中信号转换方法将单线信号中的每一帧转换为1位数据,并通过时钟脉冲驱动SWCLK,并将数据输入值SWDI引脚。
2、单线信号输出。
在使能信号SWDOEN为高电平时,协议转换电路读取引脚SWDO的数据,利用上述实施例中信号转换方法将数据转换为数据帧,并通过时钟脉冲驱动SWCLK,以在SWDOEN持续高电平时,继续进行转换,并通过ser_out输出。其中,ser_outen用于使外部设备释放该线路。
参阅图11,图11是本申请提供的芯片一实施例的结构示意图,该芯片110被配置为执行如下的信号转换方法:
获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。或
获取数据接口的数据引脚输出的数据信号;转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。
可以理解地,本实施例中的芯片110可以是如图1或图10中提供的协议转换器进行封装形成的芯片,其具备如上述实施例中的协议转换功能,另外,本实施例中的芯片110还可以是如图1或图10中提供的集成电路,其中封装了协议转换器、双线数据接口和内核。
参阅图12,图12是本申请提供的计算机可读存储介质一实施例的结构示意图,该计算机可读存储介质120中存储有程序数据121。
在一实施例中,该程序数据121在被处理器执行时,用以实现如下方法:获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。
在另一实施例中,该程序数据91在被处理器执行时,用以实现如下方法:获取数据接口的数据引脚输出的数据信号;转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。
参阅图13,图13是本申请提供的家用电器一实施例的结构示意图,该家用电器130包括芯片131,该芯片131被配置执行如下的方法:
获取输入信号,输入信号为单线传输信号,输入信号包括至少一个数据帧;转换数据帧为数据接口的数据引脚对应的数据,输入时钟信号至数据接口的时钟引脚,数据引脚对应的数据映射数据帧的数据值。或
获取数据接口的数据引脚输出的数据信号;转换数据信号为数据帧,得到输出信号,输出信号为单线传输信号,输出信号包括至少一个数据帧。
其中,本实施例中的家用电器可以是空调、空气净化器、加湿器等空气调节设备,也可以是微波炉、电磁炉等厨具设备,还可以是路由器、电视机等多媒体网络设备。
在本申请所提供的几个实施方式中,应该理解到,所揭露的方法以及设备,可以通过其它的方式实现。例如,以上所描述的设备实施方式仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施方式中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是根据本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (11)
1.一种信号转换方法,其特征在于,所述方法包括:
获取输入信号,所述输入信号为单线传输信号,所述输入信号包括至少一个数据帧,一个所述数据帧包含多个数据位;其中,所述单线传输信号采用通用异步收发传输协议;
转换所述数据帧为SWD数据接口的数据引脚对应的一位数据,输入时钟信号至所述数据接口的时钟引脚,所述数据引脚对应的数据映射所述数据帧的数据值。
2.根据权利要求1所述的方法,其特征在于,
所述转换所述数据帧为数据接口的数据引脚对应的数据,包括:
检测并确认所述数据帧的数据值为设定数据值,转换所述数据帧为所述数据引脚对应的比特1数据;或
检测并确认所述数据帧的数据值不为所述设定数据值,转换所述数据帧为所述数据引脚对应的比特0数据。
3.根据权利要求2所述的方法,其特征在于,
所述设定数据值为0xFF、0xFE、0xFC、0xF8或0xF0。
4.根据权利要求1所述的方法,其特征在于,
所述转换所述数据帧为数据接口的数据引脚对应的数据,包括:
检测并确认所述数据帧的数据值为第一设定数据值,转换所述数据帧为所述数据引脚对应的比特1数据;或
检测并确认所述数据帧的数据值为第二设定数据值,转换所述数据帧为所述数据引脚对应的比特0数据。
5.根据权利要求4所述的方法,其特征在于,
所述第一设定数据值为0xFE,所述第二设定数据值为0x80。
6.根据权利要求1所述的方法,其特征在于,
所述转换所述数据帧为数据接口的数据引脚对应的数据之后,还包括:
检测并确认所述数据引脚对应的数据为比特1,将所述数据引脚对应的数据标记为起始位。
7.一种信号转换方法,其特征在于,所述方法包括:
获取SWD数据接口的数据引脚输出的一位数据信号;
转换所述数据信号为数据帧,得到输出信号,所述输出信号为单线传输信号,所述输出信号包括至少一个数据帧,一个所述数据帧包含多个数据位;其中,所述单线传输信号采用通用异步收发传输协议。
8.根据权利要求7所述的方法,其特征在于,
所述获取SWD数据接口的数据引脚输出的一位数据信号,包括:
根据数据使能信号,读取所述数据引脚的初始数据信号;
根据数据使能信号,输入时钟脉冲至所述数据接口的时钟引脚,读取所述数据引脚的数据信号。
9.根据权利要求7所述的方法,其特征在于,
所述转换所述数据信号为数据帧,包括:
检测并确认所述数据信号为比特1,转换所述数据信号为0xFE;或
检测并确认所述数据信号为比特0,转换所述数据信号为0x80。
10.一种芯片,其特征在于,所述芯片被配置为执行如权利要求1-9任一项所述的方法。
11.一种家用电器,其特征在于,所述家用电器包括如权利要求10所述的芯片。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010621714.XA CN112003817B (zh) | 2020-06-30 | 2020-06-30 | 一种信号转换方法、芯片以及家用电器 |
PCT/CN2020/116829 WO2022000813A1 (zh) | 2020-06-30 | 2020-09-22 | 一种信号转换方法、芯片以及家用电器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010621714.XA CN112003817B (zh) | 2020-06-30 | 2020-06-30 | 一种信号转换方法、芯片以及家用电器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112003817A CN112003817A (zh) | 2020-11-27 |
CN112003817B true CN112003817B (zh) | 2021-10-15 |
Family
ID=73467271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010621714.XA Active CN112003817B (zh) | 2020-06-30 | 2020-06-30 | 一种信号转换方法、芯片以及家用电器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112003817B (zh) |
WO (1) | WO2022000813A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113255277B (zh) * | 2021-05-21 | 2024-06-14 | 珠海一微半导体股份有限公司 | 一种otp控制器、集成电路及其控制方法 |
CN113298033B (zh) * | 2021-06-17 | 2024-09-03 | 麦克方程(北京)科技有限责任公司 | 信号处理方法、装置、电子设备及可读存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001031801A1 (en) * | 1999-10-28 | 2001-05-03 | Powersmart, Inc. | One way single-wire communication interface |
CN104064150A (zh) * | 2014-07-08 | 2014-09-24 | 苏州卓能微电子技术有限公司 | 一种led驱动芯片双通道信号传输方法 |
CN104978291A (zh) * | 2014-04-09 | 2015-10-14 | Nxp股份有限公司 | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 |
CN209570838U (zh) * | 2019-05-06 | 2019-11-01 | 北京国电智深控制技术有限公司 | 一种多通道数字量采集板卡 |
CN110768778A (zh) * | 2019-10-31 | 2020-02-07 | 浙江地芯引力科技有限公司 | 一种单线通信电路、通信方法及通信系统 |
CN111221769A (zh) * | 2019-12-28 | 2020-06-02 | 江苏科大亨芯半导体技术有限公司 | 单线读写通讯方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586273A (en) * | 1994-08-18 | 1996-12-17 | International Business Machines Corporation | HDLC asynchronous to synchronous converter |
CN102400678B (zh) * | 2011-12-01 | 2015-07-08 | 中天启明石油技术有限公司 | 一种近钻头测量仪器的数据采集传输装置 |
CN104978301B (zh) * | 2014-04-09 | 2019-08-13 | Nxp股份有限公司 | 基于i2c总线协议的双线差分总线收发系统及i2c双线差分通讯方法 |
CN105515925A (zh) * | 2014-09-26 | 2016-04-20 | 深圳中德世纪新能源有限公司 | 一种uart多主实时通信系统 |
CN107770021B (zh) * | 2017-10-11 | 2019-10-29 | 青岛海信日立空调系统有限公司 | 家庭总线系统hbs电路、信号转换方法和装置 |
CN108874705B (zh) * | 2018-05-03 | 2021-07-27 | 芜湖懒人智能科技有限公司 | 一种串口转单线通讯电路 |
US11105850B2 (en) * | 2018-05-24 | 2021-08-31 | Seagate Technology Llc | Secure debug system for electronic devices |
CN208766648U (zh) * | 2018-08-27 | 2019-04-19 | 深圳拓邦股份有限公司 | 一种串口双线与单线转换电路及用电设备 |
CN209911956U (zh) * | 2019-05-17 | 2020-01-07 | 珠海泰芯半导体有限公司 | 一种改进型双线转单线模块及串口转单线通讯电路 |
-
2020
- 2020-06-30 CN CN202010621714.XA patent/CN112003817B/zh active Active
- 2020-09-22 WO PCT/CN2020/116829 patent/WO2022000813A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001031801A1 (en) * | 1999-10-28 | 2001-05-03 | Powersmart, Inc. | One way single-wire communication interface |
CN104978291A (zh) * | 2014-04-09 | 2015-10-14 | Nxp股份有限公司 | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 |
CN104064150A (zh) * | 2014-07-08 | 2014-09-24 | 苏州卓能微电子技术有限公司 | 一种led驱动芯片双通道信号传输方法 |
CN209570838U (zh) * | 2019-05-06 | 2019-11-01 | 北京国电智深控制技术有限公司 | 一种多通道数字量采集板卡 |
CN110768778A (zh) * | 2019-10-31 | 2020-02-07 | 浙江地芯引力科技有限公司 | 一种单线通信电路、通信方法及通信系统 |
CN111221769A (zh) * | 2019-12-28 | 2020-06-02 | 江苏科大亨芯半导体技术有限公司 | 单线读写通讯方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112003817A (zh) | 2020-11-27 |
WO2022000813A1 (zh) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
CN103714029B (zh) | 新型二线同步通信协议及应用 | |
CA1218436A (en) | Data transmitting and receiving apparatus | |
CN102831096B (zh) | 一种1553b总线协议ip核 | |
CN101399654B (zh) | 一种串行通信方法和装置 | |
CN112003817B (zh) | 一种信号转换方法、芯片以及家用电器 | |
US8694710B2 (en) | Conversion of a two-wire bus into a single-wire bus | |
CN106453383A (zh) | 一种基于uart的主从多机通讯系统及方法 | |
CN106569416B (zh) | 一种微控制器的串行接口与仿真调试接口复用方法及装置 | |
CN108234267B (zh) | 一种基于m-lvds实时多主高速总线的通信系统 | |
CN107748509B (zh) | 基于单片机收发控制的asi通信从机实施方法 | |
JP2017511044A (ja) | エラー検出最適化を容易にするための共有バスを介したビット割振り | |
TW201702891A (zh) | 具有多重模式調變之增強虛擬gpio | |
CN105446837A (zh) | 检测iic接口器件是否连接的方法、装置以及系统 | |
WO2007055083A1 (ja) | 制御・監視信号伝送システム | |
JP3516482B2 (ja) | 2ライン多局バスシステム | |
CN113792003A (zh) | 单总线通信单元、系统及方法 | |
KR101084060B1 (ko) | Bms 제어기 간의 극성 자동판단에 의한 데이터 전송이 가능한 무극성 rs-485통신장치 | |
CN115904844A (zh) | 一种用于打印boot信息的uart仿真模型及其工作方法 | |
CN107748805B (zh) | 一种用于片上调试的单线接口方法 | |
CN102325069B (zh) | 一种总线互连的装置及方法 | |
CN117544248B (zh) | 一种隔离式串行接口通信装置及方法 | |
CN111951744B (zh) | 一种接口转接电路、芯片以及家用电器 | |
CN105812355A (zh) | 一种lvds接口通信方法 | |
EP4242860A1 (en) | A device for decoding the data communication under universal serial bus standard |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |