CN101114179A - 一种相位调整的方法及装置 - Google Patents

Abstract

本发明公开了一种相位调整的方法：处理器接收控制命令，根据控制命令控制时间间隔发生器产生频移键控控制信号和配置直接数字频率合成器中频率控制字的值；时间间隔发生器发出频移键控控制信号控制直接数字频率合成器选择频率控制字；直接数字频率合成器根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。同时还公开了一种相位调整的装置，包括处理器、时间间隔发生器和直接数字频率合成器。通过本发明大大提高了时钟信号的相位调整精度，从而大大提高了系统工作的稳定性和可靠性。

Description

一种相位调整的方法及装置

技术领域

本发明主要涉及电子通讯领域，尤其涉及一种相位调整的方法及装置。

背景技术

在时频应用和时频测控领域中，设计人员经常需要对电路系统中各个部分的时钟信号进行精细的相位调整，以保证整个电路系统工作的可靠性。目前，常见的相位调整方法包括延迟线法和锁相环法。其中，

延迟线法是通过延迟线电路将电信号延迟一段时间的方法。延迟线电路应在通带内具有平坦的幅频特性和一定的相移特性或延时频率特性，要有适当的匹配阻抗和较小的衰减。

锁相环法是通过锁相环电路对时钟信号进行相位调整的方法，锁相环电路包括鉴相器、调相/调频的时钟发生器和环路滤波器，其中，

鉴相器，用于判断锁相环所输出的时钟信号和接收的时钟信号的相差的幅度；调相/调频的时钟发生器，用于根据鉴相器输出的信号适当调节锁相环内部的时钟输出信号的频率或者相位，使得锁相环完成上述的固定相差功能；环路滤波器，用于对鉴相器的输出信号进行滤波和平滑。

然而，上述两种相位调整方法都存在一定的缺陷，其中，延迟线法难以精确控制相位调整的大小，而锁相环法由于通过改变初始相位来调整输出信号相位，因此调整精度不高。

发明内容

有鉴于此，本发明的目的在于提供一种相位调整的方法及装置。通过该方法及装置达到大大提高时钟信号的相位调整精度，从而较大程度地提高系统工作稳定性和可靠性的目的。

本发明提供了一种相位调整的方法，包括以下步骤：

A.处理器接收控制命令，根据控制命令控制时间间隔发生器产生频移键控控制信号和配置直接数字频率合成器中频率控制字的值；

B.时间间隔发生器发出频移键控控制信号控制直接数字频率合成器选择频率控制字；

C.直接数字频率合成器根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。

该方法所述频移键控控制信号为幅值等于0或1的脉冲信号。

该方法所述脉冲信号为预定时间宽度的脉冲信号。

该方法所述频率控制字包括：

第一频率控制字，用于保持当前输入时钟信号的相位；

第二频率控制字，用于调整当前输入时钟信号的相位。

该方法所述步骤B为：

当频移键控控制信号为幅值等于0的脉冲信号时，选择第一频率控制字；

 当频移键控控制信号为幅值等于1的脉冲信号时，选择第二频率控制字。

本发明还提供了一种相位调整的装置，包括：

处理器，用于接收控制命令，根据控制命令控制时间间隔发生器产生频移键控控制信号和配置直接数字频率合成器中频率控制字的值；

时间间隔发生器，用于发出频移键控控制信号控制直接数字频率合成器选择频率控制字；

直接数字频率合成器，用于根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。

该装置所述时间间隔发生器为可编程逻辑器件。

该装置所述时间间隔发生器产生的频移键控控制信号为幅值等于0或1的预定时间宽度的脉冲信号。

该装置所述直接数字频率合成器的频率控制字包括：

第一频率控制字，用于保持当前输入时钟信号的相位；

第二频率控制字，用于调整当前输入时钟信号的相位。

该装置所述直接数字频率合成器在频移键控控制信号为幅值等于0的脉冲信号时，选择第一频率控制字；在频移键控控制信号为幅值等于1的脉冲信号时，选择第二频率控制字。

本发明所述的相位调整的方法及装置，根据频率的改变量对时间的积分是该段时间内的相位改变量的原理，利用直接数字频率合成(DDS，Direct DigitalSynthesis)技术，通过精确控制频率的改变量和频率改变的时间，实现对时钟信号相位的精确调整，大大提高了时钟信号的相位调整精度，从而大大提高了系统工作的稳定性和可靠性。

附图说明

图1为本发明中实现相位调整的装置结构图；

图2为本发明中实现相位调整的方法流程图。

具体实施方式

下面结合附图来说明本发明的具体实施方式。

图1为本发明中实现相位调整的装置结构图，包括：

处理器101，用于接收外部的控制命令，根据控制命令控制时间间隔发生器102和配置直接数字频率合成器103。其中，处理器101根据控制命令控制时间间隔发生器102产生预定时间宽度的频移键控(FSK，Frequency ShiftKeying)控制信号；处理器101根据控制命令配置直接数字频率合成器103中频率控制字的值。

时间间隔发生器102，用于以输入时钟信号Fin为工作时钟，在处理器的控制下，产生具有预定时间宽度的FSK控制信号。时间间隔发生器可由可编程逻辑器件实现。

直接数字频率合成器103，用于根据FSK控制信号选择其内部频率控制字WF1或WF2，对输入时钟信号Fin进行相位调整。

直接数字频率合成器103包括时钟信号输入端和时钟信号输出端，通过时钟信号输入端接收输入时钟信号Fin，通过时钟信号输出端输出经过相位调整后的输出时钟信号Fout。

直接数字频率合成器103与处理器101连接，接受处理器101的配置；同时与时间间隔发生器102连接，接收时间间隔发生器102的FSK控制信号，根据FSK控制信号选择频率控制字。

图2为本发明中实现相位调整的方法流程图，具体实施步骤如下：

步骤201，处理器接收外部控制命令，根据控制命令控制时间间隔发生器和配置直接数字频率合成器。

处理器根据控制命令控制时间间隔发生器产生预定时间宽度的频移键控FSK控制信号；处理器根据控制命令配置直接数字频率合成器中频率控制字的值。

步骤202，时间间隔发生器通过其产生的预定时间宽度的频移键控FSK控制信号控制直接数字频率合成器选择频率控制字。

时间间隔发生器以输入时钟信号为工作时钟，在处理器的控制下，产生具有预定时间宽度的FSK控制信号并输入到直接数字频率合成器中。

步骤203，直接数字频率合成器根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。

下述为本发明中对大小为10MHz的输入时钟信号Fin进行相位调整的一个较佳实施例。

处理器采用功能比较简单的51系列单片机。

由于在实际系统应用中，时间间隔发生器的输入时钟信号Fin一般为5MHz或者10MHz，其主要部分是一个计数器，因此，本发明中的时间间隔发生器采用低容量、的速率的可编程逻辑器件。

直接数字频率合成器选用48位且有FSK功能的直接数字频率合成DDS芯片。该DDS芯片包括受FSK控制信号控制的频率控制字WF1和WF2，当FSK为0时，选择WF1；当FSK为1时，选择WF2。

下述公式①表示DDS芯片输出的时钟信号Fout与DDS芯片的工作参考频率Fr的关系：

$\mathrm{Fout}=\frac{W}{2^{48}}\mathrm{Fr}$                                       ①

公式①中，W为通过FSK控制信号选择的频率控制字WF1或WF2，当FSK为0时，选择WF1时，W＝WF1；当FSK为1时，选择WF2时，W＝WF2。另外，DDS芯片的工作参考频率Fr为80MHz，48表示DDS芯片的位数。

当系统输入时钟信号正常不需要对进行相位调整时，说明DDS芯片输出此时的时钟信号Fout始终保持为10MHz，因此，外部控制命令通过处理器控制时间间隔发生器产生大小为0的FSK控制信号，由于FSK控制信号为0时选择的频率控制字为WF1，根据公式①的推导公式 $W=\frac{\mathrm{Fout}}{\mathrm{Fr}}{2}^{48},$ 计算出

WF1：

$\mathrm{WF}1=\frac{\mathrm{Fout}}{\mathrm{Fr}}{2}^{48}=\frac{10}{80}\×2^{48}=2^{45}=0x200000000000$

当系统输入时钟信号出现相位偏差而需要进行相位调整时，外部控制命令通过处理器控制时间间隔发生器产生大小为1的FSK控制信号，即预定时间宽度的正脉冲信号，由于FSK控制信号为1时选择的频率控制字为WF2，因此通过设定WF2来实现对输入时钟信号的相位调整，具体如下：

与WF2对应的频率改变量ΔF的关系如公式②所示：

$\mathrm{\ΔF}=\frac{1}{2^{48}}\mathrm{Fr}=\frac{80\×{10}^6}{2^{48}}\≈2.482\×{10}^{-7}\mathrm{Hz}$                                   ②

该公式表示，当WF2改变1个单位值时，与WF2对应的频率改变量ΔF为2.482×10^-7Hz。

输出时钟信号Fout的相位改变量ΔP与频率改变量ΔF的关系，如公式③所示：

ΔP＝ΔF×T×UI                                           ③

其中，T为频率改变量ΔF的保持时间，UI表示Fout＝10MHz时的一个时钟周期，即0.1us。

结合公式②和③，我们得出以下结论：

如果WF2减小1个单位值，即WF2＝0x200000000000-1＝0x1FFFFFFFFFFF，且FSK控制信号为时间宽度为1s的正脉冲，输出时钟信号Fout将由10MHz变为10MHz-ΔF，在保持T＝1s后，重新变  10MHz时，但输出时钟信号Fout的相位将滞后2.482×10^-7UI＝0.02482ps。

因此，当输出时钟信号Fout的相位超前0.02482ps时，设计人员通过将WF2减小1个单位值，即WF2＝0x200000000000-1＝0x1FFFFFFFFFFF，并控制时间间隔发生器输出时长宽度为1s的正脉冲FSK控制信号，从而将输出时钟信号Fout的相位调整到初始相位。

如果WF2增加1个单位值，即WF2＝0x200000000000+1＝0x200000000001，且FSK控制信号为时间宽度为1s的正脉冲，输出时钟信号Fout由10MHz变为10MHz+ΔF，在保持T＝1s时间后，重新变回10MHz。Fout相位就会超前2.482×10^-7UI＝0.02482ps。

因此，当输出时钟信号Fout的相位滞后0.02482ps时，设计人员通过将WF2增加1个单位值，即WF2＝0x200000000000+1＝0x200000000001，并控制时间间隔发生器输出时间宽度为1s的正脉冲FSK控制信号，从而将Fout的相位调整到初始相位。

上述FSK控制信号的时间宽度为可调变量，用于控制相位调整的精度，当该可调变量的精度由1s调整为1ms时，输出时钟信号Fout的相位调整精度将能够提高1000倍，即0.00002482ps。

综上所述，本发明通过首先确定需要输出时钟信号Fout的相位改变量ΔP，通过相位改变量ΔP、时钟周期UI和FSK控制信号的脉冲宽度T，求出频率改变量ΔF，然后通过公式②求出WF2的改变量，将求得的数值以控制命令的形式输入处理器，从而实现对输入时钟信号的相位调整。

以上所述仅为本发明的较佳实施例而已，并不周以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种相位调整的方法，其特征在于，包括以下步骤：

A.处理器接收控制命令，根据控制命令控制时间间隔发生器产生频移键控控制信号和配置直接数字频率合成器中频率控制字的值；

B.时间间隔发生器发出频移键控控制信号控制直接数字频率合成器选择频率控制字；

C.直接数字频率合成器根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。

2.根据权利要求1所述的方法，其特征在于，所述频移键控控制信号为幅值等于0或1的脉冲信号。

3.根据权利要求2所述的方法，其特征在于，所述脉冲信号为预定时间宽度的脉冲信号。

4.根据权利要求1或2所述的方法，其特征在于，所述频率控制字包括：

第一频率控制字，用于保持当前输入时钟信号的相位；

第二频率控制字，用于调整当前输入时钟信号的相位。

5.根据权利要求4所述的方法，其特征在于，所述步骤B为：

当频移键控控制信号为幅值等于0的脉冲信号时，选择第一频率控制字；

当频移键控控制信号为幅值等于1的脉冲信号时，选择第二频率控制字。

6.一种相位调整的装置，其特征在于，包括：

处理器，用于接收控制命令，根据控制命令控制时间间隔发生器产生频移键控控制信号和配置直接数字频率合成器中频率控制字的值；

时间间隔发生器，用于发出频移键控控制信号控制直接数字频率合成器选择频率控制字；

直接数字频率合成器，用于根据选择的频率控制字和该频率控制字的值，对输入时钟信号进行相位调整。

7.根据权利要求6所述的装置，其特征在于，所述时间间隔发生器为可编程逻辑器件。

8.根据权利要求6或7所述的装置，其特征在于，所述时间间隔发生器产生的频移键控控制信号为幅值等于0或1的预定时间宽度的脉冲信号。

9.根据权利要求6或7所述的装置，其特征在于，

所述直接数字频率合成器的频率控制字包括：

第一频率控制字，用于保持当前输入时钟信号的相位；

第二频率控制字，用于调整当前输入时钟信号的相位。

10.根据权利要求9所述的装置，其特征在于，所述直接数字频率合成器在频移键控控制信号为幅值等于0的脉冲信号时，选择第一频率控制字；在频移键控控制信号为幅值等于1的脉冲信号时，选择第二频率控制字。

Images