JP5038323B2

JP5038323B2 - ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ

Info

Publication number: JP5038323B2
Application number: JP2008539780A
Authority: JP
Inventors: 雅裕石田
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-10-16
Filing date: 2007-10-11
Publication date: 2012-10-03
Anticipated expiration: 2027-10-11
Also published as: TWI350380B; JPWO2008047685A1; US7835479B2; TW200829930A; US20080089457A1; WO2008047685A1

Description

本本発明は、ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップに関する。特に本発明は、ジッタが印加された出力信号を生成するジッタ印加装置に関する。本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．出願番号１１／５８１，７７８出願日２００６年１０月１６日

高速な通信デバイス等の試験項目として、入力信号に印加される高周波のジッタについて、被試験デバイスが正常に動作できるジッタ量の範囲を試験するジッタ耐力試験が考えられる。例えば国際電気通信連合の電気通信標準化部門（ＩＴＵ−Ｔ）の勧告では、通信データに数百ＭＨｚの周波数をもつジッタを印加して試験することが要求される。

係る試験を行う場合、通信データを生成するパターン発生器と、パターン発生器を動作させるクロックを生成する電圧制御発振器とを用い、当該クロックを周波数変調、位相変調することにより、通信データにジッタを印加することが考えられる。

例えば、電圧制御発振器に入力される制御電圧に、印加すべきジッタに応じた信号を重畳する方式が考えられる。また他の方式としては、電圧制御発振器の後段に可変遅延回路を設け、可変遅延回路の遅延量を、印加すべきジッタに応じて制御する方式が考えられる。

なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

しかし、前者の方式では、電圧制御発振器が追従できる周波数の範囲が数十ＭＨｚ程度と低く、高周波のジッタを印加することが困難である。また、後者の方式では、可変遅延回路の遅延量を変化させるのに時間を要するので、高周波のジッタを印加することが困難である。

そこで本明細書に含まれる技術革新（イノベーション）の１つの側面においては、上記の課題を解決することのできるジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本明細書に含まれるイノベーションに関連する第１の側面によるジッタ印加装置の一つの例によると、ジッタが印加された出力信号を生成するジッタ印加装置であって、第１周期信号を生成する第１発振器と、第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、第１周期信号及び第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、出力信号として出力する切り替え部とを備えるジッタ印加装置を提供する。

本明細書に含まれるイノベーションに関連する第２の側面によるジッタ印加方法の一つの例によると、ジッタが印加された出力信号を生成するジッタ印加方法であって、第１周期信号を生成し、第１周期信号と周期の異なる第２周期信号を生成し、第１周期信号及び第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、出力信号として出力するジッタ印加方法を提供する。

本明細書に含まれるイノベーションに関連する第３の側面による試験装置の一つの例によると、被試験デバイスを試験する試験装置であって、ジッタが印加されたタイミング信号を生成するタイミング発生部と、タイミング信号に同期した試験信号を生成し、被試験デバイスに入力する信号発生部と、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、タイミング発生部は、第１周期信号を生成する第１発振器と、第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、第１周期信号及び第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、タイミング信号として出力する切り替え部とを有する試験装置を提供する。

本明細書に含まれるイノベーションに関連する第４の側面による通信チップの一つの例によると、外部の回路と信号の送受信を行う通信チップであって、外部の回路に送信する送信信号を生成する送信部と、外部の回路から受信信号を受け取り、受信信号に応じて動作する受信部とを備え、送信部は、ジッタが印加されたタイミング信号を生成するタイミング発生部と、タイミング信号に同期した試験信号を生成し、受信部に入力する信号発生部とを有し、タイミング発生部は、第１周期信号を生成する第１発振器と、第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、第１周期信号及び第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、タイミング信号として出力する切り替え部とを含む通信チップを提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、本発明の一つの実施形態に係るジッタ印加装置１００の構成の一例を示す図である。ジッタ印加装置１００が出力する出力信号の一例を示す図である。図３は、計数参照値を"１"に設定した場合における、出力信号の一例を示す図である。図４は、ジッタ印加装置１００の構成の他の例を示す図である。図５は、位相補間部７０の動作の一例を説明する図である。図６は、ジッタ印加装置１００の構成の他の例を示す図である。図７は、第１計数部５２及び第２計数部５４における計数参照値を、ランダムに変更した場合における出力信号の一例を示す図である。図８は、本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。図９は、本発明の一つの実施形態に係る通信チップ３００の構成の一例を示す図である。

符号の説明

１００・・・ジッタ印加装置、１０・・・第１発振器、１２・・・論理積回路、１４・・・インバータ、２０・・・第２発振器、５０・・・切り替え部、５２・・・第１計数部、５４・・・第２計数部、５６・・・合成部、７０・・・位相補間部、８０・・・振幅制御部、９０・・・周期制御部、２００・・・試験装置、３００・・・通信チップ、４００・・・被試験デバイス、１１０・・・信号発生部、１２０・・・タイミング発生部、１３０・・・判定部、２１０・・・送信部、２２０・・・信号発生部、２３０・・・タイミング発生部、２４０・・・受信部、２５０・・・判定部

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係るジッタ印加装置１００の構成の一例を示す図である。ジッタ印加装置１００は、ジッタが印加された出力信号を生成する装置であって、第１発振器１０、第２発振器２０、及び切り替え部５０を備える。

第１発振器１０は、所定の周期を有する第１周期信号を生成する。また、第２発振器２０は、第１周期信号とは周期の異なる第２周期信号を生成する。例えば第１発振器１０は、出力信号が有するべき平均周期に対して、所定値大きい周期の第１周期信号を生成し、第２発振器２０は、出力信号が有するべき平均周期に対して、当該所定値小さい周期の第２周期信号を生成してよい。

切り替え部５０は、第１周期信号及び第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、出力信号として出力する。つまり、切り替え部５０は、第１周期信号及び第２周期信号を、所定のタイミング毎に交互に出力する。

本例において第１発振器１０及び第２発振器２０は、ループ発振器である。第１発振器１０及び第２発振器２０は、それぞれ縦続接続された複数のインバータ１４と、論理積回路１２とを有する。

論理積回路１２は、対応する複数のインバータ１４における最終段のインバータ１４が出力する信号と、与えられる制御信号との論理積信号を、対応する複数のインバータ１４における初段のインバータ１４に入力する。

本例において切り替え部５０は、出力する周期信号のパルス数を計数する。例えば切り替え部５０は、第１周期信号及び第２周期信号のうち、切り替え部５０が出力している周期信号のパルス数を計数してよく、また出力信号のパルス数を計数してもよい。切り替え部５０は、パルスの計数値が、前述した所定のタイミングに応じた値となる毎に、第１周期信号及び第２周期信号のいずれを出力するかを切り替える。

また、本例における切り替え部５０は、第１計数部５２、第２計数部５４、及び合成部５６を有する。第１計数部５２は、第１発振器１０が出力する第１周期信号のパルスを計数し、第２計数部５４は、第２発振器２０が出力する第２周期信号のパルスを計数する。また、第１計数部５２及び第２計数部５４には、前述した所定のタイミングに応じた計数参照値が予め与えられる。第１計数部５２及び第２計数部５４に与えられる計数参照値は同一の値であってもよいし、異なる値であってもよい。

第１計数部５２は、計数値が計数参照値と一致した場合に、第１発振器１０における第１周期信号の出力を停止させ、且つ第２発振器２０に第２周期信号の出力を開始させる。本例では、第１計数部５２は、計数値が計数参照値と一致した場合に、第２発振器２０の論理積回路１２にＨ論理に固定された制御信号を与え、且つ第１発振器１０の論理積回路１２に第２計数部５４を介してＬ論理に固定された制御信号を与える。

第２計数部５４は、計数値が計数参照値と一致した場合に、第２発振器２０における第２周期信号の出力を停止させ、且つ第１発振器１０に第１周期信号の出力を開始させる。本例では、第２計数部５４は、計数値が計数参照値と一致した場合に、第１発振器１０の論理積回路１２にＨ論理に固定された制御信号を与え、且つ第２発振器２０の論理積回路１２に第１計数部５２を介してＬ論理に固定された制御信号を与える。

このような動作により、第１周期信号及び第２周期信号を交互に出力する。尚、本例において、第１計数部５２及び第２計数部５４は、計数値が計数参照値に達していない場合にＬ論理を出力し、計数値が計数参照値に達した場合にＨ論理を出力するカウンタである。また、第１計数部５２の出力端は、第２計数部５４のリセット端子及び第２発振器２０の論理積回路１２に接続され、第２計数部５４の出力端は、第１計数部５２のリセット端子及び第１発振器１０の論理積回路１２に接続される。

第１計数部５２の計数値が計数参照値に達した場合、第２発振器２０の論理積回路１２にＨ論理が入力されて発振を開始する。また、第２計数部５４のリセット端子にＨ論理が入力され、第２計数部５４は、Ｌ論理を出力する。このため、第１発振器１０の論理積回路１２にＬ論理が入力され、第１発振器１０の発振が停止する。

第２計数部５４の計数値が計数参照値に達した場合、第１発振器１０の論理積回路１２にＨ論理が入力されて発振を開始する。また、第１計数部５２のリセット端子にＨ論理が入力され、第１計数部５２は、Ｌ論理を出力する。このため、第２発振器２０の論理積回路１２にＬ論理が入力され、第２発振器２０の発振が停止する。

合成部５６は、第１発振器１０が出力する第１周期信号と、第２発振器２０が出力する第２周期信号とを合成して出力する。本例において合成部５６は、第１周期信号と第２周期信号との排他的論理和を出力する。

このような構成により、周期の異なる第１周期信号及び第２周期信号を、所定のタイミング毎に交互に出力することができる。

図２は、ジッタ印加装置１００が出力する出力信号の一例を示す図である。本例において第１発振器１０は、出力信号が有するべき平均周期Ｔに対してΔＴ大きい周期の第１周期信号を生成する。また第２発振器２０は、当該平均周期Ｔに対してΔＴ小さい周期の第２周期信号を生成する。差分ΔＴは、平均周期Ｔに対して十分小さい値であってよい。また、本例において第１計数部５２及び第２計数部５４には、計数参照値として"４"が予め設定される。

出力信号の生成を開始する場合、まず第１計数部５２及び第２計数部５４のいずれかにＨ論理を出力させる。本例では、第２計数部５４がＨ論理を出力する。
第１発振器１０は、第２計数部５４からＨ論理を受け取り、第１周期信号を出力する。第１周期信号は、出力信号の平均周期Ｔに対してΔＴ大きい周期を有するので、合成部５６が出力する出力信号の各パルスのエッジの位相は、各サイクルにおける理想的な位相に対し、ΔＴずつ遅れる。

そして、第１計数部５２の計数値が"４"になったとき、第１発振器１０の発振が停止され、第２発振器２０が第２周期信号を出力する。第２周期信号は、出力信号の平均周期Ｔに対してΔＴ小さい周期を有するので、合成部５６が出力する出力信号の各パルスのエッジの位相は、各サイクルにおいて理想的な位相に対し、ΔＴずつ進む。

そして、第２計数部５４の計数値が"４"になったとき、第２発振器２０の発振が停止され、第１発振器１０が第１周期信号を出力する。このような動作を繰り返すことにより、第１周期信号及び第２周期信号を交互に出力する。

信号のタイミングジッタは、各パルスのエッジの位相と、理想的な位相とのずれである。このため、図２に示すように、出力信号のタイミングジッタは、第１周期信号が出力されている間はΔＴに応じて増大し、第２周期信号が出力されている間はΔＴに応じて減少する。

このため、本例におけるジッタ印加装置１００は、図２に示すように、三角波のジッタが印加された出力信号を生成することができる。また、本例におけるジッタ印加装置１００は、第１周期信号及び第２周期信号のいずれを出力するかの切り替え周波数に応じた周波数のジッタを印加することができる。切り替え周波数は、第１計数部５２及び第２計数部５４に与える計数参照値により制御することができるので、高周波のジッタを印加することができる。例えば、計数参照値を"１"に設定した場合、出力信号の周波数の半分の周波数のジッタを印加することができる。

図３は、計数参照値を"１"に設定した場合における、出力信号の一例を示す図である。本例においても第１発振器１０は、出力信号が有するべき平均周期Ｔに対してΔＴ大きい周期の第１周期信号を生成する。また第２発振器２０は、当該平均周期Ｔに対してΔＴ小さい周期の第２周期信号を生成する。

本例では、第１計数部５２及び第２計数部５４に、計数参照値として"１"が与えられているので、第１周期信号及び第２周期信号が１周期毎に交互に出力される。この場合、図３に示すように、出力信号に印加されるタイミングジッタは、周期が２Ｔの三角波となる。このような動作により、より高周波のタイミングジッタを生成することができる。

図４は、ジッタ印加装置１００の構成の他の例を示す図である。本例におけるジッタ印加装置１００は、図１に関連して説明したジッタ印加装置１００の構成に加え、位相補間部７０を更に備える。他の構成要素は、図１において同一の符号を付した構成要素と同一の機能及び構成を有してよい。

位相補間部７０は、切り替え部５０が出力する信号の同一方向のエッジ間に、予め定められた数のエッジを略等間隔で挿入して、出力信号として出力する。例えば、位相補間部７０は、切り替え部５０が出力する信号のそれぞれの立ち上がりエッジのタイミングを検出し、それぞれの立ち上がりエッジのタイミングの間に、予め定められた数のパルスを等間隔で生成してよい。

図５は、位相補間部７０の動作の一例を説明する図である。本例において、第１発振器１０は、周期が４Ｔ＋４ΔＴの第１周期信号を出力する。また、第２発振器２０は、周期が４Ｔ−４ΔＴの第２周期信号を出力する。また、第１計数部５２及び第２計数部５４に設定される計数参照値は共に"１"とする。この場合、合成部５６が出力する信号の平均周期は４Ｔとなる。

位相補間部７０は、合成部５６が出力する信号の立ち上がりエッジのタイミングを検出し、それぞれの立ち上がりエッジの間に、所定の数のパルスを等間隔で生成する。例えば位相補間部７０は、周波数逓倍器を用いて、当該パルスを生成してよい。また、位相補間部７０は、ＰＬＬ回路を用いて、当該パルスを生成してもよい。

このような構成により、第１周期信号及び第２周期信号の平均周波数の整数倍の周波数を有する出力信号を生成することができる。また、出力信号に対して、第１周期信号及び第２周期信号の平均周波数の略半分の周波数のジッタを印加することができる。

図６は、ジッタ印加装置１００の構成の他の例を示す図である。本例におけるジッタ印加装置１００は、図１又は図４に関連して説明したジッタ印加装置１００の構成に対し、振幅制御部８０及び周期制御部９０を更に備える。他の構成要素は、図１又は図４において同一の符号を付した構成要素と同様の機能及び構成を有する。

本例におけるジッタ印加装置１００は、第１周期信号の周期、第２周期信号の周期、第１計数部５２の計数参照値、及び第２計数部５４の計数参照値の少なくともいずれかを調整することにより、出力信号に印加するジッタの振幅及び周期の少なくとも一方を制御する。

図２に示すように、出力信号に印加されるジッタの周期は、第１計数部５２及び第２計数部５４に設定される計数参照値の値で制御することができる。例えば、第１計数部５２及び第２計数部５４に同一の計数参照値が設定されている場合、出力信号に印加されるジッタの周期は、第１周期信号及び第２周期信号の平均周期に、計数参照値の２倍を乗じた周期となる。

周期制御部９０は、出力信号に印加すべきジッタの周期設定値が与えられ、周期設定値に基づいて、第１計数部５２及び第２計数部５４に設定する計数参照値を調整する。これにより、切り替え部５０が第１周期信号及び第２周期信号のいずれを出力するかを切り替えるタイミングを制御することができ、出力信号に印加されるジッタの周期を制御することができる。

周期制御部９０は、第１周期信号及び第２周期信号の平均周期が予め与えられており、ジッタ周期設定値を、当該平均周期の２倍で除算することにより、計数参照値を算出してよい。また、周期制御部９０は、それぞれのジッタ周期設定値に対して設定すべき計数参照値を示すテーブルを予め有していてもよい。また、周期制御部９０は、同一の計数参照値を第１計数部５２及び第２計数部５４に設定してもよいし、異なる計数参照値を設定してもよい。

また、図２に示したジッタ振幅は、出力信号の平均周期に対する、第１周期信号及び第２周期信号の周期の差異により制御することができる。例えば、第１周期信号の周期をＴ＋２ΔＴとし、第２周期信号の周期をＴ−２ΔＴとした場合、図２に示した例に比べ、２倍の振幅のジッタを印加することができる。

振幅制御部８０は、出力信号に印加すべきジッタの振幅設定値が与えられ、振幅設定値に基づいて、第１周期信号及び第２周期信号の周期を制御してよい。例えば、第１発振器１０及び第２発振器２０のそれぞれが、それぞれのインバータ１４が出力する信号のいずれかを選択して周期信号として出力する選択部を有しており、振幅制御部８０は、振幅設定値に応じて選択部を制御してよい。また、振幅制御部８０は、振幅設定値に基づいて、第１発振器１０及び第２発振器２０に供給される電源電圧を制御してもよい。また、第１発振器１０及び第２発振器２０を電圧制御型発振器として構成し、振幅制御部８０は、振幅設定値に基づいて、第１発振器１０及び第２発振器２０に供給される制御電圧を制御してもよい。振幅制御部８０は、それぞれの振幅設定値に対して、選択部に選択させるべき信号を対応付けたテーブルを予め有してよい。また、それぞれの振幅設定値に対して、第１発振器１０及び第２発振器２０に与えるべき電源電圧を対応付けたテーブルを予め有してもよい。また、それぞれの振幅設定値に対して、第１発振器１０及び第２発振器２０に与えるべき制御電圧を対応付けたテーブルを予め有してもよい。

また、ジッタの振幅は、第１計数部５２及び第２計数部５４における計数設定値を調整することによっても、制御することができる。例えば、第１計数部５２及び第２計数部５４における計数参照値を２倍にした場合、ジッタの振幅も２倍となる。振幅制御部８０は、出力信号に印加すべきジッタの振幅に基づいて、第１計数部５２及び第２計数部５４における計数参照値を制御してよい。

また、周期制御部９０が、ジッタ周期設定値に基づいて、第１計数部５２及び第２計数部５４における計数参照値を制御した場合、ジッタの振幅も変動してしまう。振幅制御部８０は、周期制御部９０が計数参照値を制御することにより生じたジッタ振幅の変動を相殺するように、第１周期信号及び第２周期信号の周期を制御してよい。この場合、振幅制御部８０は、ジッタ振幅設定値及びジッタ周期設定値に基づいて、第１周期信号及び第２周期信号の周期を制御する。

また、周期制御部９０は、第１計数部５２又は第２計数部５４における計数値が計数参照値となる毎に、当該計数部の計数参照値を変更する計数制御部として機能してもよい。例えば、周期制御部９０は、第１計数部５２及び第２計数部５４における計数参照値をランダムに変更してよい。この場合、ジッタ印加装置１００は、周期、振幅がランダムに変化するジッタを生成することができる。また、振幅制御部８０も、第１計数部５２又は第２計数部５４における計数値が計数参照値となる毎に、当該計数部に対応する第１周期信号又は第２周期信号の周期をランダムに変更してよい。

図７は、第１計数部５２及び第２計数部５４における計数参照値を、ランダムに変更した場合における出力信号の一例を示す図である。図７に示すように、ジッタ印加装置１００は、周期、振幅がランダムに変化するジッタを生成することができる。即ち、三角波のジッタ以外のジッタを生成することもできる。

図８は、本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス４００を試験する装置であって、信号発生部１１０、タイミング発生部１２０、及び判定部１３０を備える。

タイミング発生部１２０は、ジッタが印加されたタイミング信号を生成する。タイミング発生部１２０は、図１から図７において説明したジッタ印加装置１００であってよい。

信号発生部１１０は、タイミング発生部１２０から与えられるタイミング信号に同期した試験信号を生成し、被試験デバイス４００に入力する。例えば信号発生部１１０は、タイミング信号のそれぞれの立ち上がりエッジのタイミングをデータ遷移の境界とする試験信号を生成してよい。信号発生部１１０は、例えばタイミング信号の立ち上がりエッジに応じて、試験信号のデータ値を取り込んで出力するフリップフロップ等を有してよい。これにより、試験信号にジッタを印加して被試験デバイス４００に入力することができる。

判定部１３０は、被試験デバイス４００が出力する被測定信号に基づいて、被試験デバイス４００の良否を判定する。例えば判定部１３０は、被測定信号の論理パターンと、信号発生部１１０から与えられる期待値信号の論理パターンとを比較することにより、被試験デバイス４００の良否を判定してよい。

また、タイミング発生部１２０は、タイミング信号に印加するジッタの振幅を順次変化させてよい。この場合、判定部１３０は、それぞれのジッタの振幅毎に、被測定信号と期待値信号とが一致するか否かを判定する。これにより、被試験デバイス４００のジッタ耐力を試験することができる。また、本例における試験装置２００は、高周波のジッタを、試験信号に容易に印加することができるので、被試験デバイス４００の高周波ジッタ試験を容易に行うことができる。

図９は、本発明の一つの実施形態に係る通信チップ３００の構成の一例を示す図である。通信チップ３００は、外部の回路と信号の送受信を行う装置であって、送信部２１０、受信部２４０、及び判定部２５０を備える。

送信部２１０は、外部の回路に送信する送信信号を生成する。本例において送信部２１０は、信号発生部２２０及びタイミング発生部２３０を有する。タイミング発生部２３０は、所定の周期のタイミング信号を出力する。また信号発生部２２０は、当該タイミング信号に同期した送信信号を生成する。

受信部２４０は、外部の回路から受信信号を受け取り、当該受信信号に応じて動作する。例えば受信部２４０は、当該受信信号を復調する回路を有してよい。このような構成により、通信チップ３００は、外部の回路と信号の送受信を行う。

また、本例におけるタイミング発生部２３０は、図１から図７において説明したジッタ印加装置１００を有してよい。つまり、タイミング発生部２３０は、ジッタが印加されたタイミング信号を生成してよい。この場合、信号発生部２２０は、当該タイミング信号に同期した試験信号を生成し、受信部２４０に入力する。

受信部２４０は、与えられる試験信号に応じて動作する。判定部２５０は、受信部２４０が出力する被測定信号に基づいて、受信部２４０が正常に動作しているか否かを判定する。判定部２５０は、予め定められた期待値信号と、被測定信号とを比較して受信部２４０の動作の良否を判定してよく、また信号発生部２２０から与えられる期待値信号と被測定信号とを比較してもよい。

このような構成により、通信チップ３００はセルフテストを行うことができる。また、タイミング発生部２３０は、タイミング信号に印加するジッタの振幅を順次変化させてよい。この場合、判定部２５０は、それぞれのジッタの振幅毎に、被測定信号と期待値信号とが一致するか否かを判定する。これにより、通信チップ３００のジッタ耐力を試験することができる。

通信チップ３００は、検出したジッタ耐力値を用いて、外部の回路と通信を確立するためのネゴシエーションを行ってよい。例えば、通信チップ３００は、当該ジッタ耐力値に適合する外部の回路と通信を確立してよい。

以上、本発明の（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

ジッタが印加された出力信号を生成するジッタ印加装置であって、
第１周期信号を生成する第１発振器と、
前記第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、
前記第１周期信号及び前記第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、前記出力信号として出力する切り替え部と
を備えるジッタ印加装置。
前記第１発振器は、前記出力信号が有するべき平均周期に対して、所定値大きい周期の前記第１周期信号を生成し、
前記第２発振器は、前記平均周期に対して前記所定値小さい周期の前記第２周期信号を生成する
請求項１に記載のジッタ印加装置。
前記切り替え部は、出力する周期信号のパルス数を計数し、計数値が所定値となる毎に、前記第１周期信号及び前記第２周期信号のいずれを出力するかを切り替える
請求項２に記載のジッタ印加装置。
前記切り替え部が出力する信号の同一方向のエッジ間に、予め定められた数のエッジを略等間隔で挿入する位相補間部を更に備える
請求項１に記載のジッタ印加装置。
前記出力信号に印加すべきジッタの振幅に基づいて、前記第１発振器が生成する前記第１周期信号の周期、及び前記第２発振器が生成する前記第２周期信号の周期の少なくとも一方の周期を制御する振幅制御部を更に備える
請求項１に記載のジッタ印加装置。
前記出力信号に印加すべきジッタの周期に基づいて、前記切り替え部が前記第１周期信号及び前記第２周期信号のいずれを出力するかを切り替えるタイミングを制御する周期制御部を更に備える
請求項１に記載のジッタ印加装置。
前記出力信号に印加すべきジッタの振幅に基づいて、前記切り替え部が前記第１周期信号及び前記第２周期信号のいずれを出力するかを切り替えるタイミングを制御する振幅制御部を更に備える
請求項１に記載のジッタ印加装置。
前記出力信号に印加すべきジッタの周期に基づいて、前記切り替え部が前記第１周期信号及び前記第２周期信号のいずれを出力するかを切り替えるタイミングを制御する周期制御部と、
前記出力信号に印加すべきジッタの振幅、及び前記周期制御部が設定する前記ジッタの周期に基づいて、前記第１発振器が生成する前記第１周期信号の周期、及び前記第２発振器が生成する前記第２周期信号の周期の少なくとも一方の周期を制御する振幅制御部と
を更に備える請求項１に記載のジッタ印加装置。
前記切り替え部は、
前記第１発振器が出力する前記第１周期信号のパルス数を計数し、計数値が所定値となった場合に、前記第１発振器における前記第１周期信号の出力を停止させ、且つ前記第２発振器に前記第２周期信号の出力を開始させる第１計数部と、
前記第２発振器が出力する前記第２周期信号のパルス数を計数し、計数値が所定値となった場合に、前記第２発振器における前記第２周期信号の出力を停止させ、且つ前記第１発振器に前記第１周期信号の出力を開始させる第２計数部と、
前記第１発振器が出力する前記第１周期信号と、前記第２発振器が出力する前記第２周期信号とを合成して出力する合成部と
を有する請求項１に記載のジッタ印加装置。
前記第１発振器及び前記第２発振器のそれぞれは、
縦続接続された複数のインバータと、
最終段の前記インバータが出力する信号と、与えられる制御信号との論理積信号を、初段の前記インバータに入力する論理積回路と
を有し、
前記第１計数部は、計数値が所定値となった場合に、前記第１発振器の前記論理積回路にＬ論理に固定された前記制御信号を与え、且つ前記第２発振器の前記論理積回路に、Ｈ論理に固定された前記制御信号を与え、
前記第２計数部は、計数値が所定値となった場合に、前記第２発振器の前記論理積回路にＬ論理に固定された前記制御信号を与え、且つ前記第１発振器の前記論理積回路に、Ｈ論理に固定された前記制御信号を与える
請求項９に記載のジッタ印加装置。
前記第１計数部又は前記第２計数部における前記計数値が前記所定値となる毎に、当該計数部の当該所定値を変更する計数制御部を更に備える
請求項９に記載のジッタ印加装置。
ジッタが印加された出力信号を生成するジッタ印加方法であって、
第１周期信号を生成し、
前記第１周期信号と周期の異なる第２周期信号を生成し、
前記第１周期信号及び前記第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、前記出力信号として出力するジッタ印加方法。
被試験デバイスを試験する試験装置であって、
ジッタが印加されたタイミング信号を生成するタイミング発生部と、
前記タイミング信号に同期した試験信号を生成し、前記被試験デバイスに入力する信号発生部と、
前記被試験デバイスが出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
第１周期信号を生成する第１発振器と、
前記第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、
前記第１周期信号及び前記第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、前記タイミング信号として出力する切り替え部と
を有する試験装置。
外部の回路と信号の送受信を行う通信チップであって、
外部の回路に送信する送信信号を生成する送信部と、
外部の回路から受信信号を受け取り、前記受信信号に応じて動作する受信部と
を備え、
前記送信部は、
ジッタが印加されたタイミング信号を生成するタイミング発生部と、
前記タイミング信号に同期した試験信号を生成し、前記受信部に入力する信号発生部とを有し、
前記タイミング発生部は、
第１周期信号を生成する第１発振器と、
前記第１周期信号と周期の異なる第２周期信号を生成する第２発振器と、
前記第１周期信号及び前記第２周期信号のいずれを出力するかを、予め定められたタイミング毎に切り替え、前記タイミング信号として出力する切り替え部と
を含む通信チップ。