KR101030499B1 - 광대역 주파수 합성기 및 이의 합성방법 - Google Patents

광대역 주파수 합성기 및 이의 합성방법 Download PDF

Info

Publication number
KR101030499B1
KR101030499B1 KR1020080133584A KR20080133584A KR101030499B1 KR 101030499 B1 KR101030499 B1 KR 101030499B1 KR 1020080133584 A KR1020080133584 A KR 1020080133584A KR 20080133584 A KR20080133584 A KR 20080133584A KR 101030499 B1 KR101030499 B1 KR 101030499B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
phase
delay
divided
Prior art date
Application number
KR1020080133584A
Other languages
English (en)
Other versions
KR20100075001A (ko
Inventor
김기진
안광호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080133584A priority Critical patent/KR101030499B1/ko
Publication of KR20100075001A publication Critical patent/KR20100075001A/ko
Application granted granted Critical
Publication of KR101030499B1 publication Critical patent/KR101030499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 지연고정루프를 기반으로 한 광대역 주파수 합성기 및 이의 합성방법에 관한 것으로서, 보다 상세하게는 광대역 주파수를 합성하는데 있어서 지연고정루프를 사용하여 락업 시간을 단축함으로써 정교하면서도 고속으로 락업을 할 수 있는 광대역 주파수 합성기 및 이의 합성방법에 관한 것이다.
본 발명에 따른 광대역 주파수 합성기는 기준신호 및 부동소수점수의 분주비로 분주된 분주신호를 인가받아 광대역 주파수를 선택하는 주파수선택기 및 상기 주파수선택기에 의해 컨트롤되어 광대역 주파수를 출력하는 캡뱅크전압제어발진부를 포함하고, 상기 주파수선택기는 상기 분주신호를 인가받고, 상기 분주신호를 위상지연하여 위상지연 분주신호를 생성하며, 상기 분주신호와 위상지연 분주신호의 위상을 비교함으로써 주파수 비교신호를 출력하는 지연고정루프주파수비교기 및 상기 지연고정루프주파수비교기에 의해 비교된 주파수비교신호에 대응하는 주파수를 선택하여 상기 전압제어발진부에 선택값을 출력하는 주파수 선택로직을 포함하는 것을 특징으로 한다.
광대역 주파수, 지연고정루프, 주파수선택기, 지연고정루프주파수비교기

Description

광대역 주파수 합성기 및 이의 합성방법{A APPARATUS AND METHOD FOR SYNTHESIZING BROADBAND FREQUENCY}
본 발명은 지연고정루프를 기반으로 한 광대역 주파수 합성기 및 이의 합성방법에 관한 것으로서, 보다 상세하게는 광대역 주파수를 합성하는데 있어서 지연고정루프를 사용하여 락업 시간을 단축함으로써 정교하면서도 고속으로 락업을 할 수 있는 광대역 주파수 합성기 및 이의 합성방법에 관한 것이다.
일반적으로 위상잠금루프(PLL:PHASE LOCKED LOOP)는 외부로부터의 신호에 의하여 임의의 주파수를 발생시키는 회로로 주파수 비교기, 루프필터(LOOP FILTER), 및 광대역 전압제어발진기(VOLTAGE CONTROLLED OSCILLATOR)로 이루어지는 일종의 주파수 궤환형 회로이며, 입력 신호를 잠그거나 동기시킬 수 있다.
이러한 위상잠금루프를 이용한 주파수 합성장치는 고주파대 이상의 무선 송수신기에서 발진 주파수를 안정하게 유지하면서도 매우 많은 주파수를 얻을 수 있는 특징으로 인해 최근에 많이 사용되고 있다.
이하 첨부된 도면을 참조로 하여 종래의 위상 잠금 주파수 합성기에 대하여 설명한다.
도 1은 종래의 광대역 주파수 합성기에 대한 블럭도이며, 도 2는 종래의 또 다른 광대역 주파수 합성기에 대한 블럭도이다.
도 1을 참조하면, 종래의 광대역 주파수 합성기는 일정분주비로 분주신호를 발생하는 분주기, 기준신호와 분주신호의 주파수 위상을 비교하는 주파수비교기, 주파수비교기에 의해 출력된 주파수비교신호에 의해 전압을 가변하는 펄스전압변환부와, 펄스전압변환부에 의해 가변된 전압으로 구동되며 기준신호에 락업된 광대역 주파수신호를 발생하는 광대역 전압제어발진부를 포함하여 구성된다.
종래의 광대역 주파수 합성기는 고주파의 광대역 전압제어발진부 출력을 분주기를 통해 저주파로 떨어뜨리고 이를 기준신호와 부궤환 회로를 형성함으로써 기준신호에 락업된 고주파 신호를 생성하게 된다.
그러나, 종래의 광대역 주파수 합성기는 광대역 주파수 합성기의 출력 주파수 범위가 좁은 경우에는 주파수 생성하는데 문제가 없지만, 수 Ghz 대역에 해당하는 출력주파수 범위를 가지는 광대역 주파수 합성기의 경우에는 기준신호에 동기화되어서 출력하고자 하는 정확한 주파수를 출력하는 락업 시간이 문제된다.
즉, 광대역 전압제어발진부가 광대역의 주파수를 출력하기 위해선 큰 전압제어발진 이득(VCO, VOLTAGE CONTROLLED OSCILLATOR, 이하 VCO 이득이라 함)이 필요한데, 이는 작은 컨트롤 전압 변화에도 큰 주파수 변화를 출력하므로 락업에 소요되는 많은 시간이 필요하게 된다.
이를 개선하기 위해 도 2에 도시된 또 다른 광대역 주파수 합성기가 제시되 었다.
도 2를 참조하면, 개선된 종래의 광대역 주파수 합성기는 광대역 전압제어발진부(도 1 참조)를 캡뱅크 전압제어발진부로 대체되었고 캡뱅크 전압제어발진부를 콘트롤하기 위해 주파수 선택기가 추가로 제시되었다.
캡뱅크 전압제어발진부는 각 캐패시터가 스위치로 조절되는 캐패시터 어레이를 포함하여 구성된다.
개선된 종래의 광대역 주파수 합성기의 동작특성은 전압제어발진 주파수 선택 모드와, 부궤환 모드의 두 가지 모드를 갖는다.
먼저 주파수 선택 모드는 주파수 합성기의 부궤환을 끊고 캡뱅크를 설정하는 모드로서, 캡뱅크 전압제어발진부 출력을 분주한 분주신호와 기준신호를 주파수 선택기에 의해 비교하여 분주신호의 빠르고 느림에 따른 캡뱅크의 디지털 값을 결정한다.
다음으로, 주파수 선택 모드가 완료되어 캡뱅크의 디지털 값이 결정된 경우 주파수 선택기의 동작을 종료하고 부궤환 모드로 변환된다.
부궤환 모드는 도 1의 종래의 광대역 주파수 합성기의 동작과 동일한 동작을 행함으로써 원하는 주파수를 출력하게 된다.
개선된 종래의 광대역 주파수 합성기는 종래의 광대역 전압제어발진부 대신 캡뱅크 전압제어발진부를 사용함으로써 광대역 주파수를 출력하면서도 낮은 VCO 이득을 갖는 효과가 있었다.
그러나 완전한 캡뱅크 전압제어발진부의 주파수 튜닝을 위한 주파수 선택기 가 주파수 카운터로 구성되어 있어 빠른 락업을 실현시키기 어려운 문제점이 있었다.
도 3은 개선된 종래의 광대역 주파수 합성기의 주파수 카운터의 타이밍도로서, 이를 참조하면, 일정시간동안 분주신호는 5번 카운트되나 기준신호는 4번 카운트됨을 비교함으로써 분주신호가 기준신호보다 빠르다는 비교를 하게 된다.
이 경우에는 5번의 카운트로 비교가 가능한 결과가 발생하나, 도 4를 참조하면, 도 4는 개선된 종래의 광대역 주파수 합성기의 주파수 카운터의 또 다른 타이밍도로서 분주신호와 기준신호의 차이가 미비하여 5번의 카운트만으로는 비교가 불가능함을 나타낸다.
즉, 이러한 경우 종래의 개선된 광대역 주파수 합성기는 빠른 락업을 실현하기 어려울 뿐 아니라 정교한 주파수 합성에 어려움이 있었다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 주파수 선택기를 지연고정루프 기반으로 지연된 위상지연분주신호와 분주신호를 비교함으로써 1 클럭만으로 주파수 튜닝이 가능한 광대역 주파수 합성기 및 이의 합성방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 광대역 주파수 합성기는 기준신호 및 부동소수점수의 분주비로 분주된 분주신호를 인가받아 광대역 주파수를 선택하는 주파수선택기 및 상기 주파수선택기에 의해 컨트롤되어 광대역 주파수를 출력하는 캡뱅크전압제어발진부를 포함하고, 상기 주파수선택기는 상기 분주신호를 인가받고, 상기 분주신호를 위상지연하여 위상지연 분주신호를 생성하며, 상기 분주신호와 위상지연 분주신호의 위상을 비교함으로써 주파수 비교신호를 출력하는 지연고정루프주파수비교기 및 상기 지연고정루프주파수비교기에 의해 비교된 주파수비교신호에 대응하는 주파수를 선택하여 상기 전압제어발진부에 선택값을 출력하는 주파수 선택로직을 포함하는 것을 특징으로 한다.
바람직하게는 상기 지연고정루프주파수비교기는 상기 기준신호를 위상지연하여 위상지연기준신호를 출력하는 지연고정루프부, 상기 분주신호 및 상기 위상지연기준신호를 입력받아 분주신호를 위상 지연함으로써 위상지연분주신호를 출력하는 제 1 위상지연회로부 및 상기 위상지연분주신호가 클럭신호로 인가되고 상기 분주신호가 입력신호로 인가되어 주파수비교신호를 출력하는 플립플롭을 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 기준신호 및 상기 분주신호를 입력받고 위상을 비교하여 그 차에 해당하는 위상비교신호를 출력하는 주파수 비교기 및 상기 주파수 비교기로부터 인가된 상기 위상비교신호에 따라 상기 위상비교신호를 전압으로 변환하여 상기 전압제어발진부에 전압을 인가하는 펄스전압변환부를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 펄스전압변환부는 상기 주파수 비교기에 의해 출력된 위상비교신호의 출력값을 전류로 변환하는 차지 펌프 및 상기 차지 펌프와 연결되어 상기 차지 펌프에 의해 인가된 출력 전류를 저역 통과시켜 전압으로 변환하고 변환된 전압을 상기 전압제어발진부의 구동전압으로 인가하는 루프 필터를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 캡뱅크전압제어발진부는 다수의 캐패시터가 병렬로 연결되고, 각 캐패시터는 개별 스위치로 스위칭되는 것을 특징으로 한다.
또한, 바람직하게는 상기 플립플롭은 D 플립플롭인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 광대역 주파수 합성방법은 광대역 주파수를 설정하는 주파수 설정 모드로 진입시, 광대역 주파수를 합성하는 주파수 합성부의 부궤환을 끊는 제 1 단계, 상기 주파수 합성부에 의해 발진된 신호를 인가받은 분주기에 의해 상기 발진 신호를 부동소수점수로 분주하여 분주신호를 출력하는 제 2 단계, 기준신호 및 상기 분주신호를 인가받아 광대역 주파수를 선택하는 주파수 선택기 내의 지연고정루프주파수비교기가 상기 분주신호를 위상지연하여 위상지연분주신호를 생성하는 제 3 단계, 상기 지연고정루프주파수비교기가 상기 위상지연분주신호와 상기 분주신호를 비교하여 주파수 비교신호를 출력하는 제 4 단계, 상기 주파수 선택기 내의 주파수 선택로직이 상기 주파수비교신호에 대응하는 주파수를 선택하여 상기 주파수 합성부로 출력하는 제 5 단계 및 상기 주파수 선택로직으로부터의 선택 주파수가 상기 주파수 합성부에 출력된 경우 상기 주파수 설정 모드를 종료하고 상기 주파수 합성부의 부궤환이 연결되어 주파수 합성 부궤환 모드로 진입함으로써 발진 주파수를 합성하는 제 6 단계; 를 포함하는 것을 특징으로 한다.
바람직하게는 상기 제 3 단계는 상기 지연고정루프주파수비교기 내의 지연고정루프부가 상기 기준신호를 위상지연하여 위상지연기준신호를 출력하는 제 7 단계 및 상기 지연고정루프주파수비교기 내의 제 1 위상지연회로부가 상기 분주신호 및 상기 위상지연기준신호를 입력받아 분주신호를 위상지연하여 위상지연분주신호를 출력하는 제 8 단계를 포함하고, 및 상기 제 4 단계는 상기 지연고정루프주파수비교기 내의 플립플롭이 상기 위상지연분주신호가 클럭신호로 인가되고 상기 분주신호가 입력신호로 인가되어 주파수비교신호를 출력하는 제 9 단계를 포함하는 것을 특징으로 한다.
또한, 바람직하게는 상기 플립플롭은 D 플립플롭인 것을 특징으로 한다.
본 발명은 주파수 선택기를 지연고정루프 기반으로 지연된 지연분주신호와 분주신호를 비교함으로써 1 클럭만으로 주파수 튜닝이 가능하므로 고속의 락업이 가능한 효과가 있다.
또한, 본 발명은 정교한 락업이 가능하므로 광대역 주파수 합성기의 신뢰성을 높일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 광대역 주파수 합성기의 블록도이며, 도 6은 지연고정루프주파수비교기의 블록도이고, 도 7은 본 발명에 따른 광대역 주파수 합성기의 캡뱅크전압제어발진부의 상세회로도이다.
먼저, 도 5를 참조하여 본 발명의 광대역 주파수 합성기에 대해 설명하면 광대역 주파수를 발생하는 광대역 주파수 합성기(500)는 주파수선택기(520) 및 캡뱅크전압제어발진부(513)를 포함한다.
상기 주파수선택기(520)는 기준신호 및 부동소수점수의 분주비로 분주된 분주신호를 인가받아 광대역 주파수를 선택하며, 지연고정루프주파수비교기(521) 및 주파수 선택로직(522)을 포함한다.
상기 지연고정루프주파수비교기(521)는 상기 분주신호를 인가받고, 상기 분주신호를 위상지연하여 위상지연분주신호를 생성한 후, 상기 분주신호와 생성된 위상지연분주신호의 위상을 비교함으로써 주파수 비교신호를 출력한다.
상기 주파수 선택로직(522)은 상기 지연고정루프주파수비교기(521)에 의해 비교되어 출력된 주파수 비교신호에 대응하는 주파수를 선택하여 상기 캡뱅크전압제어발진부(513)에 선택값을 출력한다.
상기 광대역 주파수 합성기(500)는 주파수 비교기(511), 펄스전압변환부(512)를 더 포함한다.
상기 주파수 비교기(511)은 상기 기준신호 및 상기 분주신호를 입력받고 위 상을 비교하여 그 차에 해당하는 위상비교신호를 펄스전압변환부(512)로 출력한다.
상기 펄스전압변환부(512)는 상기 주파수 비교기(511)로부터 인가된 상기 위상비교신호에 따라 상기 위상비교신호를 전압으로 변환하여 상기 캡뱅크전압제어발진부(513)에 전압을 인가한다.
상기 펄스전압변환부(512)는 차지펌프(512a) 및 루프 필터(512b)를 포함하여 구성된다.
상기 차지펌프(512a)는 상기 주파수 비교기(511)에 의해 출력된 위상비교신호의 출력값을 전류로 변환하여 이를 상기 루프 필터(512b)에 인가하고, 상기 루프 필터(512b)는 상기 차지펌프(512a)와 연결되어 상기 차지 펌프(512a)로부터 인가받은 출력 전류를 저역 통과시켜 전압으로 변환한다.
상기 변환된 전압은 상기 루프 필터(512b)와 연결된 상기 캡뱅크전압제어발진부(513)에 인가되어 상기 캡뱅크전압제어발진부(513)를 구동제어한다.
한편, 상기 지연고정루프주파수비교기(521)의 상세 블록도는 도 6에 개시되어 있다.
도 6을 참조하면, 상기 지연고정루프주파수비교기(521)는 지연고정루프부(610), 제 1 위상지연회로부(620) 및 플립플롭(630)을 포함하여 구성된다.
상기 지연고정루프부(660)는 상기 기준신호가 인가되며 상기 기준신호를 위상지연하는 제 2 위상지연회로부(611)와, 상기 제 2 위상지연회로부(611)로부터 인가된 위상지연기준신호를 상기 기준신호와 위상비교하는 위상비교기(612), 상기 위상비교기(612)로부터 인가된 비교신호를 전압으로 변환하여 제 2 위상지연회로 부(611)로 공급하는 차지펌프(613)를 포함하여 구성함으로써 상기 위상지연기준신호를 부궤환 생성한다.
상기 제 1 위상지연회로부(620)는 상기 분주기(530, 도 5 참조)를 거쳐 인가된 상기 분주신호를 상기 지연고정루프(610)로부터 인가된 상기 위상지연기준신호를 기준으로 위상지연함으로써 위상지연분주신호를 생성한다.
상기 위상지연분주신호는 상기 제 1 위상지연회로부(620)과 연결된 플립플롭(630)에 클럭으로 입력되어, 상기 플립플롭(630)에 입력신호로 인가된 상기 분주신호와 논리연산한다.
이때, 상기 플립플롭(630)은 D 플립플롭으로 구성하는 것이 바람직하다.
도 7은 상기 캡뱅크전압제어발진부(513)의 상세 회로도로서, 이를 참조하면, 상기 캡뱅크전압제어발진부(513)는 상기 주파수선택기(520, 도 5 참조)에 의해 컨트롤되어 광대역 주파수를 출력한다.
상기 캡뱅크전압제어발진부(513)는 다수의 캐패시터(711)가 병렬로 연결되고, 각 캐패시터(711)는 개별 스위치(712)로 스위칭됨으로써 광대역 주파수를 발진한다.
이하에서는, 광대역 주파수 합성기(500)의 동작특성을 도 5 내지 도 7을 참조하여 설명한다.
광대역 주파수 합성기(500)는 주파수 설정 모드 및 주파수 합성 부궤환 모드가 있다.
먼저, 주파수 설정 모드로 진입하면, 상기 루프필터(512b)와 상기 전압제어 발진부(513)의 연결이 해제됨으로써 주파수 합성 부궤환이 끊어진다.
상기 전압제어발진부(513)는 상기 분주기(530)로 주파수를 발진하며, 상기 분주기(530)는 발진된 주파수를 부동소수점수로 분배한 분주신호를 상기 주파수 비교기(511) 및 상기 주파수 선택기(520)의 상기 지연고정루프주파수비교기(521)로 인가하여, 상기 분주신호가 상기 제 1 위상지연회로부(620) 및 상기 플립플롭(630)에 각각 인가되도록 한다.
한편, 상기 지연고정루프주파수비교기(521)의 상기 지연고정루프부(610)에는 기준신호가 인가되며, 상기 지연고정루프부(610)가 부궤환 동작함으로써 위상지연기준신호를 생성하여 상기 제 1 위상지연회로부(620)로 인가한다.
상기 제 1 위상지연회로부(620)는 인가된 상기 위상지연기준신호를 기준으로 상기 분주신호를 위상지연하여 위상지연분주신호를 발생한다.
상기 위상지연분주신호는 상기 플립플롭(630)의 클럭으로 입력되고, 상기 분주신호는 입력신호로 입력된다.
도 8은 본 발명에 따른 광대역 주파수 합성기의 주파수 카운터의 타이밍도로서, 상기 플립플롭(630)은 도 8에 도시된 바와 같이 상기 위상지연기준신호의 1 클럭을 기준으로 상기 위상지연분주신호가 하이(HIGH)로 유지되는 경우 분주신호가 하이로 유지되는지 여부를 판별하여 상기 분주신호의 상기 위상지연분주신호와의 일치여부를 판단할 수 있으므로 빠른 판별이 가능하다.
즉, 상기 위상지연분주신호가 하이로 유지된 구간동안 상기 분주신호가 로우(LOW)로 변화되면 구간 A 만큼의 차이로서 상기 위상지연분주신호와의 불일치를 판별하게 되는 것이다.
상기 플립플롭(630)으로부터 출력된 출력값은 상기 캡뱅크전압제어발진부(513)의 출력 주파수를 제어함으로써 캡뱅크전압제어발진부(513)의 주파수 출력을 발생하여 기준신호에 근접한 분주신호를 발생하도록 한다.
상기 캡뱅크전압제어발진부(513)의 주파수 출력이 기준신호에 근접한 경우 주파수 설정 모드는 상기 주파수선택기(520)와 상기 캡뱅크전압제어발진부(513)의 연결이 해제됨으로써 주파수 합성 부궤환 모드로 진입한다.
주파수 합성 부궤환 모드로 진입시 상기 주파수비교기(511)는 기준신호 및 상기 기준신호에 근접한 분주신호를 인가받아 주파수를 비교하여 위상비교신호를 출력하고, 상기 위상비교신호를 인가받은 상기 펄스전압변환부(512)는 상기 위상비교신호에 따라 상기 캡뱅크전압제어발진부(513)에 구동전압을 인가한다.
따라서, 상기 구동전압에 의해 제어된 캡뱅크전압제어발진부(513)는 짧은 락업시간 내에 정교한 주파수 합성을 행하게 된다.
다음으로 상기 광대역 주파수 합성기에 의해 본 발명의 또 다른 실시예에 따른 광대역 주파수 합성 방법을 설명한다.
먼저, 제 1 단계로서 제 1 광대역 주파수를 설정하는 주파수 설정 모드로 진입시, 광대역 주파수를 합성하는 주파수 합성부의 부궤환을 끊는다.
이후 제 2 단계로서 상기 주파수 합성부에 의해 발진된 신호를 인가받은 분주기에 의해 상기 발진 신호를 부동소수점수로 분주하여 분주신호를 출력한다.
제 3 단계는 기준신호 및 상기 분주신호를 인가받아 광대역 주파수를 선택하는 주파수 선택기 내의 지연고정루프주파수비교기가 상기 분주신호를 위상지연하여 위상지연 분주신호를 생성한다.
제 4 단계는 상기 주파수 선택기가 상기 위상지연 분주신호와 상기 분주신호를 비교하여 주파수비교신호를 상기 주파수 합성부로 출력한다.
제 5 단계는 상기 주파수 선택기 내의 주파수 선택로직이 상기 주파수비교신호에 대응하는 주파수를 선택하여 상기 주파수 합성부로 출력한다.
이후 제 6 단계로서 상기 주파수 선택로직으로부터의 선택주파수가 상기 주파수 합성부에 출력된 경우 상기 주파수 설정 모드를 종료하고 상기 주파수 합성부의 부궤환이 연결되어 주파수 합성 부궤환 모드로 진입함으로써 발진 주파수를 합성한다.
이때, 제 3 단계는 상기 지연고정루프주파수비교기 내의 지연고정루프부가 상기 기준신호를 위상지연하여 위상지연기준신호를 출력하는 제 7 단계 및 상기 지연고정루프주파수비교기 내의 제 1 위상지연회로부가 상기 분주신호 및 상기 위상지연기준신호를 입력받아 분주신호를 위상지연하여 위상지연분주신호를 출력하는 제 8 단계를 포함한다.
한편, 상기 플립플롭은 D 플립플롭으로 행하는 것이 바람직하다.
제 4 단계는 상기 지연고정루프주파수비교기 내의 플립플롭이 상기 위상지연분주신호가 클럭신호로 인가되고 상기 분주신호가 입력신호로 인가됨으로써 주파수비교신호를 출력하는 제 9 단계를 포함하여 광대역 주파수 합성을 행한다.
이상 본 발명을 바람직한 실시예를 통하여 상세히 설명하였으나 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 광대역 주파수 합성기 및 이의 합성방법은 이에 한정되지 않으며 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
도 1은 종래의 광대역 주파수 합성기에 대한 블럭도.
도 2는 종래의 또 다른 광대역 주파수 합성기에 대한 블럭도.
도 3은 개선된 종래의 광대역 주파수 합성기의 주파수 카운터의 타이밍도.
도 4는 개선된 종래의 광대역 주파수 합성기의 주파수 카운터의 또 다른 타이밍도.
도 5는 본 발명에 따른 광대역 주파수 합성기의 블록도.
도 6은 지연고정루프주파수비교기의 블록도.
도 7은 본 발명에 따른 광대역 주파수 합성기의 캡뱅크전압제어발진부의 상세회로도.
도 8은 본 발명에 따른 광대역 주파수 합성기의 주파수 카운터의 타이밍도.

Claims (9)

  1. 기준신호 및 부동소수점수의 분주비로 분주된 분주신호를 인가받아 광대역 주파수를 선택하는 주파수선택기; 및
    상기 주파수선택기에 의해 컨트롤되어 광대역 주파수를 출력하는 캡뱅크전압제어발진부를 포함하고;
    상기 주파수선택기는
    상기 분주신호를 인가받고, 상기 분주신호를 위상지연하여 위상지연 분주신호를 생성하며, 상기 분주신호와 위상지연 분주신호의 위상을 비교함으로써 주파수 비교신호를 출력하는 지연고정루프주파수비교기 및
    상기 지연고정루프주파수비교기에 의해 비교된 주파수비교신호에 대응하는 주파수를 선택하여 상기 전압제어발진부에 선택값을 출력하는 주파수 선택로직을 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  2. 제 1 항에 있어서,
    상기 지연고정루프주파수비교기는
    상기 기준신호를 위상지연하여 위상지연기준신호를 출력하는 지연고정루프부;
    상기 분주신호 및 상기 위상지연기준신호를 입력받아 분주신호를 위상 지연 함으로써 위상지연분주신호를 출력하는 제 1 위상지연회로부; 및
    상기 위상지연분주신호가 클럭신호로 인가되고 상기 분주신호가 입력신호로 인가되어 주파수비교신호를 출력하는 플립플롭을 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  3. 제 2 항에 있어서,
    상기 기준신호 및 상기 분주신호를 입력받고 위상을 비교하여 그 차에 해당하는 위상비교신호를 출력하는 주파수 비교기; 및
    상기 주파수 비교기로부터 인가된 상기 위상비교신호에 따라 상기 위상비교신호를 전압으로 변환하여 상기 전압제어발진부에 전압을 인가하는 펄스전압변환부; 를 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  4. 제 3 항에 있어서,
    상기 펄스전압변환부는
    상기 주파수 비교기에 의해 출력된 위상비교신호의 출력값을 전류로 변환하는 차지 펌프; 및
    상기 차지 펌프와 연결되어 상기 차지 펌프에 의해 인가된 출력 전류를 저역 통과시켜 전압으로 변환하고 변환된 전압을 상기 전압제어발진부의 구동전압으로 인가하는 루프 필터; 를 포함하는 것을 특징으로 하는 광대역 주파수 합성기.
  5. 제 4 항에 있어서,
    상기 캡뱅크전압제어발진부는 다수의 캐패시터가 병렬로 연결되고, 각 캐패시터는 개별 스위치로 스위칭되는 것을 특징으로 하는 광대역 주파수 합성기.
  6. 제 5 항에 있어서,
    상기 플립플롭은 D 플립플롭인 것을 특징으로 하는 광대역 주파수 합성기.
  7. 광대역 주파수를 설정하는 주파수 설정 모드로 진입시, 광대역 주파수를 합성하는 주파수 합성부의 부궤환을 끊는 제 1 단계;
    상기 주파수 합성부에 의해 발진된 신호를 인가받은 분주기에 의해 상기 발진 신호를 부동소수점수로 분주하여 분주신호를 출력하는 제 2 단계;
    기준신호 및 상기 분주신호를 인가받아 광대역 주파수를 선택하는 주파수 선택기 내의 지연고정루프주파수비교기가 상기 분주신호를 위상지연하여 위상지연분주신호를 생성하는 제 3 단계;
    상기 지연고정루프주파수비교기가 상기 위상지연분주신호와 상기 분주신호를 비교하여 주파수 비교신호를 출력하는 제 4 단계;
    상기 주파수 선택기 내의 주파수 선택로직이 상기 주파수비교신호에 대응하는 주파수를 선택하여 상기 주파수 합성부로 출력하는 제 5 단계; 및
    상기 주파수 선택로직으로부터의 선택 주파수가 상기 주파수 합성부에 출력된 경우 상기 주파수 설정 모드를 종료하고 상기 주파수 합성부의 부궤환이 연결되어 주파수 합성 부궤환 모드로 진입함으로써 발진 주파수를 합성하는 제 6 단계; 를 포함하는 것을 특징으로 하는 광대역 주파수 합성방법.
  8. 제 7 항에 있어서,
    상기 제 3 단계는
    상기 지연고정루프주파수비교기 내의 지연고정루프부가 상기 기준신호를 위상지연하여 위상지연기준신호를 출력하는 제 7 단계, 및
    상기 지연고정루프주파수비교기 내의 제 1 위상지연회로부가 상기 분주신호 및 상기 위상지연기준신호를 입력받아 분주신호를 위상지연하여 위상지연분주신호를 출력하는 제 8 단계를 포함하고; 및
    상기 제 4 단계는
    상기 지연고정루프주파수비교기 내의 플립플롭이 상기 위상지연분주신호가 클럭신호로 인가되고 상기 분주신호가 입력신호로 인가되어 주파수비교신호를 출력하는 제 9 단계; 를 포함하는 것을 특징으로 하는 광대역 주파수 합성방법.
  9. 제 8 항에 있어서,
    상기 플립플롭은 D 플립플롭인 것을 특징으로 하는 광대역 주파수 합성방법.
KR1020080133584A 2008-12-24 2008-12-24 광대역 주파수 합성기 및 이의 합성방법 KR101030499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133584A KR101030499B1 (ko) 2008-12-24 2008-12-24 광대역 주파수 합성기 및 이의 합성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133584A KR101030499B1 (ko) 2008-12-24 2008-12-24 광대역 주파수 합성기 및 이의 합성방법

Publications (2)

Publication Number Publication Date
KR20100075001A KR20100075001A (ko) 2010-07-02
KR101030499B1 true KR101030499B1 (ko) 2011-04-21

Family

ID=42637466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133584A KR101030499B1 (ko) 2008-12-24 2008-12-24 광대역 주파수 합성기 및 이의 합성방법

Country Status (1)

Country Link
KR (1) KR101030499B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462799B1 (ko) 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102110770B1 (ko) 2014-02-14 2020-05-14 삼성전자 주식회사 클럭 분주 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072459A (ko) * 2004-12-23 2006-06-28 삼성전자주식회사 주파수에 따라 부하 캐패시터가 가변되는 위상 고정 루프장치
KR20070008252A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 다중 주파수 출력 범위를 가지는 전압 제어 발진기
KR20070061243A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기
KR20070088885A (ko) * 2006-02-27 2007-08-30 엘지이노텍 주식회사 피엘엘 집적회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072459A (ko) * 2004-12-23 2006-06-28 삼성전자주식회사 주파수에 따라 부하 캐패시터가 가변되는 위상 고정 루프장치
KR20070008252A (ko) * 2005-07-13 2007-01-17 삼성전자주식회사 다중 주파수 출력 범위를 가지는 전압 제어 발진기
KR20070061243A (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 광대역 다중모드 주파수 합성기 및 가변 분주기
KR20070088885A (ko) * 2006-02-27 2007-08-30 엘지이노텍 주식회사 피엘엘 집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462799B1 (ko) 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법

Also Published As

Publication number Publication date
KR20100075001A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
US20090141774A1 (en) Spread spectrum clock generator capable of frequency modulation with high accuracy
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US7907023B2 (en) Phase lock loop with a multiphase oscillator
KR100789408B1 (ko) 지연 동기 루프 회로 및 그것의 멀티플라이드 클럭생성방법
EP0800276B1 (en) A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages
US20060055473A1 (en) Clock generating circuit
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US9602115B1 (en) Method and apparatus for multi-rate clock generation
KR101030499B1 (ko) 광대역 주파수 합성기 및 이의 합성방법
US9571071B2 (en) Frequency synthesizer circuit
JP2017512446A (ja) 周波数シンセサイザ
JPH10173498A (ja) 可変遅延回路
JP2007053685A (ja) 半導体集積回路装置
US10236866B2 (en) Pulse width modulation signal frequency generation
KR100665006B1 (ko) 위상 동기 루프 장치
US10560053B2 (en) Digital fractional frequency divider
JPH08274629A (ja) ディジタルｐｌｌ回路
US8736325B1 (en) Wide frequency range clock generation using a single oscillator
JP5038323B2 (ja) ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ
US8884705B2 (en) Frequency synthesis device with feedback loop
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법
JP7040141B2 (ja) 逓倍クロック生成回路
JP2000196448A (ja) 位相同期回路
KR101543379B1 (ko) 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 8