TWI427999B - 時脈產生電路、收發器以及其相關方法 - Google Patents

Description

時脈產生電路、收發器以及其相關方法

本發明係關於一時脈資料回復電路以及一收發器與其相關方法，尤指利用一相位選擇器來選擇複數個輸出時脈中之一來作為一廻授時脈以產生該複數個輸出時脈的一時脈資料回復電路，以及利用該時脈資料回復電路的一收發器與其相關方法。

時脈資料回復電路(Clock Data Recovery Circuit)係用來接收一數位資料並依據該數位資料來產生一時脈訊號，其中該時脈資料回復電路所產生的該時脈訊號係同步於該數位資料。因此，在一通訊系統中，該時脈資料回復電路不僅可以用來回復隱含在該數位資料的該時脈訊號，並可以利用該時脈訊號來修護該數位資料，例如去除該數位資料的雜訊以及調整該數位資料的上升緣或下降緣的時間。一般上，該時脈資料回復電路係依據一參考時脈訊號以及該數位資料來產生該時脈訊號的，其中該參考時脈訊號的時脈頻率係比該時脈訊號的時脈頻率來得慢的。

傳統上，該時脈資料回復電路係以一廻授的方式來呈現。更進一步來說，首先，該時脈資料回復電路會依據該參考時脈訊號來產生具有複數個不同相位的鎖相時脈訊號，該鎖相時脈訊號會輸入一相位旋轉器(Phase Rotator)。該相位旋轉器會同時對該鎖相時脈訊號的該複數個不同相位來調整一特定的相位來產生複數個不同的調整後相位。接著，該數位資料會與該複數個不同的調整後相位進行比較而分別產生複數個比較結果。該相位旋轉器會另依據該複數個比較結果來調整該特定的相位，以使得該複數個比較結果符合一特定的組合。如此一來，經由上述的廻授方式，當該複數個比較結果符合該特定的組合時，該相位旋轉器所輸出的一時脈訊號就可以視為同步於該數位資料的該時脈訊號。

然而，由於習知的相位旋轉器的設定較複雜且佔據較大的面積，因此相對地提高該時脈資料回愎電路製作成本。舉例來說，若要產生四組不同的輸出相位，其中每一組輸出相位具有八個不同的相位，則至少需要利用四個具有八對一的多工器(8-to-1 Multiplexer)來完成。因此，如何以更低的成本來實作一時脈資料回復電路，以降低利用該時脈資料回復電路所製作一收發器的成本，已成為業界亟需解決的問題。

因此，本發明之一目的係提供利用一相位選擇器來選擇複數個輸出時脈中之一來作為一廻授時脈以產生該複數個輸出時脈的一時脈資料回復電路，以及利用該時脈資料回復電路的一收發器與其相關方法。

依據本發明之一實施例，其係提供一種時脈產生電路。該時脈產生電路包含有一相位偵測器、一濾波器、一可控制振盪器、一相位選擇器以及一廻授電路。該相位偵測器係用來偵測一輸入時脈與一參考時脈的一相位差以產生相對於該相位差的一控制訊號。該濾波器係耦接於該相位偵測器，用來對該控制訊號進行濾波操作以產生一濾波控制訊號。該可控制振盪器係耦接於該濾波器，用來依據該濾波控制訊號來產生複數個輸出時脈，其中該複數個輸出時脈對應同一振盪頻率，但分別對應不同的複數個相位。該相位選擇器係耦接於該可控制振盪器，用來依據一相位選擇訊號來從該複數個輸出時脈中選取一輸出時脈來做為一廻授時脈。該廻授電路係耦接於該相位偵測器與該相位選擇器，用來依據該廻授時脈產生該輸入時脈。

依據本發明之一第二實施例，其係提供一種收發器。該收發器包含有一傳送電路、一接收電路以及一時脈產生電路。該傳送電路係用來依據一第一時脈訊號來傳送一待傳送資料。該接收電路係用來依該第一時脈訊號來接收一待接收資料。該時脈產生電路係耦接於該傳送電路與該接收電路，用來依據該待接收資料以及一參考時脈來產生該第一時脈訊號。

依據本發明之一第三實施例，其係提供一種時脈產生方法。該時脈產生方法包含有有下列步驟：偵測一輸入時脈與一參考時脈的一相位差以產生相對於該相位差的一控制訊號；對該控制訊號進行濾波操作以產生一濾波控制訊號；依據該濾波控制訊號來產生複數個輸出時脈，其中該複數個輸出時脈對應同一振盪頻率，但分別對應不同的複數個相位；依據一相位選擇訊號來從該複數個輸出時脈中選取一輸出時脈來做為一廻授時脈；以及依據該廻授時脈產生該輸入時脈。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1圖。第1圖所示係依據本發明一種時脈產生電路之一實施例示意圖。請注意，為了更清楚描述本發明之時脈產生電路之精神所在，該時脈產生電路係以一時脈資料回復電路100(Clock Data Recovery Circuit)來作說明，其中時脈資料回復電路100係用來回復一資料訊號Sd內的一資料時脈，然其並不作為本發明之限制所在。時脈資料回復電路100包含有一相位偵測器102、一濾波器104、一可控制振盪器106、一相位選擇器108、一廻授電路110以及一相位差比較器112。相位偵測器102係用來偵測一輸入時脈Sfb與一參考時脈Sclk的一相位差以產生相對於該相位差的一控制訊號Sc。濾波器104係耦接於相位偵測器102以對控制訊號Sc進行濾波操作以產生一濾波控制訊號Sfc。可控制振盪器106係耦接於濾波器104以依據濾波控制訊號Sfc來產生複數個輸出時脈So1-So8，其中複數個輸出時脈So1-So8對應同一振盪頻率fo(例如10MHz)，但分別對應不同的複數個相位p1-p8。相位選擇器108係耦接於可控制振盪器106以依據一相位選擇訊號Sps來從複數個輸出時脈So1-So8中選取一輸出時脈來做為一廻授時脈Sout。廻授電路110係耦接於相位偵測器102與相位選擇器108以依據廻授時脈Sout產生輸入時脈Sfb。

此外，相位差比較器112係耦接於可控制振盪器106以及相位選擇器108以比較複數個輸出時脈So1-So8所分別對應之複數個相位p1-p8與資料訊號Sd內的一資料相位以產生一比較結果，並依據該比較結果產生相位選擇訊號Sps。尤其是，相位差比較器112係比較複數個相位p1-p8與資料訊號Sd內所隱含之時脈信號之相位以產生比較結果。請注意，雖然本實施例以八個輸出時脈So1-So8以及其分別的八個相位p1-p8來說明，然其數目並不作為本發明之限制所在。另一方面，在本實施例中，廻授電路110係以一頻率除頻器來加以實施，且其亦不作為本發明之限制所在。

依據本發明之實施例，當時脈資料回復電路100啟動時，由相位偵測器102、濾波器104、可控制振盪器106、相位選擇器108以及廻授電路110所構成的一廻授環路(feedback loop)會依據一預設的條件來產生一組輸出時脈So1-So8。請注意，在本實例中，該預設的條件係先設定相位選擇器108選擇輸出時脈So1-So8中的第一輸出時脈So1來作為廻授時脈Sout，然其並不作為本發明之限制所在。因此，當時脈資料回復電路100接收到資料訊號Sd時，可控制振盪器106就會產生具有八個相位p1-p8的八個輸出時脈So1-So8。請注意到，八個相位p1-p8間可具有相同的相位差。接著，相位差比較器112就會比較資料訊號Sd的該資料相位與該八個相位p1-p8，以產生該比較結果，如第2圖所示。第2圖係本發明第1圖所示之時脈資料回復電路100的資料訊號Sd與輸出時脈So1-So8的八個相位p1-p8的時序圖。請注意，為了更清楚描述本發明時脈資料回復電路100的技術特徵，本發明的八個相位p1-p8係以第3圖所示相位圖來表示。第3圖所示係輸出時脈So1-So8的八個相位p1-p8的相位圖。於第3圖中，其繪示兩個用來表示八個相位p1-p8的相位圖302、304，其中在相位圖302中箭頭302a指向相位p1代表此時相位選擇器108選擇輸出時脈So1-So8中的第一輸出時脈So1來作為廻授時脈Sout，而在相位圖304中箭頭304a指向相位p2代表此時相位選擇器108選擇輸出時脈So1-So8中的第二輸出時脈So2來作為廻授時脈Sout，以此類推。因此，當時脈資料回復電路100依據輸出時脈So1-So8中的第一輸出時脈So1來作為廻授時脈Sout時，可控制振盪器106就會分別於時間點t1、t2、t3、...、t8產生相對應至輸出時脈So1-So8的八個相位p1-p8，如第2圖所示。同時，相位p1-p3會分別於時間點t1、t2、t3觸發相位差比較器112來偵測資料訊號Sd的電位，並分別產生一偵測結果。在本實施例中，當相位差比較器112偵測到資料訊號Sd為一高電位VH時，則該偵測結果為1。反之，當相位差比較器112偵測到資料訊號Sd為一低電位VL時，則該偵測結果為0。請注意，上述偵測方式並不作為本發明之限制所在。因此，相位差比較器112會於時間點t1、t2、t3分別輸出111。同理，相位差比較器112會於時間點t1’、t2’、t3’分別輸出000，如第2圖所示。

因此，當相位差比較器112所產生的該偵測結果為“111000”(例如該結果係對應至時間點t1、t2、t3、t1’、t2’、t3’)時，則表示振盪頻率fo較資料訊號Sd的一資料頻率來得慢，此時相位差比較器112就會輸出相位選擇訊號Sps來選擇輸出時脈So1-So8中相位較第一輸出時脈So1落後的另一輸出時脈，例如第二輸出時脈So2，來做為廻授時脈Sout。如第2圖所示，若以第一輸出時脈So1的第一相位p1為參考，亦即第一相位p1係0度，則較落後的第二輸出時脈So2的第二相位p2則係45度。因此，在本實施例中，第二輸出時脈So2的第二相位p2係較第一輸出時脈So1的第一相位p1來得大。當相位差比較器112選擇第二輸出時脈So2來做為廻授時脈Sout時，相位偵測器102偵測到輸入時脈Sfb與參考時脈Sclk之間的相位差就會比較大，亦即較相位差比較器112選擇第一輸出時脈So1來做為廻授時脈Sout時的相位差來得大。如此一來，可控制振盪器106就會產生具有較快的振盪頻率(例如，選擇第一輸出時脈So1時可控制振盪器106之振盪頻率為10MHz，而選擇第二輸出時脈So2時可控制振盪器106之振盪頻率為10.1MHz)的下一組輸出時脈So1-So8。同樣的，輸出時脈So1-So8分別的八個相位p1-p8亦會被用來觸發相位差比較器112以偵測資料訊號Sd的電位。依據本實施例可以得知，相位差比較器112會於時間點t1”、t2”、t3”、t1’’’、t2’’’、t3’’’分別輸出”001110”，如第2圖所示。當相位差比較器112所產生的該偵測結果為“001110”時，則表示此時可控制振盪器106所產生的輸出時脈So1-So8係同步於資料訊號Sd。因此，相位差比較器112就會維持此時的相位選擇訊號Sps以使得可控制振盪器106持繼地產生同步於資料訊號Sd的輸出時脈So1-So8。請注意，利用相位差比較器112來產生該偵測結果的目的係為了要判斷輸出時脈So1-So8是否同步於資料訊號Sd，因此本發明並不限定以“001110”來作為判斷輸出時脈So1-So8是否同步於資料訊號Sd的唯一選擇。從第2圖中可以得知，當該偵測結果為“011100”時，輸出時脈So1-So8亦可以視為同步於資料訊號Sd。更進一步來說，當該偵測結果為“100011”或“110001”時，輸出時脈So1-So8亦可以視為同步於資料訊號Sd。

反之，當相位差比較器112所產生的該偵測結果為“000111”時，則表示振盪頻率fo較資料訊號Sd的一資料頻率來得快，此時相位差比較器112就會輸出相位選擇訊號Sps來選擇輸出時脈So1-So8中相位較第一輸出時脈So1領先的另一輸出時脈來做為廻授時脈Sout。請注意，由於熟悉此項技藝者在閱讀完上述關於該偵測結果為“111000”所揭露的技術特徵後，應可推導出當該偵測結果為“000111”時，時脈資料回復電路100的相對應的操作步驟，故在此不另贅述。

當輸出時脈So1-So8同步於資料訊號Sd時，輸出時脈So1-So8中的一個輸出時脈就可以用來讀取資料訊號Sd的值。以第2圖所示的資料訊號Sd為例，當輸出時脈So1-So8同步於資料訊號Sd時，輸出時脈So1-So8中的第五個輸出時脈So5會大致上處於資料訊號Sd的中心點，因此本實施例中，時脈資料回復電路100就會以第五個輸出時脈So5來讀取資料訊號Sd的值。

另一方面，由於在第1圖所示的時脈資料回復電路100的相位差比較器112係於偵測到輸出時脈So1-So8不同步於資料訊號Sd時，即馬上輸出相位選擇訊號Sps來調整相位選擇器108，以使得可控制振盪器106輸出相對應的輸出時脈So1-So8，因此第1圖所示的時脈資料回復電路100具有快速鎖定資料訊號Sd的特性。然而，在實際的運作下，輸出時脈So1-So8的抖動(Jitter)常常會造成相位差比較器112的誤判而產生的錯誤的偵測結果。因此，在本發明的另一個實施例中，相位差比較器112係以一相位差累積電路來加以實作以更準確地判斷可控制振盪器106所輸出的輸出時脈So1-So8與資料訊號Sd的相位關係。在該實施例中，相位差比較器112於不同時間點分別產生該比較結果以得到複數個比較結果，並依據該複數個比較結果來產生該相位選擇訊號。更進一步來說，當該複數個比較結果中，振盪頻率fo較資料訊號Sd的一資料頻率來得慢的比較結果次數大於振盪頻率fo較該資料頻率來得快的比較結果次數時，相位選擇器108選擇輸出時脈So1-So8中相位較第一輸出時脈So1落後的另一輸出時脈來做為廻授時脈Sout，以及當該複數個比較結果中，振盪頻率fo較該資料頻率來得慢的比較結果次數小於振盪頻率fo較該資料頻率來得快的比較結果次數時，相位選擇器108選擇輸出時脈So1-So8中相位較第一輸出時脈So1領先的另一輸出時脈來做為廻授時脈Sout。簡言之，相位差比較器112係累積輸出時脈So1-So8與資料訊號Sd之相位差異，並據以自輸出時脈So1-So8中選擇一廻授時脈Sout進入廻授迴路，從而調整振盪器106之振盪頻率fo，進而使振盪頻率fo與資料訊號Sd同步。此時，振盪頻率fo即同步於隱含於資料訊號Sd之時脈信號。

請參考第4圖。第4圖所示係依據本發明一種時脈資料回復電路400之一第二實施例示意圖，其中時脈資料回復電路400係用來回復一資料訊號Sd’內的一資料時脈，然其並不作為本發明之限制所在。時脈資料回復電路400包含有一相位偵測器402、一濾波器404、一可控制振盪器406、一相位選擇器408、一廻授電路410、一相位差比較器412以及一展頻(Spread Spectrum)控制電路414。相位偵測器402係用來偵測一輸入時脈Sfb’與一參考時脈Sclk’的一相位差以產生相對於該相位差的一控制訊號Sc’。濾波器404係耦接於相位偵測器402以對控制訊號Sc’進行濾波操作以產生一濾波控制訊號Sfc’。可控制振盪器406係耦接於濾波器404以依據濾波控制訊號Sfc’來產生複數個輸出時脈So1’-So8’，其中複數個輸出時脈So1’-So8’對應同一振盪頻率fo’，但分別對應不同的複數個相位p1’-p8’，其中振盪頻率fo’係處於一特定頻率範圍(例如頻率f1與f2之間)內。相位選擇器408係耦接於可控制振盪器406以依據一相位選擇訊號Sps’來從複數個輸出時脈So1’-So8’中選取一輸出時脈來做為一廻授時脈Sout’。廻授電路410係耦接於相位偵測器402與相位選擇器408以依據廻授時脈Sout’產生輸入時脈Sfb’。

此外，相位差比較器412係耦接於可控制振盪器406以比較複數個輸出時脈So1’-So8’所分別對應之複數個相位p1’-p8’與資料訊號Sd’內的一資料相位以產生一比較結果。展頻控制電路414係耦接於相位差比較器412與相位選擇器408之間，用來調整相位差比較器412輸出至相位選擇器408之該比較結果，以使輸出時脈So1’-So8’之頻率展頻於該特定頻率範圍內以符合一電路系統的電磁干擾(Electro-magnetic Interference,EMI)的規範，如第5圖所示。第5圖係時脈資料回復電路400之輸出時脈So1’-So8’的頻譜圖，其中曲線502代表輸出時脈So1’-So8’的頻譜分佈，橫軸代表頻率，縱軸代表能量。請注意，本發明並不受限於八個輸出時脈So1’-So8’以及其分別的八個相位p1’-p8’。另一方面，在本實施例中，廻授電路410係以一頻率除頻器來加以實施，且其亦不作為本發明之限制所在。

相較於第1圖的時脈資料回復電路100，時脈資料回復電路400另包含展頻控制電路414，因此後續關於時脈資料回復電路400的敘述僅集中於展頻控制電路414的技術特徵以及展頻控制電路414對於整體時脈資料回復電路400所產生的效果。請同時參考上述關於第1圖的時脈資料回復電路100所揭露的技術特徵，當時脈資料回復電路400中的相位差比較器412產生該比較結果後，展頻控制電路414會對該比較結果進行一調整運作以產生一調整後比較結果。接著，展頻控制電路414會依據該調整後比較結果來產生相位選擇訊號Sps’至相位選擇器408。由於相位選擇訊號Sps’會決定相位選擇器408輸出輸出時脈So1’-So8’中之一來作為廻授時脈Sout’，進而決定可控制振盪器406所產生輸出時脈So1’-So8’的振盪頻率fo’，因此為了要使得輸出時脈So1’-So8’的振盪頻率fo’展頻於該特定頻率範圍內，亦即頻率f1與f2之間，該調整運作會於一特定調整範圍內微調該比較結果以產生該調整後比較結果，其中該特定調整範圍係相對應於該特定頻率範圍。如此一來，可控制振盪器406所產生輸出時脈So1’-So8’的振盪頻率fo’就會分佈於頻率f1與f2之間。請注意，本發明並不受限於上述的展頻方式，任何可以使得輸出時脈So1’-So8’的振盪頻率fo’分佈於頻率f1與f2之間的展頻方法均為本發明之範疇所在。

另一方面，相似於上述的第一實施例，在本發明的另一個實施例中，相位差比較器412係以一相位差累積電路來加以實作以更準確地判斷可控制振盪器406所輸出的輸出時脈So1’-So8’與資料訊號Sd’的相位關係。在該實施例中，相位差比較器412於不同時間點分別產生該比較結果以得到複數個比較結果，並依據該複數個比較結果來產生該相位選擇訊號。更進一步來說，當該複數個比較結果中，振盪頻率fo’較資料訊號Sd’的一資料頻率來得慢的比較結果次數大於振盪頻率fo’較該資料頻率來得快的比較結果次數時，相位選擇器408選擇輸出時脈So1’-So8’中相位較第一輸出時脈So1’落後的另一輸出時脈來做為廻授時脈Sout’，以及當該複數個比較結果中，振盪頻率fo’較該資料頻率來得慢的比較結果次數小於振盪頻率fo’較該資料頻率來得快的比較結果次數時，相位選擇器408選擇輸出時脈So1’-So8’中相位較第一輸出時脈So1’領先的另一輸出時脈來做為廻授時脈Sout’。請注意，熟悉此項技藝者在閱讀完上述所揭露的技術特徵後，應可瞭解該相位差累積電路結合展頻控制電路414的操作方式，以使得時脈資料回復電路400產生一精確同步於資料訊號Sd’且具有展頻特性的輸出時脈So1’-So8’。

本發明係藉由控制一相位選擇器來選擇複數個輸出時脈中之一來作為一廻授時脈以合成一精確同步於一資料訊號的輸出時脈，而得以不使用習知的相位旋轉器，進行節省一時脈資料回復電路的製作成本。

請參考第6圖。第6圖所示係依據本發明一種收發器600之一實施例示意圖。收發器600包含有一傳送電路602、一接收電路604以及一時脈產生電路606。傳送電路602係用來依據一第一時脈訊號Sclk1來傳送一待傳送資料Dout以成為一傳送資料Dtx。接收電路604係用來依第一時脈訊號Sclk1來接收一待接收資料Drx以成為一接收資料Din。時脈產生電路606係耦接於傳送電路602與接收電路604以依據待接收資料Drx以及一參考時脈Sclk_ref來產生第一時脈訊號Sclk1。

時脈產生電路606包含有一相位偵測器6062、一濾波器6064、一可控制振盪器6066、一相位選擇器6068、一廻授電路6070、一相位差比較器6072以及一展頻(Spread Spectrum)控制電路6074。廻授電路6070可為一除頻器。相位偵測器6062係用來偵測一輸入時脈Sfb”與一參考時脈Sclk_ref的一相位差以產生相對於該相位差的一控制訊號Sc”。濾波器6064係耦接於相位偵測器6062以對控制訊號Sc”進行濾波操作以產生一濾波控制訊號Sfc”。可控制振盪器6066係耦接於濾波器6064以依據濾波控制訊號Sfc”來產生複數個輸出時脈So1”-So8”，其中複數個輸出時脈So1”-So8”對應同一振盪頻率fo”，但分別對應不同的複數個相位p1”-p8”。相位選擇器6068係耦接於可控制振盪器6066以依據一相位選擇訊號Sps”來從複數個輸出時脈So1”-So8”中選取一輸出時脈來做為一廻授時脈Sout”。廻授電路6070係耦接於相位偵測器6062與相位選擇器6068以依據廻授時脈Sout”產生輸入時脈Sfb”。

此外，相位差比較器6072係耦接於可控制振盪器6066以比較複數個輸出時脈So1”-So8”所分別對應之複數個相位p1”-p8”與資料訊號Sd”內的一資料相位以產生一比較結果。展頻控制電路6074係耦接於相位差比較器6072與相位選擇器6068之間，用來調整相位差比較器6072輸出至相位選擇器6068之該比較結果。因此，相位偵測器6062、濾波器6064、可控制振盪器6066、相位選擇器6068以及廻授電路6070所構成之一廻授環路就會依據該調整後比較結果來產生一展頻輸出時脈。請注意，本發明並不受限於八個輸出時脈So1”-So8”以及其分別的八個相位p1”-p8”。另一方面，依據本實施例，第一時脈訊號Sclk1係選自複數個輸出時脈So1”-So8”中之一。例如，於本發明之一實施例中係以第一輸出時脈So1”來作為第一時脈訊號Sclk1。

請注意，在本實施例中，收發器600的時脈產生電路606係以第4圖所示的時脈資料回復電路400來加以實作，因此關於時脈產生電路606的細部技術特微在此不另贅述。依據本發明之實施例收發器600，當收發器600啟動時，接收電路604可接收來自另一收發器的待接收資料Drx。此時，時脈產生電路606會依據待接收資料Drx以及參考時脈Sclk_ref來產生同步於接收資料Drx的第一時脈訊號Sclk1。因此，當來自該另一收發器的待接收資料Drx係具有一展頻特性的資料時，時脈產生電路606就必需產生具有展頻特性的第一時脈訊號Sclk1才能有效地鎖相於(亦即同步於)待接收資料Drx。此時，時脈產生電路606中的展頻控制電路6074就會追隨(follow)待接收資料Drx以微調相位差比較器6072所產生的該比較結果。更進一步來說，由於相位選擇訊號Sps”係依據所接收到的待接收資料Drx的該展頻特性來產生的，因此可控制振盪器6066所產生的第一時脈訊號Sclk1亦會具有相同於待接收資料Drx的該展頻特性的展頻特性。換句話說，此時時脈產生電路606中的展頻控制電路6074可視為一展頻時脈隨耦(Spread Spectrum Clock Follower)控制電路。

另一方面，當來自該另一收發器的待接收資料Drx不具有一展頻特性時，時脈產生電路606會先產生一具有展頻特性的第一時脈訊號Sclk1來控制傳送電路602以將待傳送資料Dout傳送至該另一收發器(亦即產生一展頻資料至該另一收發器)，以測試該另一收發器是否具有展頻的能力。接著，若收發器600接收到的待接收資料Drx是一展頻資料時，則收發器600判斷該另一收發器是具有展頻能力的，或者說另一收發器有能力依據所接收的展頻資料產生另一展頻資料(即待接收資料Drx)。此時，時脈產生電路606就會繼續產生具有展頻特性的第一時脈訊號Sclk1來接收待接收資料Drx。反之，若收發器600接收到的待接收資料Drx仍然是不具有展頻特性時，則收發器600判斷該另一收發器是不具有展頻能力的，或者說另一收發器並無能力依據所接收的展頻資料產生另一展頻資料(即待接收資料Drx)。此時，時脈產生電路606就必需產生一不具有展頻特性的第一時脈訊號Sclk1才能有效地鎖相於(亦即同步於)待接收資料Drx。於是，當收發器600接收到的待接收資料Drx不具有展頻特性時，時脈產生電路606中的展頻控制電路6074亦會追隨(follow)待接收資料Drx，但不微調相位差比較器6072所產生的該比較結果。如此一來，可控制振盪器6066所產生的第一時脈訊號Sclk1就不會具有展頻特性而得以有效地同步於待接收資料Drx。

簡言之，當收發器600的傳送電路602需要以第一時脈訊號Sclk1來將待傳送資料Dout傳送至該另一收發器時，且當該另一收發器具有接收一展頻資料的能力時，時脈產生電路606中的展頻控制電路6074就會微調相位差比較器6072所產生的該比較結果以使得可控制振盪器6066所產生的第一時脈訊號Sclk1具有展頻特性。換句話說，此時時脈產生電路606中的展頻控制電路6074可視為一展頻時脈產生(Spread Spectrum Clock Generation)控制電路。同理，當該另一收發器不具有接收一展頻資料的能力時，時脈產生電路606中的展頻控制電路6074就不會微調相位差比較器6072所產生的該比較結果以使得可控制振盪器6066所產生的第一時脈訊號Sclk1不具有展頻特性。請注意，在本發明之另一實施例中，相位差比較器6072係以一相位差累積電路來加以實作以更準確地判斷可控制振盪器6066所輸出的輸出時脈So1”-So8”與待接收資料Drx的相位關係，其原因已揭露於上述實施例中，在此不另贅述。

綜上所述，本發明係藉由控制一相位選擇器來選擇複數個輸出時脈中之一來作為一廻授時脈以合成一精確同步於一資料訊號的輸出時脈，進行節省一時脈資料回復電路的製作成本。此外，藉由利用該時脈資料回復電路所揭露之方法，本發明之另一實施例得以利用一個時脈產生電路就可以傳送一待傳送資料以及接收一待接收資料，相較於習知技術必須利用兩個時脈產生電路來分別傳送一待傳送資料以及接收一待接收資料的作法，本發明更進一步減少了一收發器的製作成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、400．．．時脈資料回復電路

102、402、6062．．．相位偵測器

104、404、6064．．．濾波器

106、406、6066．．．可控制振盪器

108、408、6068．．．相位選擇器

110、410．．．廻授電路

112、412、6072．．．相位差比較器

302、304．．．相位圖

302a、304a．．．箭頭

414、6074．．．展頻控制電路

502．．．曲線

600．．．收發器

602．．．傳送電路

604．．．接收電路

606．．．時脈產生電路

6070．．．廻授電路

第1圖係依據本發明一種時脈產生電路之一實施例示意圖。

第2圖係第1圖之該時脈資料回復電路的一資料訊號與輸出時脈的八個相位的時序圖。

第3圖係該輸出時脈的八個相位的相位圖。

第4圖係依據本發明一種時脈資料回復電路之一第二實施例示意圖。

第5圖係第4圖之該時脈資料回復電路之輸出時脈的頻譜圖。

第6圖係依據本發明一種收發器之一實施例示意圖。

100．．．時脈資料回復電路

102．．．相位偵測器

104．．．濾波器

106．．．可控制振盪器

108．．．相位選擇器

110．．．廻授電路

112．．．相位差比較器

Claims (22)

1. 一種時脈產生電路，包含有：一相位偵測器，用來偵測一輸入時脈與一參考時脈的一相位差以產生相對於該相位差的一控制訊號；一濾波器，耦接於該相位偵測器，用來對該控制訊號進行濾波操作以產生一濾波控制訊號；一可控制振盪器，耦接於該濾波器，用來依據該濾波控制訊號來產生複數個輸出時脈，其中該複數個輸出時脈對應同一振盪頻率，但分別對應不同的複數個相位；一相位選擇器，耦接於該可控制振盪器，用來依據一相位選擇訊號來從該複數個輸出時脈中選取一輸出時脈來做為一廻授時脈；一廻授電路，耦接於該相位偵測器與該相位選擇器，用來依據該廻授時脈產生該輸入時脈；以及一相位差比較器，耦接於該可控制振盪器以及該相位選擇器，用來比較該複數個輸出時脈所分別對應之該複數個相位與一資料訊號內的一資料相位以產生一比較結果，並依據該比較結果產生該相位選擇訊號。
2. 如申請專利範圍第1項所述之時脈產生電路，其中當該比較結果顯示該振盪頻率較該資料訊號的一資料頻率來得慢時，該相位選擇器選擇該複數個輸出時脈中相位較該輸出時脈落後的另一輸 出時脈來做為該廻授時脈，以及當該比較結果顯示該振盪頻率較該資料頻率來得快時，該相位選擇器選擇該複數個輸出時脈中相位較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
3. 如申請專利範圍第1項所述之時脈產生電路，其中該相位差比較器另於不同時間點分別產生該比較結果以得到複數個比較結果，並依據該複數個比較結果來產生該相位選擇訊號。
4. 如申請專利範圍第3項所述之時脈產生電路，其中當該複數個比較結果中，該振盪頻率較該資料訊號的一資料頻率來得慢的比較結果次數大於該振盪頻率較該資料頻率來得快的比較結果次數時，該相位選擇器選擇該複數個輸出時脈中相位較該輸出時脈落後的另一輸出時脈來做為該廻授時脈，以及當該複數個比較結果中，該振盪頻率較該資料頻率來得慢的比較結果次數小於該振盪頻率較該資料頻率來得快的比較結果次數時，該相位選擇器選擇該複數個輸出時脈中相位較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
5. 如申請專利範圍第1項所述之時脈產生電路，其更包含有：一展頻(Spread Spectrum)控制電路，耦接於該相位差比較器與該相位選擇器之間，用來調整該相位差比較器輸出至該相位選擇器之該比較結果，以使該輸出時脈之頻率展頻於一特定頻率範圍中。
6. 如申請專利範圍第1項所述之時脈產生電路，其係一時脈資料回復電路(Clock Data Recovery Circuit)，用來回復該資料訊號內的一資料時脈。
7. 一種收發器，包含有：一傳送電路，用來依據一第一時脈訊號來傳送一待傳送資料；一接收電路，用來依據該第一時脈訊號來接收一待接收資料；以及一時脈產生電路，耦接於該傳送電路與該接收電路，用來依據該待接收資料以及一參考時脈來產生該第一時脈訊號；其中當該待接收資料不具有一展頻特性時，該時脈產生電路產生具有該展頻特性的該第一時脈訊號至該傳送電路以測試產生該待接收資料之一發送器是否具有該展頻特性，若該發送器具有該展頻能力，則該時脈產生電路產生具有該展頻特性的該第一時脈訊號至該接收電路，若該發送器不具有該展頻能力時，則該時脈產生電路產生不具有該展頻特性的該第一時脈訊號至該接收電路。
8. 如申請專利範圍第7項所述之收發器，其中該時脈產生電路包含有：一相位偵測器，用來偵測一輸入時脈與該參考時脈的一相位差以產生相對於該相位差的一控制訊號； 一濾波器，耦接於該相位偵測器，用來對該控制訊號進行濾波操作以產生一濾波控制訊號；一可控制振盪器，耦接於該濾波器，用來依據該濾波控制訊號來產生複數個輸出時脈，並輸出該複數個輸出時脈中之一來作為該第一時脈訊號，其中該複數個輸出時脈係分別具有複數個相位；一相位選擇器，耦接於該可控制振盪器，用來依據一相位選擇訊號來從該複數個輸出時脈中選取一輸出時脈來做為一廻授時脈；以及一除頻器，耦接於該相位偵測器與該相位選擇器，用來對該廻授時脈進行頻率除頻以產生該輸入時脈。
9. 如申請專利範圍第8項所述之收發器，其更包含有：一相位差比較器，耦接於該可控制振盪器以及該相位選擇器，用來比較該複數個輸出時脈分別的該複數個相位與該待接收資料內的一資料相位以產生一比較結果，並依據該比較結果產生該相位選擇訊號。
10. 如申請專利範圍第9項所述之收發器，其中當該比較結果顯示該複數個輸出時脈的一振盪頻率較該待接收資料的一資料頻率來得慢時，該相位選擇器選擇該複數個輸出時脈中較該輸出時脈落後的另一輸出時脈來做為該廻授時脈，當該比較結果顯示該振盪頻率較該資料頻率來得快時，該相位選擇器選擇該複數個輸出 時脈中較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
11. 如申請專利範圍第10項所述之收發器，其中該相位差比較器另隨著時間變化來產生複數個比較結果，並依據該複數個比較結果來產生相位選擇訊號。
12. 如申請專利範圍第11項所述之收發器，其中當該複數個比較結果中，代表該複數個輸出時脈的一振盪頻率較該待接收資料的一資料頻率來得慢的比較結果次數較該振盪頻率較該資料頻率來得快的比較結果次數來得多時，該相位選擇器選擇該複數個輸出時脈中較該輸出時脈落後的另一輸出時脈來做為該廻授時脈，當該複數個比較結果中，該振盪頻率較該資料頻率來得慢的比較結果次數較該振盪頻率較該資料頻率來得快的比較結果次數來得少時，該相位選擇器選擇該複數個輸出時脈中較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
13. 如申請專利範圍第9項所述之收發器，其更包含有：一展頻(Spread Spectrum)控制電路，耦接於該相位差比較器與該相位選擇器之間，用來調整該比較結果以產生一調整後比較結果，並提供給該相位選擇器；其中由該相位偵測器、該濾波器、該可控制振盪器、該相位選擇器以及該除頻器所構成之一廻授環路來依據該調整後比較結果來產生一展頻輸出時脈。
14. 如申請專利範圍第13項所述之收發器，其中該展頻控制電路係一展頻時脈隨耦(Spread Spectrum Clock Follower)控制電路或一展頻時脈產生(Spread Spectrum Clock Generation)控制電路。
15. 如申請專利範圍第9項所述之收發器，其係一時脈資料回復電路(Clock Data Recovery Circuit)，用來回復該待接收資料內的一資料時脈。
16. 一種時脈產生方法，包含有：偵測一輸入時脈與一參考時脈的一相位差以產生相對於該相位差的一控制訊號；對該控制訊號進行濾波操作以產生一濾波控制訊號；依據該濾波控制訊號來產生複數個輸出時脈，其中該複數個輸出時脈對應同一振盪頻率，但分別對應不同的複數個相位；依據一相位選擇訊號來從該複數個輸出時脈中選取一輸出時脈來做為一廻授時脈；依據該廻授時脈產生該輸入時脈；以及比較該複數個輸出時脈所分別對應之該複數個相位與一資料訊號內的一資料相位以產生一比較結果，並依據該比較結果產生該相位選擇訊號。
17. 如申請專利範圍第16項所述之時脈產生方法，其中當該比較結 果顯示該振盪頻率較該資料訊號的一資料頻率來得慢時，選擇該複數個輸出時脈中相位較該輸出時脈落後的另一輸出時脈來做為該廻授時脈，以及當該比較結果顯示該振盪頻率較該資料頻率來得快時，選擇該複數個輸出時脈中相位較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
18. 如申請專利範圍第16項所述之時脈產生方法，其中比較該複數個輸出時脈所分別對應之該複數個相位與該資料訊號內的該資料相位的步驟包含有：於不同時間點分別產生該比較結果以得到複數個比較結果，並依據該複數個比較結果來產生該相位選擇訊號。
19. 如申請專利範圍第18項所述之時脈產生方法，其中當該複數個比較結果中，該振盪頻率較該資料訊號的一資料頻率來得慢的比較結果次數大於該振盪頻率較該資料頻率來得快的比較結果次數時，選擇該複數個輸出時脈中相位較該輸出時脈落後的另一輸出時脈來做為該廻授時脈，以及當該複數個比較結果中，該振盪頻率較該資料頻率來得慢的比較結果次數小於該振盪頻率較該資料頻率來得快的比較結果次數時，選擇該複數個輸出時脈中相位較該輸出時脈領先的另一輸出時脈來做為該廻授時脈。
20. 如申請專利範圍第16項所述之時脈產生方法，其更包含有：調整該比較結果以使該輸出時脈之頻率展頻於一特定頻率範 圍中。
21. 如申請專利範圍第16項所述之時脈產生方法，其係一時脈資料回復(Clock Data Recovery)方法，用來回復該資料訊號內的一資料時脈。
22. 如申請專利範圍第16項所述之時脈產生方法，更包含：依據一第一時脈訊號來傳送一待傳送資料；以及依據該第一時脈訊號來接收一待接收資料；其中當該待接收資料不具有一展頻特性時，產生具有該展頻特性的該第一時脈訊號以使待傳送資料具有該展頻特性，藉此測試產生該待接收資料之一發送器是否具有該展頻特性，若該發送器具有該展頻能力，則繼續產生具有該展頻特性的該第一時脈訊號，若該發送器不具有該展頻能力時，則產生不具有該展頻特性的該第一時脈訊號。