JP2000174593A - 周波数信号発生装置及び周波数信号生成方法 - Google Patents

周波数信号発生装置及び周波数信号生成方法

Info

Publication number
JP2000174593A
JP2000174593A JP11190912A JP19091299A JP2000174593A JP 2000174593 A JP2000174593 A JP 2000174593A JP 11190912 A JP11190912 A JP 11190912A JP 19091299 A JP19091299 A JP 19091299A JP 2000174593 A JP2000174593 A JP 2000174593A
Authority
JP
Japan
Prior art keywords
frequency
output
signal
control signal
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11190912A
Other languages
English (en)
Other versions
JP3618588B2 (ja
Inventor
Jooachim Moll
ジョーチム・モール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2000174593A publication Critical patent/JP2000174593A/ja
Application granted granted Critical
Publication of JP3618588B2 publication Critical patent/JP3618588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】設定周波数の切り換え時に整定時間がほとんど
発生しない周波数信号発生装置。 【解決手段】本願発明の一実施例では、２つの周波数信
号を出力する周波数発生回路（２０Ａ、２０Ｂ）と、こ
れら２つの信号を選択して出力する第１のマルチプレク
サ１１０と、選択された信号を分周しこれを出力信号と
する分周回路３０を備える。また、分周回路３０の分周
動作のための分周値を選択して分周回路に供給する第２
のマルチプレクサ１２０を備えており、第１のマルチプ
レクサで選択された周波数信号に関連した分周値が選択
されて分周が行われる。これを実現するため、さらに、
第１と第２のマルチプレクサの選択動作を同期させる制
御信号ＳＥＬ＿ＯＵＴをこれらマルチプレクサに供給す
る同期回路１３０を備えており、これは、２つの周波数
信号の位相が所定の範囲内に整合した時点で両マルチプ
レクサを作動させるように動作する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、周波数信号発生装
置に関するものである。特に、出力信号の設定周波数切
り換え時の整定時間がほとんど発生しない周波数信号発
生装置に関する。
【０００２】
【従来の技術】図１には、一般に、パルス発生器または
パターン発生器のような装置に用いられる、当該技術に
おいて既知の周波数信号発生装置１０が示されている。
周波数信号発生装置１０は、所定の周波数範囲ｆmin〜
ｆmaxを有する、その出力がライン２５を介して分周回
路３０に結合された発振器２０を備えている。分周回路
３０は、ライン２５の発振器２０の出力周波数ｆoscを
出力周波数ｆout＜ｆminに分周するために利用される。
出力周波数ｆoutを設定するために、発振器２０がライ
ン４０から発振器制御信号を受信し、分周回路３０がラ
イン５０から分周器制御信号を受信する。
【０００３】出力周波数ｆoutのレンジは、ライン５０
の分周器制御信号によって分周回路３０に供給される選
択された分周率ＤＦに基づいたいくつかのサブ・レンジ
をなすように規定される。発振器２０の周波数範囲が、
例えば、ｆmin：ｆmax＝１：２でｆmax＝１００ＭＨｚ
の場合、出力周波数ｆoutは、下記表に示すように、い
くつかのサブ・レンジをなすように規定される。
【０００４】
【表１】
【０００５】出力周波数ｆoutを変更しようとする場
合、発振器２０は、ライン４０で特定の発振器制御信号
を受信し、分周回路３０は、ライン５０で指定の分周率
ＤＦを受信する。
【０００６】図２ａ及び図２ｂには、出力周波数ｆout
を変更しようとする場合の例が示されている。図２ａの
場合、出力周波数ｆoutは周波数ｆoldから新たな周波数
ｆnewに変更され、２つの周波数ｆold及びｆnewは、１
つのサブ・レンジ内に含まれる。発振器２０は、通常
は、マイクロ秒〜ミリ秒の範囲のある整定時間内に、対
応する発振器周波数ｆosc_oldからｆosc_newまで掃引す
る。整定時間中、出力周波数ｆoutは、ｆoldからｆnew
に連続して変化し、必ずｆoldとｆnewの間のある値にあ
る。
【０００７】図２ｂの場合、２つの出力周波数ｆold及
びｆnewは、異なるサブ・レンジ内に含まれる。発振器
２０は、新たな周波数にプログラムしなければならず、
分周回路３０は、分周比を変更しなければならない。分
周率ＤＦの変更は、１つのクロック周期から次のクロッ
ク周期までに行うことが可能であるが、発振器周波数ｆ
oscの変更は、もう少し時間がかかる（図２ａ参照）。
すなわち、出力周波数ｆoutの変化の開始時に、発振器
周波数は、まだ、値ｆosc_oldのままであるが、分周率
ＤＦは、旧分周率ＤＦoldから新分周率ＤＦnewに変化し
てしまっている。従って、出力周波数ｆoutは、すぐに
値ｆout＝ｆosc_old／ＤＦoldから値ｆout’＝ｆ
osc_old／ＤＦnewに変更されてしまうと、値ｆout’
は、２つの出力周波数範囲ｆold〜ｆnewの範囲を超えて
しまう可能性が出てくる。図２ｂの場合、出力周波数ｆ
outは、まず、２つのサブ・レンジ間でｆoldからｆnew
に変更され、次に、ｆoldに戻される。図２ａとは対照
的に、出力周波数ｆoutは、発振器２０のそれぞれの整
定時間中にｆold〜ｆnewの範囲を超える。
【０００８】図２ｂの場合と同様、図２ａの場合も、発
振器２０の整定時間中に、「誤った」周波数にならず
に、新たな出力周波数ｆoutを発生することは不可能で
ある。これは、位相ロック・ループ（ＰＬＬ）またはク
ロック回復回路のような回路の動的挙動をテストする場
合には、とりわけ望ましくない。
【０００９】しかし、出力周波数ｆoutが、整定時間中
に、ｆold〜ｆnewの周波数範囲を超えるという、より深
刻な問題が生じるのは、図２ｂの場合である。これは、
例えば、ユーザが回路の動作上限の検査を所望する場
合、周波数の変更によって、所望の値よりはるかに高い
周波数になる可能性があるので、特に受け入れることが
できない。従って、テスト回路は、整定時間中に故障を
生じたり、あるいは、ロックがはずれる可能性がある。
【００１０】
【発明が解決しようとする課題】本発明の目的は、以上
説明した従来技術の問題点を解消すべく改良された周波
数信号発生装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、周波数
ｆoutの出力信号を発生する周波数信号発生装置には、
周波数発生回路、周波数変更回路、及び、同期回路が含
まれている。周波数発生回路は、周波数選択制御信号を
受信して、周波数ｆoscの周波数出力を発生する。これ
によって、ほとんど整定時間なしで、異なる周波数間に
おけるスイッチングが可能である。周波数変更回路は、
周波数出力及び周波数変更制御信号を受信して、これに
したがって出力信号を抽出する。これによって、周波数
変更制御信号に基づいて、周波数ｆoscに関連する出力
周波数ｆoutに変更することができる。同期回路は、周
波数変更制御信号を周波数選択制御信号に同期させるよ
うに動作する。
【００１２】本発明によるもう１つの周波数信号発生装
置には、第１と第２の発振器と、周波数選択装置と、周
波数変更回路が設けられている。第１の発振器は、第１
の発振器制御信号を受信して、第１の発振器周波数ｆ
oscAの第１の周波数出力を発生する。第２の発振器は、
第２の発振器制御信号を受信して、第２の発振器周波数
ｆoscBの第２の周波数出力を発生する。周波数選択装置
は、入力として第１と第２の周波数出力を受信し、周波
数選択制御信号による制御を受けて、出力として入力の
一方を選択する。周波数変更回路は、第１の入力におい
て周波数選択装置の出力を受信し、第２の入力において
周波数変更制御信号を受信する。これによって、該周波
数変更制御信号の設定に基づいて、周波数ｆoscに関連
する周波数ｆoutに出力信号を変更して出力することが
できる。
【００１３】従って、本発明によれば、異なる周波数間
でのスイッチングの改良が可能になる。
【００１４】異なる周波数間でのスイッチング時におけ
る出力信号の移相を低減または回避するためには、発振
器周波数間におけるスイッチングの同期がとれるように
しなければならない。従って、同期回路には、発振器周
波数の位相が所定の範囲内で整合するまで、続いて周波
数選択制御信号及び／または周波数変更制御信号を加え
ることができないようにするための手段が含まれている
のが望ましい。
【００１５】
【実施例】図３ａには、本発明による周波数信号発生装
置１００のブロック図が示されている。周波数信号発生
装置１００には、ライン４０Ａにおいて第１の発振器制
御信号を受信し、ライン２５Ａにおいて出力として周波
数ｆoscAの第１の発振器出力を発生する第１の発振器２
０Ａが含まれている。第２の発振器２０Ｂは、ライン４
０Ｂにおいて第２の発振器制御信号を受信し、ライン２
５Ｂにおいて出力として周波数ｆoscBの第２の発振器出
力を発生する。
【００１６】第１のマルチプレクサ１１０は、入力とし
て、ライン２５Ａにおいて第１の発振器周波数ｆoscAを
受信し、ライン２５Ｂにおいて第２の発振器周波数ｆ
oscBを受信する。第２のマルチプレクサ１２０は、入力
として、第１の分周率ＤＦA及び第２の分周率ＤＦBを受
信する。第１のマルチプレクサ１１０及び第２のマルチ
プレクサ１２０は、それぞれ、ライン１４０の周波数選
択制御信号ＳＥＬ＿ＯＵＴによって制御される。
【００１７】第１のマルチプレクサ１１０は、出力とし
て、ライン２５で、周波数ｆoscを分周回路３０に送り
出し、第２のマルチプレクサ１２０は、出力として、ラ
イン５０から分周器制御信号を分周回路３０に送り出
す。分周回路３０は、ライン３５へ周波数信号発生装置
１００の出力周波数ｆoutを送り出す。
【００１８】動作時、第１の発振器２０Ａは、ライン４
０Ａの第１の発振器制御信号の設定に基づいて、ライン
２５Ａを介して第１の発振器周波数ｆoscAを第１のマル
チプレクサ１１０に送り出す。従って、第２の発振器２
０Ｂは、ライン４０Ｂの第２の発振器制御信号の設定に
基づいて、ライン２５Ｂを介して第２の発振器周波数ｆ
oscBを第１のマルチプレクサ１１０に送り出す。ライン
１４０の周波数選択制御信号ＳＥＬ＿ＯＵＴの設定に基
づいて、マルチプレクサ１１０は、ライン２５Ａの第１
の発振器周波数ｆoscAとライン２５Ｂの第２の発振器周
波数ｆoscBのいずれかを選択し、これをｆoscとして、
ライン２５を介して分周回路３０まで伝搬させる。ま
た、周波数選択制御信号ＳＥＬ＿ＯＵＴは、第２のマル
チプレクサ１２０を制御して、第１の分周率ＤＦAと第
２の分周率ＤＦBのいずれかが分周器制御信号として分
周回路３０へライン５０を介して伝搬するようにする。
第１の分周率ＤＦAは、第１の出力周波数ｆoscAに対応
し、第２の分周率ＤＦBは、第２の出力周波数ｆoscBに
対応するのが望ましい。ライン５０及び２５に加えられ
る信号に基づいて、分周回路３０は、ライン３５に出力
周波数ｆoutを送り出す。
【００１９】出力周波数ｆoutを変更する場合、周波数
選択制御信号ＳＥＬ＿ＯＵＴがマルチプレクサ１１０を
スイッチして、第２の発振器周波数ｆoscBが第１の発振
器周波数ｆoscAの代わりに分周回路３０に加えられる
か、あるいはその逆になるようにする。また、周波数選
択制御信号ＳＥＬ＿ＯＵＴは、第２のマルチプレクサ１
２０をスイッチして、対応する分周率がライン５０を介
して分周回路３０に供給されるようにする。発振器周波
数ｆoscAとｆoscBの間で直接スイッチすることによっ
て、図２ａ及び２ｂに示す発振器周波数ｆoscAからｆ
oscBへのスイッチングとは対照的に、整定時間が排除さ
れる。従って、周波数信号発生装置１００によれば、ほ
とんど整定時間なしで、ライン２５における周波数ｆ
oscの変更、つまりは出力周波数ｆoutの変更が可能にな
る。
【００２０】もちろん、第１の分周率ＤＦA及び第２の
分周率ＤＦBを用意して、これら該分周率の間で切り換
えるようにするのではなく、単一の分周率をライン５０
を介して分周回路３０に直接供給することも可能である
が、単一の分周率の変更は、第１の発振器周波数ｆoscA
及び第２の発振器周波数ｆoscBの変更と同期をとって行
われるようにしなければならない。これは、当該技術に
おいて既知の任意の手段によって実施可能である。
【００２１】望ましい実施態様の場合、第１のマルチプ
レクサ１１０及び第２のマルチプレクサ１２０は、それ
ぞれ、同期回路１３０によって制御される。同期回路１
３０は、入力として、ライン１５０上の周波数選択信号
ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１４０で、第１
のマルチプレクサ１１０及び第２のマルチプレクサ１２
０に周波数選択制御信号ＳＥＬ＿ＯＵＴを送り出す。ラ
イン１５０の信号ＳＥＬＥＣＴ＿Ａ／Ｂの設定に基づい
て、同期回路１３０は、上述のように、選択制御信号Ｓ
ＥＬ＿ＯＵＴによって第１のマルチプレクサ１１０及び
第２のマルチプレクサ１２０を制御する。もちろん、例
えば汎用データ処理装置のような当該技術における既知
の他の手段によって、それぞれの分周率ＤＦの供給と周
波数選択制御信号ＳＥＬ＿ＯＵＴの供給との間の同期を
とることも可能である。
【００２２】第１のマルチプレクサ１１０が、発振器周
波数をｆoscAからｆoscBに、または、その逆にスイッチ
する場合、発振器周波数ｆoscAとｆoscBの間にある位相
不整合が生じて、ライン２５における周波数ｆoscの移
相（すなわち、急速な位相変化）、つまりはライン３５
の出力信号の移相を引き起こす可能性がある。ライン２
５及び３５における出力信号の移相を低減または回避す
るため、第１の発振器周波数ｆoscAと第２の発振器周波
数ｆoscBの間におけるスイッチングの同期がとれるよう
にしなければならない。これは、当該技術において既知
である、任意の手段によって実施可能である。望ましい
実施態様の場合、同期回路１３０は、ライン２５Ａ及び
２５Ｂを介して、第１の発振器周波数ｆoscAと第２の発
振器周波数ｆoscBを受信する。ライン１５０の信号ＳＥ
ＬＥＣＴ＿Ａ／Ｂが、発振器周波数ｆoscAとｆoscBの間
におけるスイッチングを要求すると、同期回路１３０
は、発振器周波数ｆoscAとｆoscBの位相が所定の範囲内
に整合するまで、周波数選択制御信号ＳＥＬ＿ＯＵＴを
第１のマルチプレクサ１１０に送り出すのを待つ。
【００２３】図３ｂには、第１の発振器周波数ｆoscAか
ら第２の発振器周波数ｆoscBへのスイッチング例がタイ
ミング図で示されている。時点ｔ0において、信号ＳＥ
ＬＥＣＴ＿Ａ／Ｂは、「ロー」から「ハイ」に変化し
て、ライン２５の発振器周波数ｆoscを第１の発振器周
波数ｆoscAから第２の発振器周波数ｆoscBにスイッチす
ることを同期回路１３０に指示する。時点ｔ1におい
て、発振器周波数ｆoscA及びｆoscBの位相はある程度整
合し、同期回路１３０は、「ハイ」信号ＳＥＬ＿ＯＵＴ
をライン１４０に送り出して、第１の発振器周波数ｆ
oscAから第２の発振器周波数ｆoscBにスイッチするよう
に第１のマルチプレクサ１１０に要求し、分周率ＤＦA
から分周率ＤＦBにスイッチするように第２のマルチプ
レクサ１２０に要求する。
【００２４】周波数及び位相整合のそれ以上の、また
は、さらなる改善として、ライン３５における第１の出
力周波数ｆoutから第２の出力周波数ｆoutへのスイッチ
ング時に、同期回路１３０はさらに入力として、ライン
１６０を介して分周回路３０からターミナル・カウント
信号ＴＣを受信する。信号ＴＣは、分周回路３０の周波
数分周サイクルの終了を表す。同期回路１３０は、第１
の発振器周波数ｆoscAと第２の発振器周波数ｆoscBの位
相の整合が検出されるまでだけではなく、ライン１６０
の信号ＴＣによってそれぞれの周波数分周サイクルの終
了が指示されるまで、第１のマルチプレクサ１１０と第
２のマルチプレクサ１２０それぞれのスイッチングを待
つ。
【００２５】望ましい実施態様の場合、分周回路３０
は、そのＣＬＯＣＫ＿ＩＮ入力において、ライン２５の
発振器周波数ｆoscを受信するカウンタ回路、好適には
デクリメント・カウンタによって実施される。該カウン
タは、ライン５０から分周率をロードし、勾配が正のス
ロープ信号をライン３５に出力することでその動作が始
まる。ｆoscの新たなクロック・サイクルが始まる毎
に、カウンタは、そのカウンタ値を（ＤＦから始めて）
１ずつデクリメントする。カウンタ値がＤＦ／２に達す
ると、ライン３５に勾配が負のスロープ信号を発生す
る。カウンタは、ライン１６０の信号ＴＣを起動する時
には、さらに１までデクリメントする。ｆoscの次のサ
イクルに向けて、カウンタは、次の正勾配のスロープ信
号をライン３５に発生し、ライン５０から分周率ＤＦを
再ロードすることによって、ｆoutの１つの出力周期を
終了させる。つまりカウンタは、周波数がｆout＝ｆosc
／ＤＦの、正と負の勾配が連続するスロープ信号をライ
ン３５に出力する。ちなみに、スロープ信号の勾配の正
／負は、上述した論理と逆になるようにすることもでき
る。
【００２６】図３ａから明らかなように、発振器周波数
ｆoscAとｆoscBの位相が整合する（要求される程度に）
には、とりわけ、ターミナル・カウント信号ＴＣが（さ
らに）位相整合と一致するには、比較的長時間を必要と
する可能性がある。このため、同期回路１３０によるマ
ルチプレクサ１１０及び１２０のスイッチングが可能に
なるまで、比較的長時間を要することになる可能性があ
る。この時間を短くするために、発振器２０Ａ及び２０
Ｂの少なくとも一方が、それぞれの入力ライン１７０Ａ
及び／または１７０Ｂから位相制御信号であるＰＨＡＳ
Ｅ＿ＣＯＮＴＲＯＬ信号を受信するのが望ましい。ライ
ン１７０Ａ及び１７０Ｂの信号ＰＨＡＳＥ＿ＣＯＮＴＲ
ＯＬは、同期回路１３０によって制御するのが望ましい
が、当該技術において既知の他の適当な任意回路によっ
て制御することも可能である。信号ＰＨＡＳＥ＿ＣＯＮ
ＴＲＯＬは、位相が整合するまで、発振器信号のスイッ
チングを遅延させるのが望ましい。これは、信号ＰＨＡ
ＳＥ＿ＣＯＮＴＲＯＬによって可変遅延長が制御され
る、可制御遅延線を設けることによって実施可能であ
る。
【００２７】図４ａには、本発明による周波数信号発生
装置１００のもう１つの実施態様が示されている。２つ
の発振器２０Ａ及び２０Ｂを設ける代わりに、図４ａに
よる周波数信号発生装置１００には、発振回路２００が
１つだけしか設けられていない。発振回路２００は、整
定時間をほとんど必要としない、２つの異なる可変発振
周波数ｆoscA及びｆoscBの間でスイッチング可能な発振
器、できれば、デジタル発振器が望ましい。発振回路２
００は、ディレイ・チェインの出力信号が反転されて該
チェインの入力に戻るように結合される、リング・オシ
レータとして実施するのが望ましい。
【００２８】発振回路２００は、ライン２０５から制御
信号ＣＯＮＴＲＯＬを受信し、ライン１４０から周波数
選択制御信号ＳＥＬ＿ＯＵＴを受信する。信号ＣＯＮＴ
ＲＯＬは、現在選択中の発振器周波数ｆoscの設定、並
びに、ライン１４０に次の有効信号ＳＥＬ＿ＯＵＴが生
じる際にスイッチすることになる発振器周波数の設定を
制御する。発振器信号は、ライン２５に出力され、分周
回路３０及び同期回路２３０の入力として用いられる。
同期回路２３０は、それ以外の入力として、ライン１５
０から信号ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１６
０からターミナル・カウント信号を受信する。同期回路
２３０は、出力として、発振回路２００及びマルチプレ
クサ１２０の入力に結合されたライン１４０に信号ＳＥ
Ｌ＿ＯＵＴを送り出す。マルチプレクサ１２０は、さら
に、分周率ＤＦA及びＤＦBを受信して、ライン５０から
分周回路３０へ出力を送り出す。もちろん、マルチプレ
クサ１２０、分周回路３０、及び、同期回路２３０は、
図３ａの対応する部品に基づいて実施することが可能で
ある。
【００２９】図４ｂには、図４ａの周波数信号発生装置
１００の周波数変更に関する例がタイミング図で示され
ている。最初、発振回路２００は、ライン２５を介し
て、周波数ｆoscAの発振器出力を分周回路３０に供給す
る。分周回路３０が、ライン５０から分周率ＤＦA（図
４ｂの場合、ＤＦA＝２）を受信すると、ライン３５の
周波数出力がｆout＝ｆoscA／ＤＦA（図４ｂの場合、ｆ
out＝ｆoscA／２）になる。時点ｔ0において、信号ＳＥ
ＬＥＣＴ＿Ａ／Ｂが「ハイ」になり、発振器２００に対
してｆoscAからｆoscBにスイッチするように、また、マ
ルチプレクサ２００に対して分周率ＤＦAからＤＦBにス
イッチするように指示される。時点ｔ1において、ｆosc
の負のエッジが、「ロー」信号ＴＣ及び「ハイ」信号Ｓ
ＥＬＥＣＴ＿Ａ／Ｂと一致し、同期回路２３０が、信号
ＳＥＬ＿ＯＵＴを「ロー」から「ハイ」に変更する。こ
の信号ＳＥＬ＿ＯＵＴの変化によって、発振回路２００
は、時点ｔ2において、ｆoscAの現在の周期が終了する
と、その周波数をｆoscAからｆoscBに変更する。従っ
て、信号ＳＥＬ＿ＯＵＴの変化によって、マルチプレク
サ１２０は、ライン５０におけるその出力を分周率ＤＦ
Aから分周率ＤＦBに変更する。発振器周波数のｆoscAか
らｆoscBへの変化、及び、分周率のＤＦAからＤＦBへの
（図４ｂの例の場合、ＤＦA＝２からＤＦB＝４への）変
化によって、周波数の変化ｆout＝ｆoscB／ＤＦB（図４
ｂの場合、ｆout＝ｆoscB／４）が生じる。
【００３０】図５ａには、発振回路２００の望ましい実
施態様が示されている。発振回路２００には、入力とし
て信号ＳＥＬ＿ＯＵＴを受信する第１のＡＮＤゲート２
１０と、インバータ２３５から反転信号ＳＥＬ＿ＯＵＴ
を受信する第２のＡＮＤゲート２２０が設けられてい
る。ＡＮＤゲート２１０の出力は、第１の可変遅延セル
２４０への入力信号を送り出し、第２のＡＮＤゲート２
２０の出力は、第２の可変遅延セル２５０への入力を送
り出す。第１の可変遅延セル２４０及び第２の可変遅延
セル２５０のそれぞれの遅延時間は、信号ＣＯＮＴＲＯ
Ｌによって制御される。第１の可変遅延セル２４０及び
第２の可変遅延セル２５０の出力は、ＮＯＲゲート２６
０に供給される。ＮＯＲゲート６０の出力に接続された
ライン２５は、発振回路２００の出力ｆoscを送り出
し、さらに、第１のＡＮＤゲート２１０及び第２のＡＮ
Ｄゲート２２０の第２の入力に戻るように接続される。
【００３１】信号ＳＥＬ＿ＯＵＴは、第１のＡＮＤゲー
ト２１０か、或いはインバータ２３５を介して第２のＡ
ＮＤゲート２２０を選択する。選択された方のＡＮＤゲ
ート２１０または２２０によって、ライン２５の「ハ
イ」信号を対応する可変遅延セル２４０または２５０の
入力まで伝搬させ、これを信号ＣＯＮＴＲＯＬによって
設定された遅延時間だけ遅延させることが可能になる。
非活動可変遅延セルの出力は、常に「ロー」であるの
で、ＮＯＲゲート２６０を利用して２つの可変遅延セル
２４０及び２５０の出力信号を結合することが可能であ
る。
【００３２】図５ｂには、図５ａの回路におけるタイミ
ング図の例が示されている。この例の場合、信号ＳＥＬ
＿ＯＵＴが「ロー」であれば、ＡＮＤゲート２１０が選
択され、信号ＳＥＬ＿ＯＵＴが「ハイ」であれば、ＡＮ
Ｄゲート２２０が選択される。時点ｔ1において、信号
ＳＥＬ＿ＯＵＴが「ロー」であるため、インバータ２３
５の出力は「ハイ」になり、ＡＮＤゲート２２０のもう
一方の入力（ｆosc）がハイになる場合、ＡＮＤゲート
２２０の出力は「ハイ」になる。時点ｔ2において、Ａ
ＮＤゲート２２０の出力における立ち上がりエッジはす
でに遅延セル２５０まで伝搬しており、ＮＯＲゲート２
６０によってこれが反転されると、その出力（ｆosc）
における立ち下がりエッジになる。従って、ＡＮＤゲー
ト２２０の出力の図５ｂにおける第１の立ち下がりエッ
ジは、時点ｔ3において、ＮＯＲゲート２６０の出力
（ｆosc）の出力における立ち上がりエッジになる。信
号ＳＥＬ＿ＯＵＴが「ロー」から「ハイ」に変化した
後、時点ｔ4におけるｆoscの立ち上がりエッジによっ
て、ＡＮＤゲート２１０の出力は「ハイ」になる。時点
ｔ5において、可変遅延セル２４０の入力の立ち上がり
エッジはすでにその出力まで伝搬しており、これによっ
てＮＯＲゲート２６０はその出力を「ハイ」から「ロ
ー」に変化させる。
【００３３】図５ｂから明らかなように、発振回路２０
０の出力ｆoscは、時点ｔ4において、ｆoscAからｆoscB
に変化する。この変化は、信号ＳＥＬ＿ＯＵＴが周波数
変更を指示した後、現在の周期が終了するとすぐに整定
時間なしに生じる。従って、時点ｔ6において、信号Ｓ
ＥＬ＿ＯＵＴが「ハイ」から「ロー」に変化した後、時
点ｔ7において、出力ｆoscは、ｆoscBからｆoscAに変化
する。
【００３４】図５ａの構成によって、可変遅延セル２４
０と２５０のいずれか一方が利用されている間に、利用
されていないもう一方の遅延時間を変更することが可能
になる。周波数選択制御信号ＳＥＬ＿ＯＵＴを同期させ
て、発振回路２００の出力ｆoscが「ロー」の場合に限
って、その状態を変化させるようにするのが望ましい。
これは、例えば、非同期信号ＳＥＬ＿ＯＵＴを、分周回
路３０の信号ＴＣと発振器出力ｆoscの負のスロープ信
号に同期させることによって実施可能である。
【００３５】図３ａ、図４ａ、及び、図５ａの論理が、
他の論理手段によって実施することも可能であることは
明らかである。図５ｃには、図５ａの回路におけるもう
１つの論理実施例が示されている。フィードバック・ル
ープ２５は、信号ＳＥＬ＿ＯＵＴの設定に従って、ライ
ン２５の信号を第１の可変遅延セル２４０と第２の可変
遅延セル２５０のいずれかにスイッチする、スイッチ３
００の入力に結合されている。第１の可変遅延セル２４
０の出力は、インバータ３１０によって反転されて、マ
ルチプレクサ３２０に結合されるが、マルチプレクサ３
２０は、信号ＳＥＬ＿ＯＵＴによる制御も受けて、発振
器２００の出力ｆoscを送り出す。従って、第２の可変
遅延セル２５０の出力は、インバータ３３０によって反
転され、その出力は、マルチプレクサ３２０のもう一方
の入力に結合される。
【００３６】また、各種信号、とりわけ、分周器制御信
号及び／または信号ＣＯＮＴＲＯＬ、ＰＨＡＳＥ＿ＣＯ
ＮＴＲＯＬ、ＳＥＬ＿ＯＵＴ、及び／またはＳＥＬＥＣ
Ｔ＿Ａ／Ｂは、２つ以上の信号またはラインを表すこと
も可能であることは明らかである。一例として、図５ａ
または５ｃの信号ＣＯＮＴＲＯＬは、２つの異なる信
号、すなわち、第１の可変遅延セル２４０に関する信号
と、第２の可変遅延セル２５０に関する信号とを表すこ
とが可能である。しかし、簡略化のため、該信号は、こ
こでは単一の信号として表されている。
【００３７】本発明のために、分周回路３０の代わり
に、周波数逓倍回路または任意の他の周波数変更回路を
用いることも可能である。従って、本明細書において言
及した各種マルチプレクサとして、任意の可制御スイッ
チング装置を用いることが可能である。さらに、３つ以
上の発振器を用いて、より高速のスイッチングが行える
ようにすることも可能である。
【００３８】図３ｂ、図４ｂ、及び、図５ｂのタイミン
グ図において、例えばｆoscに対してわずかに遅延した
出力信号ｆoutから明らかなように、幾分か伝搬時間が
付加されている。
【００３９】可変遅延セル２４０及び／または２５０
は、本願出願人による欧州特許出願９７ １２０ １５
７．９号に記載の可変遅延セルによって実施されるのが
望ましい。
【００４０】本発明の回路は、ＣＭＯＳまたはＥＣＬの
ような最新の半導体テクノロジによって容易に実施及び
／または集積化することが可能である。
【００４１】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【００４２】〔実施態様１〕周波数がｆoutの出力信号
（３５）を発生するための周波数信号発生装置（１０
０）であって、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）
を受信し、これに従って少なくとも２つの周波数から選
択して周波数がｆoscの周波数出力（中間周波数出力）
（２５）を発生する周波数発生回路（２０Ａ、２０Ｂ、
１１０；２００）と、前記中間周波数出力（２５）及び
周波数変更制御信号（５０）を受信し、該周波数変更制
御信号（５０）に基づいて、受信した前記中間周波数出
力（２５）の周波数をｆoscからｆoutに変更してこれを
出力信号（３５）として出力する周波数変更回路（３
０）と、前記周波数変更制御信号（５０）を前記周波数
選択制御信号（ＳＥＬ＿ＯＵＴ）に同期させるための同
期回路（１３０；２３０）とを具備しており、前記同期
回路によって、ほとんど整定時間なしで周波数発生回路
（２０Ａ、２０Ｂ、２００）を異なる周波数間で切り換
えることができることを特徴とする周波数信号発生装
置。
【００４３】〔実施態様２〕前記周波数発生回路（２０
Ａ、２０Ｂ、１１０；２００）は、第１の発振器制御信
号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数
ｆoscAの第１の前置周波数出力（２５Ａ）を発生する第
１の発振器（２０Ａ；２４０、２６０、２５；２４０、
３１０、２５）と、第２の発振器制御信号（ＣＯＮＴＲ
ＯＬ）を受信して、第２の発振器周波数ｆoscBの第２の
前置周波数出力（２５Ｂ）を発生する第２の発振器（２
０Ｂ；２５０、２６０、２５；２５０、３３０、２５）
と、前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による
制御を受けて、前記中間周波数出力（２５）として、前
記第１の前置周波数出力（２５Ａ）と前記第２の前置周
波数出力（２５Ｂ）のいずれか一方を選択して出力する
周波数選択装置（１１０；２１０、２２０、２３５；３
００、３２０）とを備えていることを特徴とする、実施
態様１に記載の周波数信号発生装置（１００）。
【００４４】〔実施態様３〕前記第１の発振器（２４
０、２６０、２５）は、前記第１の発振器制御信号（Ｃ
ＯＮＴＲＯＬ）による制御を受ける第１の可変遅延セル
（２４０）を備えており、該第１の可変遅延セルの反転
出力がその入力に戻るように結合されることと、前記第
２の発振器（２５０、２６０、２５）は、前記第２の発
振器制御信号（ＣＯＮＴＲＯＬ）による制御を受ける第
２の可変遅延セル（２５０）を備えており、該第２の可
変遅延セルの反転出力がその入力に戻るように結合され
ることを特徴とする、実施態様２に記載の周波数信号発
生装置（１００）。
【００４５】〔実施態様４〕 第１の周波数変更信号
（ＤＦA）と第２の周波数変更信号（ＤＦB）を受信し、
周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受
けて、前記第１の周波数変更信号（ＤＦA）と前記第２
の周波数変更信号（ＤＦB）の一方を選択してこれを前
記周波数変更制御信号（５０）として出力する周波数変
更制御信号発生回路（１２０）をさらに備えていること
を特徴とする、実施態様１乃至実施態様３のいずれか一
項に記載の周波数信号発生装置（１００）。
【００４６】〔実施態様５〕前記同期回路（１３０）
が、周波数選択信号（ＳＥＬＥＣＴ＿Ａ／Ｂ）を受信
し、これに応答して前記周波数選択制御信号（ＳＥＬ＿
ＯＵＴ）を発生することを特徴とする、実施態様１乃至
実施態様４のいずれか一項に記載の周波数信号発生装置
（１００）。
【００４７】〔実施態様６〕前記同期回路（１３０）
が、第１の発振器周波数ｆoscAと第２の発振器周波数ｆ
oscBの間におけるスイッチングを、これら異なる周波数
の信号が同位相になった時点で行うように動作すること
を特徴とする、実施態様２乃至実施態様５のいずれか一
項に記載の周波数信号発生装置（１００）。
【００４８】〔実施態様７〕前記同期回路（１３０）
が、第１の発振器周波数ｆoscAと第２の発振器周波数ｆ
oscBの位相が所与の範囲内に整合するまで、次の周波数
選択制御信号（ＳＥＬ＿ＯＵＴ）の供給を禁止する手段
を備えていることを特徴とする、実施態様２乃至実施態
様６のいずれか一項に記載の周波数信号発生装置（１０
０）。
【００４９】〔実施態様８〕前記同期回路（１３０）
が、入力として、第１の発振器周波数ｆoscAと第２の発
振器周波数ｆoscBを受信することを特徴とする、実施態
様２乃至実施態様７のいずれか一項に記載の周波数信号
発生装置（１００）。
【００５０】〔実施態様９〕周波数ｆoutの出力信号
（３５）を発生するための周波数信号発生装置（１０
０）であって、第１の発振器制御信号（ＣＯＮＴＲＯ
Ｌ）を受信して、第１の発振器周波数ｆoscAの第１の前
置周波数出力（２５Ａ）を発生する第１の発振器（２０
Ａ）と、第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受
信して、第２の発振器周波数ｆoscBの第２の前置周波数
出力（２５Ｂ）を発生する第２の発振器（２０Ｂ）と、
入力として前記第１の前置周波数出力（２５Ａ）及び前
記第２の前置周波数出力（２５Ｂ）を受信し、周波数選
択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、入
力の一方を選択しこれを中間周波数出力ｆosc（２５）
として出力する周波数選択装置（１１０）と、第１の入
力（２５）において周波数ｆoscの信号を受信し、第２
の入力（５０）において周波数変更制御信号を受信し、
該周波数変更制御信号に基づいて周波数ｆosc信号をこ
れに関連した周波数ｆoutの信号に変更してこれを出力
する周波数変更回路（３０）とを設けて成る周波数信号
発生装置。
【００５１】〔実施態様１０〕周波数ｆoutの出力信号
（３５）を生成する方法であって、第１の発振器制御信
号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数
ｆoscAの第１の前置周波数出力（２５Ａ）を生成するス
テップと、第２の発振器制御信号（ＣＯＮＴＲＯＬ）を
受信して、第２の発振器周波数ｆoscBの第２の前置周波
数出力（２５Ｂ）を生成するステップと、前記第１の前
置周波数出力（２５Ａ）及び前記第２の前置周波数出力
（２５Ｂ）を受信し、周波数選択制御信号（ＳＥＬ＿Ｏ
ＵＴ）に基づいてその一方を選択してこれを周波数ｆ
oscの中間周波数出力として出力するステップと、前記
周波数ｆoscの中間周波数出力と周波数変更制御信号を
受信して、該周波数変更制御信号に基づいて、周波数ｆ
osc信号をこれに関連した周波数ｆoutの信号に変更して
出力信号（３５）として出力するステップとを設けて成
る方法。
【図面の簡単な説明】
【図１】従来の周波数信号発生装置１０を示す図であ
る。
【図２ａ】従来の周波数信号発生装置の出力周波数ｆ
outが変更される時の実際の周波数変化の例を示す図で
ある。
【図２ｂ】従来の周波数信号発生装置の出力周波数ｆ
outが変更される時の実際の周波数変化の例を示す図で
ある。
【図３ａ】本発明による周波数信号発生装置１００のブ
ロック図である。
【図３ｂ】図３ａに示す装置において、第１の発振器周
波数ｆoscAと第２の発振器周波数ｆoscBの間で切り換え
を行う場合の各信号の変化を示す図である。
【図４ａ】本発明による周波数信号発生装置１００の代
替実施態様を示す図である。
【図４ｂ】図４ａに示す装置において、第１の発振器周
波数ｆoscAと第２の発振器周波数ｆoscBの間で切り換え
を行う場合の各信号の変化を示す図である。
【図５ａ】本発明による周波数発生回路２００の一実施
例を示す図である。
【図５ｂ】図５ａに示す装置において、第１の発振器周
波数ｆoscAと第２の発振器周波数ｆoscBの間で切り換え
を行う場合の各信号の変化を示す図である。
【図５ｃ】本発明による周波数発生回路２００の代替実
施例を示す図である。
【符号の説明】
２０Ａ：第１の発振器 ２０Ｂ：第２の発振器 ３０：周波数変更回路 １００：周波数信号発生装置 １１０：周波数選択装置 １２０：周波数変更制御信号発生回路 １３０：同期回路 ２００：周波数発生回路 ２３０：同期回路 ２４０：第１の可変遅延セル ２５０：第２の可変遅延セル ２６０：ＮＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ.

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】所望の周波数の出力信号を発生するための
    周波数信号発生装置であって、 周波数選択制御信号を受信し、これに従って少なくとも
    ２つの周波数から１つの周波数を選択してこれを中間周
    波数出力として発生する周波数発生回路と、 前記中間周波数出力及び周波数変更制御信号を受信し、
    該周波数変更制御信号に基づいて、受信した前記中間周
    波数出力の周波数から前記所望の周波数に変更してこれ
    を前記出力信号として出力する周波数変更回路と、 前記周波数変更制御信号を前記周波数選択制御信号に同
    期させる同期回路とを設けて成る周波数信号発生装置。
  2. 【請求項２】前記周波数発生回路は、 第１の発振器制御信号を受信して、第１の発振器周波数
    の第１の前置周波数出力を発生する第１の発振器と、 第２の発振器制御信号を受信して、第２の発振器周波数
    の第２の前置周波数出力を発生する第２の発振器と、 前記周波数選択制御信号による制御を受けて、前記第１
    の前置周波数出力と前記第２の前置周波数出力のいずれ
    か一方を選択してこれを前記中間周波数出力として出力
    する周波数選択装置とを備えていることを特徴とする、
    請求項１に記載の周波数信号発生装置。
  3. 【請求項３】前記第１の発振器は、前記第１の発振器制
    御信号による制御を受ける第１の可変遅延セルを備えて
    おり、該第１の可変遅延セルの反転出力がその入力に戻
    るように結合されることと、 前記第２の発振器は、前記第２の発振器制御信号による
    制御を受ける第２の可変遅延セルを備えており、該第２
    の可変遅延セルの反転出力がその入力に戻るように結合
    されることを特徴とする、請求項２に記載の周波数信号
    発生装置。
  4. 【請求項４】第１の周波数変更信号と第２の周波数変更
    信号を受信し、前記周波数選択制御信号による制御を受
    けて、前記第１の周波数変更信号と前記第２の周波数変
    更信号の一方を選択してこれを前記周波数変更制御信号
    として出力する周波数変更制御信号発生回路をさらに備
    えていることを特徴とする、請求項１乃至請求項３のい
    ずれか一項に記載の周波数信号発生装置。
  5. 【請求項５】前記同期回路が、周波数選択信号を受信
    し、これに応答して前記周波数選択制御信号を発生する
    ことを特徴とする、請求項１乃至請求項４のいずれか一
    項に記載の周波数信号発生装置。
  6. 【請求項６】前記同期回路が、前記第１の前置周波数出
    力と前記第２の前置周波数出力の間におけるスイッチン
    グを、これら異なる周波数の信号が同位相になった時点
    で行うように動作することを特徴とする、請求項２乃至
    請求項５のいずれか一項に記載の周波数信号発生装置。
  7. 【請求項７】前記同期回路が、前記第１の前置周波数出
    力と前記第２の前置周波数出力の位相が所与の範囲内に
    整合するまで、次の周波数選択制御信号の供給を禁止す
    る手段を備えていることを特徴とする、請求項２乃至請
    求項６のいずれか一項に記載の周波数信号発生装置。
  8. 【請求項８】前記同期回路が、入力として、前記第１の
    前置周波数出力と前記第２の前置周波数出力を受信する
    ことを特徴とする、請求項２乃至請求項７のいずれか一
    項に記載の周波数信号発生装置。
  9. 【請求項９】所望の周波数の出力信号を生成する方法で
    あって、 第１の発振器制御信号を受信して、第１の周波数の第１
    の前置周波数出力を生成するステップと、 第２の発振器制御信号を受信して、第２の周波数の第２
    の前置周波数出力を生成するステップと、 前記第１の前置周波数出力及び前記第２の前置周波数出
    力を受信し、周波数選択制御信号に基づいてその一方を
    選択してこれを中間周波数出力として出力するステップ
    と、 前記中間周波数出力と周波数変更制御信号を受信して、
    該周波数変更制御信号に基づいて、前記中間周波数出力
    をその周波数に関連した周波数の信号に変更し、前記所
    望の周波数の出力信号として出力するステップとを設け
    て成る方法。
JP19091299A 1998-07-13 1999-07-05 周波数信号発生装置及び周波数信号生成方法 Expired - Fee Related JP3618588B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP98112953A EP0977361B1 (en) 1998-07-13 1998-07-13 Frequency-providing circuit
DE98112953.9 1998-07-13

Publications (2)

Publication Number Publication Date
JP2000174593A true JP2000174593A (ja) 2000-06-23
JP3618588B2 JP3618588B2 (ja) 2005-02-09

Family

ID=8232263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19091299A Expired - Fee Related JP3618588B2 (ja) 1998-07-13 1999-07-05 周波数信号発生装置及び周波数信号生成方法

Country Status (4)

Country Link
US (1) US6177845B1 (ja)
EP (1) EP0977361B1 (ja)
JP (1) JP3618588B2 (ja)
DE (1) DE69802178T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456525B2 (ja) * 1999-05-21 2003-10-14 日本電気株式会社 遅延時間調整方法及び遅延時間調整回路
US6535013B2 (en) * 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6882238B2 (en) * 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
JP2005049821A (ja) 2003-07-11 2005-02-24 Omron Corp 光合分波器、光集積回路及びそれらを用いた光送受信器
KR20050069297A (ko) * 2003-12-31 2005-07-05 삼성전자주식회사 데이터 전송을 위한 주파수 생성 장치 및 방법
US7502587B2 (en) 2004-05-28 2009-03-10 Echostar Technologies Corporation Method and device for band translation
US8132214B2 (en) 2008-04-03 2012-03-06 Echostar Technologies L.L.C. Low noise block converter feedhorn
US7663351B2 (en) * 2006-08-30 2010-02-16 Texas Instruments Incorporated Synchronization circuitry for multiple power converters coupled at a common node
US7724100B2 (en) * 2007-01-31 2010-05-25 Infineon Technologies Austria Ag Oscillator structure
JP5531969B2 (ja) * 2011-01-12 2014-06-25 ミツミ電機株式会社 発振回路
US9270303B2 (en) 2013-12-30 2016-02-23 Broadcom Corporation Configurable receiver architecture for carrier aggregation with multiple-input multiple-output
US20220349938A1 (en) * 2021-04-30 2022-11-03 Bitmain Development Inc. Circuit structure to measure outliers of process variation effects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259744A (en) * 1979-08-27 1981-03-31 The United States Of America As Represented By The Secretary Of The Navy Signal generator
GB2219451A (en) * 1988-05-31 1989-12-06 Plessey Co Plc Frequency synthesiser
JPH0799807B2 (ja) * 1990-03-09 1995-10-25 株式会社東芝 位相同期回路
US5487093A (en) * 1994-05-26 1996-01-23 Texas Instruments Incorporated Autoranging digital analog phase locked loop
US5757240A (en) * 1996-07-01 1998-05-26 International Business Machines Corporation Low gain voltage-controlled oscillator

Also Published As

Publication number Publication date
EP0977361B1 (en) 2001-10-24
DE69802178T2 (de) 2006-08-10
DE69802178D1 (de) 2001-11-29
JP3618588B2 (ja) 2005-02-09
US6177845B1 (en) 2001-01-23
EP0977361A1 (en) 2000-02-02

Similar Documents

Publication Publication Date Title
US6404248B1 (en) Delay locked loop circuit for synchronizing internal supply clock with reference clock
KR100307990B1 (ko) 디지털 ｐｌｌ 회로 및 클록 생성 방법
JP3613819B2 (ja) ディジタル遅延線
US6157694A (en) Fractional frequency divider
KR100305493B1 (ko) 클럭발생회로및클럭발생방법
KR101057033B1 (ko) 도트 클록 동기 생성회로
JP4390353B2 (ja) クロック生成方法およびクロック生成回路
JPH0799807B2 (ja) 位相同期回路
JP2005020083A (ja) クロック発生回路
JP2000174593A (ja) 周波数信号発生装置及び周波数信号生成方法
JP4192228B2 (ja) データ発生装置
JPH11316616A (ja) クロック信号を供給するための方法及び装置
JP3566686B2 (ja) 逓倍クロック生成回路
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
JPS63211919A (ja) クロツク発生回路
CN100381968C (zh) 系统时钟脉冲切换装置以及切换其频率的方法
JP5038323B2 (ja) ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ
JP2000244315A (ja) ジッタを軽減した位相同期ループ回路
JP3630870B2 (ja) システムクロック発生回路
JP3415534B2 (ja) デジタルｄｌｌ回路及びその方法
Aguiar et al. Oscillatorless clock multiplication
JP2809144B2 (ja) フェーズロックループ回路
JPH07170584A (ja) クロック切替回路
JP2000036728A (ja) クロック生成回路及びクロック生成方法
JPH09261787A (ja) Ｐｌｌ回路におけるクロック同期回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees